JPH04348048A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04348048A JPH04348048A JP3149760A JP14976091A JPH04348048A JP H04348048 A JPH04348048 A JP H04348048A JP 3149760 A JP3149760 A JP 3149760A JP 14976091 A JP14976091 A JP 14976091A JP H04348048 A JPH04348048 A JP H04348048A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- internal
- lead
- outer circumferential
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 13
- -1 respectively Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
テープキャリアで固定されたリードを有した半導体装置
に関する。
テープキャリアで固定されたリードを有した半導体装置
に関する。
【０００２】
【従来の技術】従来この種の半導体装置は、図６及び図
７に夫々平面図と側面図を示すように、トランジスタ素
子とその回路が形成されている半導体基板１１の表面上
に、外周部に配置されている外部接続用の外周バンプ１
２と、内部の回路形成領域から直接外部に接続するため
の内部バンプ１３とを設けている。そして、前記外周バ
ンプ１２と内部バンプ１３に夫々外周バンプ用リード１
５と内部バンプ用リード１７を接続し、これらのリード
１５，１７をテープキャリア１４で固定支持するように
構成されている。このように、半導体基板１１の内部回
路形成領域に内部バンプ１３を配置し、内部バンプ用リ
ード１７を経由して信号や電源を外部に引き出すことに
より、外周バンプ１２と外周バンプ用リード１５を経由
して信号や電源を外部に引き出す場合と比較して、活性
領域の中央付近における電源や信号の電位のふらつきに
対しマージンが取り易いという利点がある。
７に夫々平面図と側面図を示すように、トランジスタ素
子とその回路が形成されている半導体基板１１の表面上
に、外周部に配置されている外部接続用の外周バンプ１
２と、内部の回路形成領域から直接外部に接続するため
の内部バンプ１３とを設けている。そして、前記外周バ
ンプ１２と内部バンプ１３に夫々外周バンプ用リード１
５と内部バンプ用リード１７を接続し、これらのリード
１５，１７をテープキャリア１４で固定支持するように
構成されている。このように、半導体基板１１の内部回
路形成領域に内部バンプ１３を配置し、内部バンプ用リ
ード１７を経由して信号や電源を外部に引き出すことに
より、外周バンプ１２と外周バンプ用リード１５を経由
して信号や電源を外部に引き出す場合と比較して、活性
領域の中央付近における電源や信号の電位のふらつきに
対しマージンが取り易いという利点がある。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
では、内部バンプ１３に接続する内部バンプ用リード１
７は、外周バンプ用リード１２と同じ高さの平面に位置
するので、内部バンプ用リード１７と外周バンプ１２と
の干渉を回避するためには、内部バンプ用リード１７が
通る半導体基板１１の表面上の外周部の領域に外周バン
プ１２を配置することはできない。このため、内部バン
プ用リード１７によって外部バンプ１２の設置場所が制
限され配置可能な外部バンプの数が減少するという問題
がある。本発明の目的は、外周バンプの配置可能数を低
減することなく、内部バンプから信号や電源を引き出す
ことができる半導体装置を提供することにある。
では、内部バンプ１３に接続する内部バンプ用リード１
７は、外周バンプ用リード１２と同じ高さの平面に位置
するので、内部バンプ用リード１７と外周バンプ１２と
の干渉を回避するためには、内部バンプ用リード１７が
通る半導体基板１１の表面上の外周部の領域に外周バン
プ１２を配置することはできない。このため、内部バン
プ用リード１７によって外部バンプ１２の設置場所が制
限され配置可能な外部バンプの数が減少するという問題
がある。本発明の目的は、外周バンプの配置可能数を低
減することなく、内部バンプから信号や電源を引き出す
ことができる半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上の内部回路形成領域に配置した内部バンプ
の高さを、半導体基板の外周部に配置した外周バンプよ
りも高く形成し、外周バンプには第１のテープキャリア
に固定支持した外周バンプ用リードを接続し、内部バン
プには第２のテープキャリアに固定支持した内部バンプ
用リードを接続し、この内部バンプ用リードが外周バン
プの上方に延在されるように構成する。
半導体基板上の内部回路形成領域に配置した内部バンプ
の高さを、半導体基板の外周部に配置した外周バンプよ
りも高く形成し、外周バンプには第１のテープキャリア
に固定支持した外周バンプ用リードを接続し、内部バン
プには第２のテープキャリアに固定支持した内部バンプ
用リードを接続し、この内部バンプ用リードが外周バン
プの上方に延在されるように構成する。
【０００５】
【作用】本発明によれば、内部バンプ用リードが外周バ
ンプの上方に延在されることで、内部バンプ用リードと
外周バンプが平面位置で重ねられても、両者の干渉が防
止でき、外周バンプの配置に制限を受けることはない。
ンプの上方に延在されることで、内部バンプ用リードと
外周バンプが平面位置で重ねられても、両者の干渉が防
止でき、外周バンプの配置に制限を受けることはない。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の半導体装置の第１実施例の平面図で
あり、図２はその側面図である。所要の素子が形成され
た半導体基板１の表面上の外周部には多数個の外周バン
プ２が配置され、素子が形成された内部回路形成領域に
は多数個の内部バンプ３が配置されている。そして、こ
れら外周バンプ２と内部バンプ３には第１テープキャリ
ア４に固定支持された外周バンプ用リード５と、第２テ
ープキャリア６に固定支持された内部バンプ用リード７
が夫々接続されている。前記内部バンプ３の高さは外周
バンプ２の高さよりも高くなっており、正確に言えば、
内部バンプ３の高さは、前記第１及び第２の各テープキ
ャリア４，６の厚さと内部バンプ用リード７の厚さを加
えた厚さだけ大きくされている。
る。図１は本発明の半導体装置の第１実施例の平面図で
あり、図２はその側面図である。所要の素子が形成され
た半導体基板１の表面上の外周部には多数個の外周バン
プ２が配置され、素子が形成された内部回路形成領域に
は多数個の内部バンプ３が配置されている。そして、こ
れら外周バンプ２と内部バンプ３には第１テープキャリ
ア４に固定支持された外周バンプ用リード５と、第２テ
ープキャリア６に固定支持された内部バンプ用リード７
が夫々接続されている。前記内部バンプ３の高さは外周
バンプ２の高さよりも高くなっており、正確に言えば、
内部バンプ３の高さは、前記第１及び第２の各テープキ
ャリア４，６の厚さと内部バンプ用リード７の厚さを加
えた厚さだけ大きくされている。
【０００７】このような構造の製造方法の一例を図３に
示す。先ず、図３（ａ）のように、外周バンプ２に、第
１のテープキャリア４に固定支持された外周バンプ用リ
ード５の先端を第１のボンディングツール８で圧着して
接続する。外周バンプ用リード５は第１のテープキャリ
ア４の下側表面に形成されている。次いで、図３（ｂ）
のように、内部バンプ３に第２のテープキャリア６に固
定支持された内部バンプ用リード７の先端を第２のボン
ディングツール９で圧着して接続する。内部バンプ用リ
ード７は第２のテープキャリア６の上側表面に形成され
ている。
示す。先ず、図３（ａ）のように、外周バンプ２に、第
１のテープキャリア４に固定支持された外周バンプ用リ
ード５の先端を第１のボンディングツール８で圧着して
接続する。外周バンプ用リード５は第１のテープキャリ
ア４の下側表面に形成されている。次いで、図３（ｂ）
のように、内部バンプ３に第２のテープキャリア６に固
定支持された内部バンプ用リード７の先端を第２のボン
ディングツール９で圧着して接続する。内部バンプ用リ
ード７は第２のテープキャリア６の上側表面に形成され
ている。
【０００８】この構成の半導体装置によれば、内部バン
プ用リード７と外周バンプ２との平面位置が重なる場合
でも、内部バンプ用リード７は外周バンプ２の表面上方
に延在されるため、内部バンプ用リード７と外周バンプ
及２び外周バンプ用リードと５が相互に干渉することは
ない。これにより、外周バンプ２を配置できる領域に制
限を受けることはなく、外周バンプ２の配置可能数の低
減が防止される。
プ用リード７と外周バンプ２との平面位置が重なる場合
でも、内部バンプ用リード７は外周バンプ２の表面上方
に延在されるため、内部バンプ用リード７と外周バンプ
及２び外周バンプ用リードと５が相互に干渉することは
ない。これにより、外周バンプ２を配置できる領域に制
限を受けることはなく、外周バンプ２の配置可能数の低
減が防止される。
【０００９】図４は本発明の第２実施例の平面図であり
、図５はその側面図である。尚、第１実施例と等価な部
分には同一符号を付してある。この実施例では、半導体
基板１の外周部に配置した外周バンプ２よりも内部回路
形成領域に配置した内部バンプ３の高さを高くしている
点は第１実施例と同じであるが、更に外周バンプ２をそ
の平面位置が互い違いの千鳥状となるように、第１の外
周バンプ２Ａと、その内側の第２の外周バンプ２Ｂとで
２列に配置している。但し、各外周バンプ２Ａ，２Ｂは
同じ高さに形成している。そして、第１のテープキャリ
ア４に固定支持した外周バンプ用リード５を各外周バン
プ２に接続し、第２のテープキャリア６に固定支持した
内部バンプ用リード７を内部バンプ３に接続している。
、図５はその側面図である。尚、第１実施例と等価な部
分には同一符号を付してある。この実施例では、半導体
基板１の外周部に配置した外周バンプ２よりも内部回路
形成領域に配置した内部バンプ３の高さを高くしている
点は第１実施例と同じであるが、更に外周バンプ２をそ
の平面位置が互い違いの千鳥状となるように、第１の外
周バンプ２Ａと、その内側の第２の外周バンプ２Ｂとで
２列に配置している。但し、各外周バンプ２Ａ，２Ｂは
同じ高さに形成している。そして、第１のテープキャリ
ア４に固定支持した外周バンプ用リード５を各外周バン
プ２に接続し、第２のテープキャリア６に固定支持した
内部バンプ用リード７を内部バンプ３に接続している。
【００１０】この構成においても、内部バンプ３の高さ
を外周バンプ２よりも高くすることで、内部バンプ用リ
ード７と外周バンプ２との干渉を防止して外周バンプ２
の配置数の低減が防止できる。更に、この構成では、外
周バンプ２を第１及び第２の外周バンプ２Ａ，２Ｂとで
２列の千鳥状に配列することで、半導体基板の一辺の寸
法が等しい場合には外周バンプ２の配置数を一列の場合
よりも増加させることができ、高集積化に有利となる。
を外周バンプ２よりも高くすることで、内部バンプ用リ
ード７と外周バンプ２との干渉を防止して外周バンプ２
の配置数の低減が防止できる。更に、この構成では、外
周バンプ２を第１及び第２の外周バンプ２Ａ，２Ｂとで
２列の千鳥状に配列することで、半導体基板の一辺の寸
法が等しい場合には外周バンプ２の配置数を一列の場合
よりも増加させることができ、高集積化に有利となる。
【００１１】
【発明の効果】以上説明したように本発明は、内部回路
形成領域に配置した内部バンプの高さを外周部に配置し
た外周バンプよりも高く形成し、内部バンプに接続した
内部バンプ用リードが外周バンプの上方に延在されるよ
うに構成しているので、内部バンプ用リードと外周バン
プとが平面位置で重なる場合でも両者の干渉を防止する
ことができ、外周バンプの配置可能な数の低減を防止す
ることができる。
形成領域に配置した内部バンプの高さを外周部に配置し
た外周バンプよりも高く形成し、内部バンプに接続した
内部バンプ用リードが外周バンプの上方に延在されるよ
うに構成しているので、内部バンプ用リードと外周バン
プとが平面位置で重なる場合でも両者の干渉を防止する
ことができ、外周バンプの配置可能な数の低減を防止す
ることができる。
【図１】本発明の半導体装置の第１実施例の平面図であ
る。
る。
【図２】図１の側面図である。
【図３】図１の半導体装置を製造する工程の一部を示す
側面図である。
側面図である。
【図４】本発明の半導体装置の第２実施例の平面図であ
る。
る。
【図５】図４の側面図である。
【図６】従来の半導体装置の平面図である。
【図７】図６の側面図である。
１ 半導体基板
２，２Ａ，２Ｂ 外周バンプ
３ 内部バンプ
４ 第１のテープキャリア
５ 外周バンプ用リード
６ 第２のテープキャリア
７ 内部バンプ用リード
Claims (1)
- 【請求項１】 半導体基板上の外周部と内部回路形成
領域に夫々外周バンプと内部バンプを配設し、各バンプ
に夫々テープキャリアに固定支持されたリードを接続し
てなる半導体装置において、前記内部バンプの高さを外
周バンプよりも高く形成し、前記外周バンプには第１の
テープキャリアに固定支持した外周バンプ用リードを接
続し、前記内部バンプには第２のテープキャリアに固定
支持した内部バンプ用リードを接続し、この内部バンプ
用リードが外周バンプの上方に延在されることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149760A JPH04348048A (ja) | 1991-05-24 | 1991-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149760A JPH04348048A (ja) | 1991-05-24 | 1991-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04348048A true JPH04348048A (ja) | 1992-12-03 |
Family
ID=15482148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3149760A Pending JPH04348048A (ja) | 1991-05-24 | 1991-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04348048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329278A (ja) * | 2006-06-07 | 2007-12-20 | Oki Electric Ind Co Ltd | 半導体装置 |
| US7329597B2 (en) * | 2004-11-26 | 2008-02-12 | Samsung Electronics Co., Ltd. | Semiconductor chip and tab package having the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164229A (ja) * | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63221635A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | 半導体装置の製造方法 |
| JPH02215143A (ja) * | 1989-02-16 | 1990-08-28 | Nec Corp | Ｔａｂ・ｉｃ |
| JPH02275650A (ja) * | 1989-04-17 | 1990-11-09 | Seiko Epson Corp | 半導体素子の実装構造 |
-
1991
- 1991-05-24 JP JP3149760A patent/JPH04348048A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164229A (ja) * | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63221635A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | 半導体装置の製造方法 |
| JPH02215143A (ja) * | 1989-02-16 | 1990-08-28 | Nec Corp | Ｔａｂ・ｉｃ |
| JPH02275650A (ja) * | 1989-04-17 | 1990-11-09 | Seiko Epson Corp | 半導体素子の実装構造 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7329597B2 (en) * | 2004-11-26 | 2008-02-12 | Samsung Electronics Co., Ltd. | Semiconductor chip and tab package having the same |
| US7732933B2 (en) | 2004-11-26 | 2010-06-08 | Samsung Electronics Co., Ltd. | Semiconductor chip and TAB package having the same |
| JP2007329278A (ja) * | 2006-06-07 | 2007-12-20 | Oki Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100336082B1 (ko) | 반도체 집적회로장치 및 그 패키지 구조 | |
| JPH06338503A (ja) | 半導体装置およびその製造方法 | |
| JPH07263506A (ja) | 集積回路のテスト装置 | |
| JP3221415B2 (ja) | アナログ信号パッドのシールド法、および半導体集積回路 | |
| US6591410B1 (en) | Six-to-one signal/power ratio bump and trace pattern for flip chip design | |
| JPH11121498A (ja) | 半導体集積回路装置 | |
| JPH0927512A (ja) | 半導体装置 | |
| JPH1167960A (ja) | 半導体パッケージとその実装基板 | |
| JPH04348048A (ja) | 半導体装置 | |
| US5126828A (en) | Wafer scale integration device | |
| JPH11102929A (ja) | 半導体集積回路装置 | |
| KR20000062884A (ko) | 반도체 집적 회로 장치와 그 배선 배치 방법 | |
| KR20000076635A (ko) | 반도체 장치 | |
| JPH0636578Y2 (ja) | 半導体集積回路 | |
| JPH0542823B2 (ja) | ||
| JP3038904B2 (ja) | 半導体集積回路 | |
| JP2734890B2 (ja) | 半導体装置 | |
| JPH04246851A (ja) | マスタースライス型半導体集積回路装置 | |
| JPH03203363A (ja) | 半導体装置 | |
| JPH02142151A (ja) | 集積回路装置 | |
| JPH0476927A (ja) | 半導体集積回路 | |
| JP2004079559A (ja) | 半導体チップ | |
| JP2004103751A (ja) | 半導体装置 | |
| JPH04332151A (ja) | 半導体集積回路のレイアウト法 | |
| KR100335273B1 (ko) | 반도체소자의 패드 |