JP2734890B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2734890B2 JP2734890B2 JP19799692A JP19799692A JP2734890B2 JP 2734890 B2 JP2734890 B2 JP 2734890B2 JP 19799692 A JP19799692 A JP 19799692A JP 19799692 A JP19799692 A JP 19799692A JP 2734890 B2 JP2734890 B2 JP 2734890B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- pin
- semiconductor device
- pins
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はピングリッドアレイパッ
ケージ半導体装置のピン配列に関する。
ケージ半導体装置のピン配列に関する。
【０００２】
【従来の技術】従来のピングリッドアレイ（ＰＧＡ）パ
ッケージ半導体装置のリードピン配列は、図２の裏面図
に示すように、パッケージ１の裏面から垂直に引き出さ
れている多数のリードピン２は、中央の空白の領域を除
いた、正方形のパッケージ外形の四辺に沿った幅の広い
環状領域に、等しいピン間隔で植設されている。
ッケージ半導体装置のリードピン配列は、図２の裏面図
に示すように、パッケージ１の裏面から垂直に引き出さ
れている多数のリードピン２は、中央の空白の領域を除
いた、正方形のパッケージ外形の四辺に沿った幅の広い
環状領域に、等しいピン間隔で植設されている。
【０００３】
【発明が解決しようとする課題】上記のように、すべて
のピン間隔が同じであるために、このパッケージを実装
する配線基板の配線密度は、パッケージ中央部側のピン
と接続する配線は周辺部のピンと接続する配線の間を通
るので、周辺部では過密になる。そのため、周辺部の配
線の信頼度が中央部側の配線に比べて悪くなると言う問
題があった。そこでこの欠点を避けるために、実装基板
を多層化し、中央部側のピンと接続する配線を下層の配
線層に引き出していた。しかし、基板を多層化すると価
格が上がるという欠点があった。
のピン間隔が同じであるために、このパッケージを実装
する配線基板の配線密度は、パッケージ中央部側のピン
と接続する配線は周辺部のピンと接続する配線の間を通
るので、周辺部では過密になる。そのため、周辺部の配
線の信頼度が中央部側の配線に比べて悪くなると言う問
題があった。そこでこの欠点を避けるために、実装基板
を多層化し、中央部側のピンと接続する配線を下層の配
線層に引き出していた。しかし、基板を多層化すると価
格が上がるという欠点があった。
【０００４】
【課題を解決するための手段】上記課題に対して本発明
は、パッケージ裏面の中央部を除いた周辺に沿った幅の
広い環状領域に多数のリードピンが植設されたＰＧＡパ
ッケージにおいて、中央部側から周辺にゆくにつれてピ
ン間隔を順次広くしている。
は、パッケージ裏面の中央部を除いた周辺に沿った幅の
広い環状領域に多数のリードピンが植設されたＰＧＡパ
ッケージにおいて、中央部側から周辺にゆくにつれてピ
ン間隔を順次広くしている。
【０００５】
【実施例】つぎに図面を参照して本発明を説明する。図
１は本発明の一実施例に係るパッケージの裏面図であ
る。図において、正方形のパッケージ１裏面の外周辺に
沿った幅の広い環状領域に、４重列に多数のリードピン
２が植設されている。中央の四角形空白の一つの角部分
に例外的に一つのリードピン３があるが、これはパッケ
ージの方向を規定するための指標となるインデックスピ
ンである。しかしてその他の多数のピンについては、中
央部側から周辺外側にゆくにつれて、列内のピン間隔ｄ
１および列と列の間隔ｄ２が順次広くされている。
１は本発明の一実施例に係るパッケージの裏面図であ
る。図において、正方形のパッケージ１裏面の外周辺に
沿った幅の広い環状領域に、４重列に多数のリードピン
２が植設されている。中央の四角形空白の一つの角部分
に例外的に一つのリードピン３があるが、これはパッケ
ージの方向を規定するための指標となるインデックスピ
ンである。しかしてその他の多数のピンについては、中
央部側から周辺外側にゆくにつれて、列内のピン間隔ｄ
１および列と列の間隔ｄ２が順次広くされている。
【０００６】
【発明の効果】以上説明したように本発明では、パッケ
ージ裏面のピン配列が内側の中央部側から外側の周辺に
ゆくにつれて隣り合うピン間隔が順次広くされているの
で、このパッケージを実装する配線基板の前記パッケー
ジのリードピンと接続する配線が、パッケージ周辺に相
当する部分ではピン間隔が広いため、周辺から内側にあ
るピンに接続する多くの配線も共に広いピンの間を十分
な間隔を保持して通すことができ、配線基板の実装半導
体装置周辺部のピンに接続する配線間隔が密になり過ぎ
ることによる信頼性低下を無くすことができる効果があ
る。
ージ裏面のピン配列が内側の中央部側から外側の周辺に
ゆくにつれて隣り合うピン間隔が順次広くされているの
で、このパッケージを実装する配線基板の前記パッケー
ジのリードピンと接続する配線が、パッケージ周辺に相
当する部分ではピン間隔が広いため、周辺から内側にあ
るピンに接続する多くの配線も共に広いピンの間を十分
な間隔を保持して通すことができ、配線基板の実装半導
体装置周辺部のピンに接続する配線間隔が密になり過ぎ
ることによる信頼性低下を無くすことができる効果があ
る。
【図１】本発明の一実施例パッケージの裏面図である。
【図２】従来のＰＧＡパッケージ半導体装置の裏面図で
ある。
ある。
１ パッケージ ２ リードピン ３ インデックスピン
Claims (1)
- 【請求項１】 ピングリッドアレイパッケージの半導体
装置において、パッケージ裏面から垂直に引き出されて
いる多数のリードピンのピン間隔が、中央部側から周辺
にゆくにつれて順次広くされていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19799692A JP2734890B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19799692A JP2734890B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645474A JPH0645474A (ja) | 1994-02-18 |
| JP2734890B2 true JP2734890B2 (ja) | 1998-04-02 |
Family
ID=16383783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19799692A Expired - Lifetime JP2734890B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734890B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172105A (ja) * | 1995-12-20 | 1997-06-30 | Nec Corp | 集積回路装置 |
| KR101665556B1 (ko) | 2009-11-19 | 2016-10-13 | 삼성전자 주식회사 | 멀티 피치 볼 랜드를 갖는 반도체 패키지 |
-
1992
- 1992-07-24 JP JP19799692A patent/JP2734890B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645474A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7372170B2 (en) | Flip chip interconnection pad layout | |
| JP2004128155A (ja) | 半導体パッケージ | |
| JPH05136323A (ja) | 集積回路装置 | |
| US5801450A (en) | Variable pitch stagger die for optimal density | |
| US5324985A (en) | Packaged semiconductor device | |
| JPH0927512A (ja) | 半導体装置 | |
| JP2734890B2 (ja) | 半導体装置 | |
| JP2771104B2 (ja) | 半導体装置用リードフレーム | |
| JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
| JP2606631B2 (ja) | マスタースライス型半導体集積回路装置 | |
| JP2768822B2 (ja) | ワイヤボンディグ方式半導体装置 | |
| JPH09172105A (ja) | 集積回路装置 | |
| JPS59139660A (ja) | 半導体装置 | |
| JP4677152B2 (ja) | 半導体装置 | |
| JP2536646B2 (ja) | 薄膜配線基板 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPH0621260A (ja) | 電子部品搭載用基板 | |
| JPH02189944A (ja) | 半導体集積回路装置 | |
| JP2656263B2 (ja) | 半導体集積回路装置 | |
| JP2842592B2 (ja) | 半導体集積回路装置 | |
| JPH04304659A (ja) | 混成集積回路装置 | |
| JPH07122672A (ja) | 半導体装置の配線構造 | |
| JPS6339974Y2 (ja) | ||
| JPH03185730A (ja) | 半導体装置 | |
| KR100230750B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |