JP2536646B2 - 薄膜配線基板 - Google Patents
薄膜配線基板Info
- Publication number
- JP2536646B2 JP2536646B2 JP2015204A JP1520490A JP2536646B2 JP 2536646 B2 JP2536646 B2 JP 2536646B2 JP 2015204 A JP2015204 A JP 2015204A JP 1520490 A JP1520490 A JP 1520490A JP 2536646 B2 JP2536646 B2 JP 2536646B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- thin film
- wiring board
- film wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜配線基板に関し、特に複数チップを搭
載しそのチップ間で相互の接続を有する薄膜配線基板の
構造に関する。
載しそのチップ間で相互の接続を有する薄膜配線基板の
構造に関する。
従来、この種の薄膜配線基板は、第2図に示すように
薄膜配線基板1上に搭載用パッド2が単独に設けられて
いる。一般配線5は搭載用パッド2に接続されている。
したがって搭載用パッドと配線用パッドが同一となって
いた。
薄膜配線基板1上に搭載用パッド2が単独に設けられて
いる。一般配線5は搭載用パッド2に接続されている。
したがって搭載用パッドと配線用パッドが同一となって
いた。
上述した従来の薄膜配線基板は、配線を搭載用パッド
に直接接続するため、 (1) 論理変更に伴う薄膜配線基板の改造が発生した
場合、配線が表面層に出ていない。
に直接接続するため、 (1) 論理変更に伴う薄膜配線基板の改造が発生した
場合、配線が表面層に出ていない。
(2) 配線基板上の配線パターンの密度の均一化をは
かり製造時の歩留まりを確保するために、配線パターン
の密度の低い領域に設ける配線(以下“ダミ配線”と略
す)の自動発生を行う際、ダミー配線の接続パッドが無
い。
かり製造時の歩留まりを確保するために、配線パターン
の密度の低い領域に設ける配線(以下“ダミ配線”と略
す)の自動発生を行う際、ダミー配線の接続パッドが無
い。
という欠点がある。
〔課題を解決するための手段〕 本発明の薄膜配線基板は、搭載用パッドと各搭載用パ
ッドと1対1に設けられた配線用パッドと搭載用パッド
と配線用パッドの接続を制御する接続パターンとを有し
ている。
ッドと1対1に設けられた配線用パッドと搭載用パッド
と配線用パッドの接続を制御する接続パターンとを有し
ている。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例による薄膜配線基板の部分
拡大図である。第1図において、本発明の一実施例は薄
膜配線基板1上に搭載用パッド2が設けられており、更
にこの搭載用パッド2と1対1に配線用パッド3が設け
られている。ダミー配線4及び一般配線5は何れも配線
用ハッド3に接続されている。配線用パッド3にダミー
配線4が接続された場合には、搭載用パッド2と配線用
パッド3は接続されない。配線用パッド4に一般配線5
が接続された場合には、接続パターン6により搭載用パ
ッド2と配線用パッド3は表面層で接続される。
拡大図である。第1図において、本発明の一実施例は薄
膜配線基板1上に搭載用パッド2が設けられており、更
にこの搭載用パッド2と1対1に配線用パッド3が設け
られている。ダミー配線4及び一般配線5は何れも配線
用ハッド3に接続されている。配線用パッド3にダミー
配線4が接続された場合には、搭載用パッド2と配線用
パッド3は接続されない。配線用パッド4に一般配線5
が接続された場合には、接続パターン6により搭載用パ
ッド2と配線用パッド3は表面層で接続される。
以上説明したように本発明は、複数のチップを搭載
し、そのチップ間で相互の接続を有する薄膜配線基板に
おいて、各チップの搭載用パッドとは別に各搭載用パッ
ドと1対1に配線の接続を行配線用パッドを有し、一般
配線接続時には搭載用パッドと配線用パッドを表面層で
接続し、ダミー配線接続時には搭載用パッドと配線用パ
ッドを接続パターンで接続しないことにより、 (1) 論理変更に伴う薄膜配線基板の改造が発生した
場合、表面層の接続パターンを切断することにより薄膜
配線基板の改造をお行うことができる。
し、そのチップ間で相互の接続を有する薄膜配線基板に
おいて、各チップの搭載用パッドとは別に各搭載用パッ
ドと1対1に配線の接続を行配線用パッドを有し、一般
配線接続時には搭載用パッドと配線用パッドを表面層で
接続し、ダミー配線接続時には搭載用パッドと配線用パ
ッドを接続パターンで接続しないことにより、 (1) 論理変更に伴う薄膜配線基板の改造が発生した
場合、表面層の接続パターンを切断することにより薄膜
配線基板の改造をお行うことができる。
(2) 配線基板上の配線パターンの密度の均一化をは
かり製造時のメッキ幅やメッキ厚のばらつきを無くすこ
とにより歩留まりを確保するために、配線用パッドをダ
ミー配線の接続パッドとして使用し、ダミー配線を自動
発生させることができる。
かり製造時のメッキ幅やメッキ厚のばらつきを無くすこ
とにより歩留まりを確保するために、配線用パッドをダ
ミー配線の接続パッドとして使用し、ダミー配線を自動
発生させることができる。
第1図は本発明の一実施例による薄膜配線基板を示す部
分拡大図、第2図は従来の薄膜配線基板を示す部分拡大
図である。 1……薄膜配線基板、2……搭載用パッド、3……配線
用パッド、4……ダミー配線、5……一般配線、6……
接続パターン。
分拡大図、第2図は従来の薄膜配線基板を示す部分拡大
図である。 1……薄膜配線基板、2……搭載用パッド、3……配線
用パッド、4……ダミー配線、5……一般配線、6……
接続パターン。
Claims (1)
- 【請求項1】複数のチップを搭載し、そのチップ間で相
互の接続を有する薄膜配線基板において、各チップの搭
載用パッドと、各搭載用パッドと1対1に配線の接続を
行う配線用パッドと、搭載用パッドと配線用パッドの接
続を制御する接続パターンとを有することを特徴とする
薄膜配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204A JP2536646B2 (ja) | 1990-01-24 | 1990-01-24 | 薄膜配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204A JP2536646B2 (ja) | 1990-01-24 | 1990-01-24 | 薄膜配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03219664A JPH03219664A (ja) | 1991-09-27 |
JP2536646B2 true JP2536646B2 (ja) | 1996-09-18 |
Family
ID=11882341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204A Expired - Lifetime JP2536646B2 (ja) | 1990-01-24 | 1990-01-24 | 薄膜配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2536646B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220490A (en) * | 1990-10-25 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Substrate interconnect allowing personalization using spot surface links |
AU4242693A (en) * | 1992-05-11 | 1993-12-13 | Nchip, Inc. | Stacked devices for multichip modules |
KR100235107B1 (ko) * | 1993-02-12 | 1999-12-15 | 윤종용 | 탭 패키지 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63100761A (ja) * | 1986-10-16 | 1988-05-02 | Fuji Electric Co Ltd | 集積回路装置 |
JPH01238049A (ja) * | 1988-03-18 | 1989-09-22 | Toshiba Corp | 半導体装置 |
-
1990
- 1990-01-24 JP JP2015204A patent/JP2536646B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03219664A (ja) | 1991-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5994766A (en) | Flip chip circuit arrangement with redistribution layer that minimizes crosstalk | |
JP2536646B2 (ja) | 薄膜配線基板 | |
JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
JPH04221830A (ja) | 信号分配用配線 | |
JPH065665A (ja) | Icチップの側面に電極を形成する方法及びマルチicチップ | |
JP2734890B2 (ja) | 半導体装置 | |
JPH05326833A (ja) | 半導体実装基板 | |
JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
JP3128324B2 (ja) | 半導体用セラミックス多層パッケージ | |
JPH04162669A (ja) | 半導体集積回路 | |
JP2901313B2 (ja) | 大規模集積回路装置 | |
JPH0475665B2 (ja) | ||
JPH09199814A (ja) | 印刷配線板 | |
JPH0645566A (ja) | 半導体集積回路装置 | |
JP3305807B2 (ja) | 半導体チップ実装構造体 | |
JPH0242755A (ja) | 半導体集積回路のパッケージ | |
JP2842592B2 (ja) | 半導体集積回路装置 | |
JP2736688B2 (ja) | 半導体チップの実装方法 | |
JPH0719164Y2 (ja) | Icの端子構造 | |
JPH0563331A (ja) | 印刷回路基板 | |
JPH01129449A (ja) | マルチチップモジュール及びそれに用いるモジュール基板 | |
JPH0576783B2 (ja) | ||
JPH04171756A (ja) | 半導体集積回路装置 | |
JPH02232959A (ja) | システムlsi | |
JPH05326634A (ja) | プリント配線板 |