JP2736688B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JP2736688B2 JP2736688B2 JP21498289A JP21498289A JP2736688B2 JP 2736688 B2 JP2736688 B2 JP 2736688B2 JP 21498289 A JP21498289 A JP 21498289A JP 21498289 A JP21498289 A JP 21498289A JP 2736688 B2 JP2736688 B2 JP 2736688B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bumps
- glass substrate
- film
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バンプ転写方式のTAB（Tape Automated Bo
nding）による半導体チップの実装方法に関する。
nding）による半導体チップの実装方法に関する。
フィルムキヤリア（ポリイミドテープとも呼ばれてい
る）のフィルムリードと半導体チップの電極パッドをボ
ンディングして半導体チップをフィルムキャリアに装着
し（TABと呼ばれている）、該半導体チップ表面を樹脂
コートし、個々に切り離してプリント基板に実装する方
法は、LSIなどの半導体チップを高密度に、かつ、薄い
状態に、低コストで実装する有力な方法である。
る）のフィルムリードと半導体チップの電極パッドをボ
ンディングして半導体チップをフィルムキャリアに装着
し（TABと呼ばれている）、該半導体チップ表面を樹脂
コートし、個々に切り離してプリント基板に実装する方
法は、LSIなどの半導体チップを高密度に、かつ、薄い
状態に、低コストで実装する有力な方法である。
しかし、従来のTAB実装では、フィルムリードが半導
体チップの電極パッド以外の部分に接触するのを防ぐた
めに、電極パッド上にバンプを設け、フィルムリードを
上記バンプにボンディングするという構造が採られてき
た。
体チップの電極パッド以外の部分に接触するのを防ぐた
めに、電極パッド上にバンプを設け、フィルムリードを
上記バンプにボンディングするという構造が採られてき
た。
このため、通常の製造プロセスの完了した半導体チッ
プに対し、引き続きバンプ形成のためのプロセスが必要
となり、歩留り低下、コスト上昇を招くという問題があ
った。
プに対し、引き続きバンプ形成のためのプロセスが必要
となり、歩留り低下、コスト上昇を招くという問題があ
った。
上記問題解決のために、バンプ転写方式が提案され、
これにより、半導体チップ実装の低コスト化、歩留り向
上、高信頼性を同時に実現することができた。
これにより、半導体チップ実装の低コスト化、歩留り向
上、高信頼性を同時に実現することができた。
第３図は従来のバンプ転写方式のTAB方法を示す。図
（ａ）はウィルムキヤリア１とフィルムリード２の一例
を、図（ｂ）はガラス基板３面にめっき法により形成し
たバンプ４の配置状態の一例を、図（ｃ）は半導体チッ
プ５の一例を示し、６は電極パッドを示す。
（ａ）はウィルムキヤリア１とフィルムリード２の一例
を、図（ｂ）はガラス基板３面にめっき法により形成し
たバンプ４の配置状態の一例を、図（ｃ）は半導体チッ
プ５の一例を示し、６は電極パッドを示す。
ガラス基板３面上に形成したバンプ４と、フィルムリ
ード２とを位置合わせし、加圧、加熱してフィルムリー
ド２側にバンプ４を転写・接合する〔図（ｄ）〕。
ード２とを位置合わせし、加圧、加熱してフィルムリー
ド２側にバンプ４を転写・接合する〔図（ｄ）〕。
次に、フィルムリード２上のバンプ４と半導体チップ
５の電極パッド６とを位置合わせし、加圧、加熱してバ
ンプ４と電極パッド６とを接合し、半導体チップ５をフ
ィルムキヤリア１に装着する〔図（ｅ）〕。
５の電極パッド６とを位置合わせし、加圧、加熱してバ
ンプ４と電極パッド６とを接合し、半導体チップ５をフ
ィルムキヤリア１に装着する〔図（ｅ）〕。
フィルムキヤリア１に装着した半導体チップ５表面を
樹脂でコートし、個々に切り離してプリント基板に実装
する。
樹脂でコートし、個々に切り離してプリント基板に実装
する。
従来、TABによる実装方法を採る半導体チップ５は、
第３図（ｃ）に示すように、電極パッド６が４方の周辺
部に配列される構造が採られてきたので、ガラス基板３
面に形成するバンプ４の配置は、第４図に示すような構
造を採らねばならず、ガラス基板３面の利用が効率的と
は言えない。
第３図（ｃ）に示すように、電極パッド６が４方の周辺
部に配列される構造が採られてきたので、ガラス基板３
面に形成するバンプ４の配置は、第４図に示すような構
造を採らねばならず、ガラス基板３面の利用が効率的と
は言えない。
本発明は上記の事情に鑑みてなされたもので、ガラス
基板３面を有効に利用でき、コストダウンにつながる方
法を提供することを目的とする。
基板３面を有効に利用でき、コストダウンにつながる方
法を提供することを目的とする。
本発明の方法は、半導体チップを電極パッドが対向す
る２つの周辺部にのみ一列に配列する構造とし、ガラス
基板面上に形成するバンプの配置を半導体チップの一方
の周辺部に配列する電極パッドに対応する横あるいは縦
に一列に配列するバンプが複数列並列し、続いて他方の
周辺部に配列する電極パッドに対応する横あるいは縦に
一列に配列するバンプが複数列並列する構造とし、１枚
のガラス基板に形成できる１個の半導体チップ当りのバ
ンプ群の群数を増やし、ガラス基板の利用効率を上げ、
コストの低減を図る方法である。
る２つの周辺部にのみ一列に配列する構造とし、ガラス
基板面上に形成するバンプの配置を半導体チップの一方
の周辺部に配列する電極パッドに対応する横あるいは縦
に一列に配列するバンプが複数列並列し、続いて他方の
周辺部に配列する電極パッドに対応する横あるいは縦に
一列に配列するバンプが複数列並列する構造とし、１枚
のガラス基板に形成できる１個の半導体チップ当りのバ
ンプ群の群数を増やし、ガラス基板の利用効率を上げ、
コストの低減を図る方法である。
第１図（ａ）、（ｂ）は本発明の方法により実装する
半導体チップと該実装で使用するフィルムキヤリアの一
例を示し、第２図は本発明の方法でガラス基板面に形成
するバンプの配置の一例を示す。
半導体チップと該実装で使用するフィルムキヤリアの一
例を示し、第２図は本発明の方法でガラス基板面に形成
するバンプの配置の一例を示す。
第１図（ａ）に示すように、本発明の方法により実装
する半導体チップ５を電極パッド６が対向する周辺部に
のみ一列に配列する構造とする。
する半導体チップ５を電極パッド６が対向する周辺部に
のみ一列に配列する構造とする。
したがって、フィルムキヤリア１のフィルムリード２
は第１図（ｂ）に示す配置になる。
は第１図（ｂ）に示す配置になる。
ガラス基板３面に、第２図に示すように、半導体チッ
プ５の一方の（上辺の）周辺部に配列する電極パッド６
に対応する横に一列に配列するバンプ４を複数列a1,a2,
…a5,続いて他方の（下辺の）周辺部に配列する電極パ
ッド６に対応する横に一列に配列するバンプ４を複数列
b1,b2,…b5形成する。
プ５の一方の（上辺の）周辺部に配列する電極パッド６
に対応する横に一列に配列するバンプ４を複数列a1,a2,
…a5,続いて他方の（下辺の）周辺部に配列する電極パ
ッド６に対応する横に一列に配列するバンプ４を複数列
b1,b2,…b5形成する。
バンプ４をフィルムリード２に転写する場合、a1列と
b1列、a2列とb2列、…がそれぞれ一対のフィルムリード
２に転写されることとなる。
b1列、a2列とb2列、…がそれぞれ一対のフィルムリード
２に転写されることとなる。
なお、電極パッド６が図示する例と異なる対向する周
辺部に配列する構造でもよく、バンプ４が縦に一列に配
列し、複数列並列する構造でもよい。
辺部に配列する構造でもよく、バンプ４が縦に一列に配
列し、複数列並列する構造でもよい。
バンプ４の転写方法、半導体チップ５のフィルムキヤ
リア１への装着方法などは、従来の方法と変ることがな
い。
リア１への装着方法などは、従来の方法と変ることがな
い。
上記方法によると、ガラス基板３全面が有効に利用す
ることができ、１枚のガラス基板によって、バンプを転
写できるフィルムリード対の数が従来の約５〜20倍とな
り、大幅なコストダウンになる。
ることができ、１枚のガラス基板によって、バンプを転
写できるフィルムリード対の数が従来の約５〜20倍とな
り、大幅なコストダウンになる。
以上説明したとおり、本発明によれば、ガラス基板の
利用効率が上り、コストが大幅にダウンするという効果
がある。
利用効率が上り、コストが大幅にダウンするという効果
がある。
第１図（ａ），（ｂ）は本発明の方法により実装する半
導体チップと該実装で使用するフィルムキヤリアの一例
を示す説明図、第２図は本発明の方法でガラス基板面に
形成するバンプの配置の一例を示す説明図、第３図は従
来のバンプ転写方式のTAB方法を示す説明図、第４図は
従来のTAB方法でガラス基板面に形成するバンプの配置
の一例を示す説明図である。 １……フィルムキヤリア、２……フィルムリード、３…
…ガラス基板、４……バンプ、５……半導体チップ、６
……電極パッド。 なお図中同一符号は同一または相当するものを示す。
導体チップと該実装で使用するフィルムキヤリアの一例
を示す説明図、第２図は本発明の方法でガラス基板面に
形成するバンプの配置の一例を示す説明図、第３図は従
来のバンプ転写方式のTAB方法を示す説明図、第４図は
従来のTAB方法でガラス基板面に形成するバンプの配置
の一例を示す説明図である。 １……フィルムキヤリア、２……フィルムリード、３…
…ガラス基板、４……バンプ、５……半導体チップ、６
……電極パッド。 なお図中同一符号は同一または相当するものを示す。
Claims (1)
- 【請求項１】フィルムキヤリアのフィルムリードにガラ
ス基板面にめっき法により形成したバンプを転写・接合
し、半導体チップの電極パッドとフィルムリードをボン
ディングして半導体チップをフィルムキャリアに装着
し、該半導体チップ表面を樹脂コートし、個々に切り離
して基板に実装する半導体チップの実装方法において、 半導体チップを電極パッドが対向する２つの周辺部にの
み一列に配列する構造とし、 ガラス基板面上に形成するバンプの配置を半導体チップ
の一方の周辺部に配列する電極パッドに対応する横ある
いは縦に一列に配列するバンプが複数列並列し、続いて
他方の周辺部に配列する電極パッドに対応する横あるい
は縦に一列に配列するバンプが複数列並列する構造とす
ることを特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21498289A JP2736688B2 (ja) | 1989-08-23 | 1989-08-23 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21498289A JP2736688B2 (ja) | 1989-08-23 | 1989-08-23 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0379052A JPH0379052A (ja) | 1991-04-04 |
| JP2736688B2 true JP2736688B2 (ja) | 1998-04-02 |
Family
ID=16664755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21498289A Expired - Lifetime JP2736688B2 (ja) | 1989-08-23 | 1989-08-23 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2736688B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013223692A1 (de) | 2012-12-12 | 2014-06-12 | Modine Manufacturing Company | Getriebegehäuse-Wärmetauscher |
-
1989
- 1989-08-23 JP JP21498289A patent/JP2736688B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0379052A (ja) | 1991-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300997B1 (en) | Liquid crystal display device having an IC chip mounted on a narrow film wiring board | |
| EP0098932B1 (en) | Repairable multi-level system for semiconductor device | |
| US6710437B2 (en) | Semiconductor device having a chip-size package | |
| US4721993A (en) | Interconnect tape for use in tape automated bonding | |
| US7732933B2 (en) | Semiconductor chip and TAB package having the same | |
| US20020056899A1 (en) | Semiconductor chip and semiconductor device having a chip-on-chip structure | |
| US20070176275A1 (en) | Stack of semiconductor chips | |
| JPH10209210A (ja) | 半導体装置及びその製造方法並びにその検査方法 | |
| JPH02235351A (ja) | 半導体チップの組立体 | |
| JPH01167970A (ja) | 絶縁テープを用いた相互接続方法 | |
| US20010000630A1 (en) | Enbedded memory assembly | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05100240A (ja) | 液晶表示装置の実装構造 | |
| JP2736688B2 (ja) | 半導体チップの実装方法 | |
| US5061984A (en) | Substrate and device comprising interconnection structures | |
| JPH01137660A (ja) | 半導体装置 | |
| JP3752829B2 (ja) | 液晶表示パネルと半導体チップとの接合方法 | |
| JPS63289844A (ja) | 半導体装置のバンプ電極 | |
| CN212010939U (zh) | 一种半导体封装结构 | |
| JPH0778934A (ja) | 半導体装置およびその製造方法 | |
| JPS6324281A (ja) | 狭ピツチリ−ド群の接続方法 | |
| JPS5848932A (ja) | 半導体装置の製法 | |
| JPH06291248A (ja) | 半導体装置 | |
| CN117096036A (zh) | 芯片封装方法及封装结构 | |
| JPH0669075B2 (ja) | 半導体装置 |