JPH065665A - Ｉｃチップの側面に電極を形成する方法及びマルチｉｃチップ - Google Patents
Ｉｃチップの側面に電極を形成する方法及びマルチｉｃチップInfo
- Publication number
- JPH065665A JPH065665A JP18126592A JP18126592A JPH065665A JP H065665 A JPH065665 A JP H065665A JP 18126592 A JP18126592 A JP 18126592A JP 18126592 A JP18126592 A JP 18126592A JP H065665 A JPH065665 A JP H065665A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- electrode
- electrodes
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 この発明は、ＩＣチップの出力信号を外部へ
取り出す為の電極をＩＣチップの側面に形成し、ＩＣチ
ップを複数枚、重ねて実装する場合、ＩＣチップ同士の
信号伝達を容易に行なう。 【構成】 ＩＣウェーハ３表面上の切断ライン４上に複
数の電極２用の穴５を形成する。穴５内に電極２を形成
する。電極２を形成後、切断ライン４に従ってＩＣウェ
ーハ３を切断する。これより、側面に電極２が形成され
たＩＣチップ１が製造される。上記方法によれば、側面
に電極２が形成されたＩＣチップ１を製造することがで
きる。このＩＣチップ１を複数枚、重ねて実装しても、
ＩＣチップ同士の信号伝達を容易に行うことができる。
取り出す為の電極をＩＣチップの側面に形成し、ＩＣチ
ップを複数枚、重ねて実装する場合、ＩＣチップ同士の
信号伝達を容易に行なう。 【構成】 ＩＣウェーハ３表面上の切断ライン４上に複
数の電極２用の穴５を形成する。穴５内に電極２を形成
する。電極２を形成後、切断ライン４に従ってＩＣウェ
ーハ３を切断する。これより、側面に電極２が形成され
たＩＣチップ１が製造される。上記方法によれば、側面
に電極２が形成されたＩＣチップ１を製造することがで
きる。このＩＣチップ１を複数枚、重ねて実装しても、
ＩＣチップ同士の信号伝達を容易に行うことができる。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣ基板の小型・高
密度実装（３次元実装）技術に関し、特にＩＣチップに
電極を形成する方法及びＩＣ基板の面積を縮小する為に
使用されるものである。
密度実装（３次元実装）技術に関し、特にＩＣチップに
電極を形成する方法及びＩＣ基板の面積を縮小する為に
使用されるものである。
【０００２】
【従来の技術】図６を参照して、従来のＩＣウェーハ上
に電極を形成する方法について説明する。まず、図６
（ａ）と図６（ｃ）に示すように、ＩＣウェーハ２３の
切断ライン２４（破線）上に電極２０を形成する。電極
２０形成後、切断ライン２４に従ってＩＣウェーハ２３
を切断し（図６（ｂ）及び（ｄ））、ＩＣチップ２１を
形成する。その結果、図７に示すように表面に電極２０
が形成されたＩＣチップ２１が得られる。
に電極を形成する方法について説明する。まず、図６
（ａ）と図６（ｃ）に示すように、ＩＣウェーハ２３の
切断ライン２４（破線）上に電極２０を形成する。電極
２０形成後、切断ライン２４に従ってＩＣウェーハ２３
を切断し（図６（ｂ）及び（ｄ））、ＩＣチップ２１を
形成する。その結果、図７に示すように表面に電極２０
が形成されたＩＣチップ２１が得られる。
【０００３】図８は、図７に示すＩＣチップ２１ａ、２
１ｂを印刷配線板１００に実装した状態を示す。ＩＣチ
ップ２１ａ、２１ｂの各電極２０ａ、２０ｂと印刷配線
板１００に形成された各電極４０ａ、４０ｂは、ワイヤ
３０で接続されている。尚、符号５０は配線パターンを
示している。
１ｂを印刷配線板１００に実装した状態を示す。ＩＣチ
ップ２１ａ、２１ｂの各電極２０ａ、２０ｂと印刷配線
板１００に形成された各電極４０ａ、４０ｂは、ワイヤ
３０で接続されている。尚、符号５０は配線パターンを
示している。
【０００４】
【発明が解決しようとする課題】上述のように、従来の
ＩＣチップ２１は上面端部に電極２０を形成しているの
で、例えばＩＣ機能を複合化させる為、ＩＣチップ２１
を複数枚重ねて実装すると、ＩＣチップ同士及びＩＣチ
ップ２１とＩＣ基板間の信号伝達が困難になるという問
題がある。
ＩＣチップ２１は上面端部に電極２０を形成しているの
で、例えばＩＣ機能を複合化させる為、ＩＣチップ２１
を複数枚重ねて実装すると、ＩＣチップ同士及びＩＣチ
ップ２１とＩＣ基板間の信号伝達が困難になるという問
題がある。
【０００５】また、従来のＩＣチップを複数個２次元実
装すると、図８に示すような状態になる為、印刷配線板
１００はＩＣチップの個数に相当する面積が必要であ
り、印刷配線板の小型化が困難である。
装すると、図８に示すような状態になる為、印刷配線板
１００はＩＣチップの個数に相当する面積が必要であ
り、印刷配線板の小型化が困難である。
【０００６】この発明は上記実情に鑑みなされたもの
で、ＩＣチップを複数枚重ねて実装する場合であって
も、ＩＣチップ同士及びＩＣチップとＩＣ基板間の信号
伝達を容易に行うことのできるＩＣチップの側面に電極
を形成する方法を提供することを第１の目的とする。さ
らに、この発明は複数のＩＣチップを実装するのに必要
なＩＣ基板の面積を縮小化することを第２の目的とす
る。
で、ＩＣチップを複数枚重ねて実装する場合であって
も、ＩＣチップ同士及びＩＣチップとＩＣ基板間の信号
伝達を容易に行うことのできるＩＣチップの側面に電極
を形成する方法を提供することを第１の目的とする。さ
らに、この発明は複数のＩＣチップを実装するのに必要
なＩＣ基板の面積を縮小化することを第２の目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係るＩＣチッ
プの側面に電極を形成する方法は、ＩＣウェーハのＩＣ
チップ切断用ライン上に電極形成用の穴を形成し、前記
穴内に電極部を形成し、前記電極部の形成された前記切
断用ラインを切断してＩＣチップを形成することによ
り、前記電極部を前記ＩＣチップに形成することを特徴
とする。
プの側面に電極を形成する方法は、ＩＣウェーハのＩＣ
チップ切断用ライン上に電極形成用の穴を形成し、前記
穴内に電極部を形成し、前記電極部の形成された前記切
断用ラインを切断してＩＣチップを形成することによ
り、前記電極部を前記ＩＣチップに形成することを特徴
とする。
【０００８】さらに、この発明に係るマルチＩＣチップ
は、重ね合わせて実装され、側面に電極部が形成された
複数のＩＣチップと、前記電極部を介してこのＩＣチッ
プ同士を電気的に接続する接続部を具備することを特徴
とする。
は、重ね合わせて実装され、側面に電極部が形成された
複数のＩＣチップと、前記電極部を介してこのＩＣチッ
プ同士を電気的に接続する接続部を具備することを特徴
とする。
【０００９】
【作用】上記方法によって製造されたＩＣチップは、そ
の側面に電極が形成されているので、複数枚重ねて実装
しても、ＩＣチップ同士の信号伝達を容易に行うことが
できる。
の側面に電極が形成されているので、複数枚重ねて実装
しても、ＩＣチップ同士の信号伝達を容易に行うことが
できる。
【００１０】また、マルチＩＣチップにおいては、接続
部を各ＩＣチップの電極部に接触させることにより、重
ね合わせて実装されたＩＣチップ同士は電気的に接続さ
れる。
部を各ＩＣチップの電極部に接触させることにより、重
ね合わせて実装されたＩＣチップ同士は電気的に接続さ
れる。
【００１１】
【実施例】以下、図１を参照して、この発明の一実施例
に係るＩＣチップの側面に電極を形成する方法について
説明する。
に係るＩＣチップの側面に電極を形成する方法について
説明する。
【００１２】まず、その電極形成工程前に図１（ａ）、
１（ｄ）に示すようにＩＣウェーハ３の切断ライン４上
に、ウエットプロセス（例えば、ウエットエッチング）
またはドライプロセス（例えば、ドライエッチング）等
により、電極形成予定領域に納まる大きさの穴（電極２
よりも小さな穴）５を形成する。
１（ｄ）に示すようにＩＣウェーハ３の切断ライン４上
に、ウエットプロセス（例えば、ウエットエッチング）
またはドライプロセス（例えば、ドライエッチング）等
により、電極形成予定領域に納まる大きさの穴（電極２
よりも小さな穴）５を形成する。
【００１３】その後、スパッタ蒸着や真空蒸着、エッチ
ング等によって、穴５の内部にＩＣチップの出力信号を
出力する為の電極２を形成する。スパッタ蒸着の際、切
断ライン４の電極形成予定領域に前述のように予め穴５
が開いているので、電極材は穴５内部に入り込み、ＩＣ
チップの側面に電極２が形成される状態になる。また
は、穴５内部には電極材が充填される。
ング等によって、穴５の内部にＩＣチップの出力信号を
出力する為の電極２を形成する。スパッタ蒸着の際、切
断ライン４の電極形成予定領域に前述のように予め穴５
が開いているので、電極材は穴５内部に入り込み、ＩＣ
チップの側面に電極２が形成される状態になる。また
は、穴５内部には電極材が充填される。
【００１４】電極２形成後、図１（ｃ）、（ｄ）に示す
ようにＩＣウェーハ３をＩＣチップ１とする為に、ＩＣ
ウェーハ３を切断ライン４に従って切断する。これよ
り、図２に示すようにＩＣチップ１の側面に電極２（ハ
ッチング部分）が形成されたＩＣチップ１が得られる。
このように、上記実施例の方法によれば側面に電極が形
成されたＩＣチップを製造することができる。次に、図
３〜５を参照して、上記方法によって製造されたＩＣチ
ップを使用したマルチＩＣチップについて説明する。図
３は、図２に示すようなＩＣチップ１を３枚重ね合わせ
た状態を示している。
ようにＩＣウェーハ３をＩＣチップ１とする為に、ＩＣ
ウェーハ３を切断ライン４に従って切断する。これよ
り、図２に示すようにＩＣチップ１の側面に電極２（ハ
ッチング部分）が形成されたＩＣチップ１が得られる。
このように、上記実施例の方法によれば側面に電極が形
成されたＩＣチップを製造することができる。次に、図
３〜５を参照して、上記方法によって製造されたＩＣチ
ップを使用したマルチＩＣチップについて説明する。図
３は、図２に示すようなＩＣチップ１を３枚重ね合わせ
た状態を示している。
【００１５】図４（ａ）、（ｂ）は、図３に示すＩＣチ
ップ１ａ、１ｂ、１ｃ同士を電気的に接続する接続金属
棒６ａ、６ｂを示している。図４（ａ）、（ｂ）の接続
金属棒６ａ、６ｂの表面全体は、絶縁薄膜体によってコ
ーティングされている。
ップ１ａ、１ｂ、１ｃ同士を電気的に接続する接続金属
棒６ａ、６ｂを示している。図４（ａ）、（ｂ）の接続
金属棒６ａ、６ｂの表面全体は、絶縁薄膜体によってコ
ーティングされている。
【００１６】図４（ａ）の接続金属棒６ａでは、絶縁薄
膜体を２カ所除去し、除去された部分を電極７としてい
る。また、図４（ｂ）の接続金属棒６ｂでは、絶縁薄膜
体を４カ所除去し、除去された部分を電極７としてい
る。図４（ａ）の符号８は、絶縁薄膜体が残されたまま
の電極形成予定領域を示している。図５は、ＩＣチップ
１ａ〜１ｃを電気的に接続した状態（マルチＩＣチッ
プ）を示す図である。
膜体を２カ所除去し、除去された部分を電極７としてい
る。また、図４（ｂ）の接続金属棒６ｂでは、絶縁薄膜
体を４カ所除去し、除去された部分を電極７としてい
る。図４（ａ）の符号８は、絶縁薄膜体が残されたまま
の電極形成予定領域を示している。図５は、ＩＣチップ
１ａ〜１ｃを電気的に接続した状態（マルチＩＣチッ
プ）を示す図である。
【００１７】複数枚重ね合わせて実装されたＩＣチップ
同士を電気的に接続する場合には、図５の点線で示す位
置に図４（ａ）、（ｂ）に示すような接続金属棒６ａ、
６ｂのいずれかを取り付け、通電する。
同士を電気的に接続する場合には、図５の点線で示す位
置に図４（ａ）、（ｂ）に示すような接続金属棒６ａ、
６ｂのいずれかを取り付け、通電する。
【００１８】上記実施例によれば、図５に示すように、
ＩＣチップを複数枚重ね合わせてＩＣ基板に実装できる
ので、複数のＩＣチップの実装に必要なＩＣ基板の面積
を縮小できる。
ＩＣチップを複数枚重ね合わせてＩＣ基板に実装できる
ので、複数のＩＣチップの実装に必要なＩＣ基板の面積
を縮小できる。
【００１９】また、ＩＣの出力信号を外部へ取り出す為
の電極がＩＣチップの側面に形成されるので、ＩＣ基板
を重ねて実装する場合、ＩＣチップ同士の信号伝達を容
易に行なうことができ、小型・高密度実装化（マルチチ
ップ実装化）を図ることができる。
の電極がＩＣチップの側面に形成されるので、ＩＣ基板
を重ねて実装する場合、ＩＣチップ同士の信号伝達を容
易に行なうことができ、小型・高密度実装化（マルチチ
ップ実装化）を図ることができる。
【００２０】尚、この発明は上記実施例に限定されず、
種々の変更が可能である。例えば、上記実施例では、図
４（ａ）、（ｂ）の接続金属棒６ａ、６ｂの表面全体に
絶縁薄膜体をコーティングしたが、電極を形成しない電
極形成予定領域８のみに絶縁薄膜体をコーティングして
も構わない。また、上記実施例においては、穴５はスル
ホールを示したが、窪みでも良い。
種々の変更が可能である。例えば、上記実施例では、図
４（ａ）、（ｂ）の接続金属棒６ａ、６ｂの表面全体に
絶縁薄膜体をコーティングしたが、電極を形成しない電
極形成予定領域８のみに絶縁薄膜体をコーティングして
も構わない。また、上記実施例においては、穴５はスル
ホールを示したが、窪みでも良い。
【００２１】
【発明の効果】この発明は、ＩＣの出力信号を外部へ取
り出す為の電極をＩＣチップの側面に形成するので、Ｉ
Ｃ基板を重ねて実装する場合、ＩＣチップ同士の信号伝
達を容易に行なうことができる。また、この発明は電極
が側面に形成されたＩＣチップを複数枚重ね合わせて実
装するのに必要なＩＣ基板の面積を縮小することができ
る。
り出す為の電極をＩＣチップの側面に形成するので、Ｉ
Ｃ基板を重ねて実装する場合、ＩＣチップ同士の信号伝
達を容易に行なうことができる。また、この発明は電極
が側面に形成されたＩＣチップを複数枚重ね合わせて実
装するのに必要なＩＣ基板の面積を縮小することができ
る。
【図１】この発明の一実施例に係るＩＣチップの製造方
法を説明する図。
法を説明する図。
【図２】この発明の一実施例に係るＩＣチップを示す
図。
図。
【図３】この発明の一実施例に係るＩＣチップを複数枚
実装した状態を示す図。
実装した状態を示す図。
【図４】この発明の一実施例に係るＩＣチップ同士を電
気的に接続する接続金属棒を示す図。
気的に接続する接続金属棒を示す図。
【図５】この発明の一実施例に係るマルチＩＣチップを
示す図。
示す図。
【図６】従来のＩＣチップの製造方法を説明する図。
【図７】従来のＩＣチップを示す図。
【図８】従来のＩＣチップを複数枚実装した状態を示す
図。
図。
１…ＩＣチップ、２…電極、３…ＩＣウェーハ、４…切
断ライン、５…穴、６ａ、６ｂ…接続金属棒、７…電
極、８…電極形成予定領域。
断ライン、５…穴、６ａ、６ｂ…接続金属棒、７…電
極、８…電極形成予定領域。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18 27/00 ３０１ Ｂ 8418−4Ｍ
Claims (2)
- 【請求項１】 ＩＣウェーハのＩＣチップ切断用ライン
上に電極形成用の穴を形成し、前記穴内に電極部を形成
し、前記電極部の形成された前記切断用ラインを切断し
てＩＣチップを形成することにより、前記電極部を前記
ＩＣチップに形成することを特徴とするＩＣチップの側
面に電極を形成する方法。 - 【請求項２】 重ね合わせて実装され、側面に電極部が
形成された複数のＩＣチップと、 前記電極部を介してこのＩＣチップ同士を電気的に接続
する接続部を具備することを特徴とするマルチＩＣチッ
プ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18126592A JPH065665A (ja) | 1992-04-20 | 1992-07-08 | Ｉｃチップの側面に電極を形成する方法及びマルチｉｃチップ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-99455 | 1992-04-20 | ||
| JP9945592 | 1992-04-20 | ||
| JP18126592A JPH065665A (ja) | 1992-04-20 | 1992-07-08 | Ｉｃチップの側面に電極を形成する方法及びマルチｉｃチップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065665A true JPH065665A (ja) | 1994-01-14 |
Family
ID=26440585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18126592A Withdrawn JPH065665A (ja) | 1992-04-20 | 1992-07-08 | Ｉｃチップの側面に電極を形成する方法及びマルチｉｃチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065665A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710435B2 (en) | 2001-08-09 | 2004-03-23 | Denso Corporation | Semiconductor device arrangement and method of fabricating the same |
| US7022552B2 (en) | 2003-05-16 | 2006-04-04 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for fabricating semiconductor device |
| WO2007066409A1 (ja) * | 2005-12-09 | 2007-06-14 | Spansion Llc | 半導体装置およびその製造方法 |
| KR100772016B1 (ko) * | 2006-07-12 | 2007-10-31 | 삼성전자주식회사 | 반도체 칩 및 그 형성 방법 |
| US7838331B2 (en) | 2005-11-16 | 2010-11-23 | Denso Corporation | Method for dicing semiconductor substrate |
| JPWO2010087336A1 (ja) * | 2009-01-27 | 2012-08-02 | パナソニック株式会社 | 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法 |
| JP2021180301A (ja) * | 2020-05-12 | 2021-11-18 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | 垂直ボンドパッドを含む半導体デバイス |
-
1992
- 1992-07-08 JP JP18126592A patent/JPH065665A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710435B2 (en) | 2001-08-09 | 2004-03-23 | Denso Corporation | Semiconductor device arrangement and method of fabricating the same |
| US7022552B2 (en) | 2003-05-16 | 2006-04-04 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for fabricating semiconductor device |
| US7838331B2 (en) | 2005-11-16 | 2010-11-23 | Denso Corporation | Method for dicing semiconductor substrate |
| WO2007066409A1 (ja) * | 2005-12-09 | 2007-06-14 | Spansion Llc | 半導体装置およびその製造方法 |
| US7605457B2 (en) | 2005-12-09 | 2009-10-20 | Spansion Llc | Semiconductor device and method of manufacturing the same |
| JP4934053B2 (ja) * | 2005-12-09 | 2012-05-16 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| US9293441B2 (en) | 2005-12-09 | 2016-03-22 | Cypress Semiconductor Corporation | Semiconductor device and method of manufacturing the same |
| KR100772016B1 (ko) * | 2006-07-12 | 2007-10-31 | 삼성전자주식회사 | 반도체 칩 및 그 형성 방법 |
| JPWO2010087336A1 (ja) * | 2009-01-27 | 2012-08-02 | パナソニック株式会社 | 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法 |
| JP2021180301A (ja) * | 2020-05-12 | 2021-11-18 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | 垂直ボンドパッドを含む半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4412439B2 (ja) | メモリモジュール及びその製造方法 | |
| JP3147666B2 (ja) | 積層電子部品およびその製造方法 | |
| JPH09232508A (ja) | パターン金属層と絶縁層を積層してなるリードフレームを用いたマルチチップパッケージ | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JPH065665A (ja) | Ｉｃチップの側面に電極を形成する方法及びマルチｉｃチップ | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| US6153926A (en) | Semiconductor device | |
| JPS5895862A (ja) | 積層構造半導体装置 | |
| JPH05175553A (ja) | 発光ダイオード装置 | |
| JP3118562B2 (ja) | 超電導集積回路構造及びその製造方法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JP2706699B2 (ja) | 半導体モジュール | |
| JP3128324B2 (ja) | 半導体用セラミックス多層パッケージ | |
| JPH08115953A (ja) | 半導体チップの実装方法 | |
| JPS6122660A (ja) | 半導体装置 | |
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH05136182A (ja) | 混成集積回路基板 | |
| JPH0520011Y2 (ja) | ||
| JPH05102336A (ja) | 半導体装置 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPH0519975Y2 (ja) | ||
| JPH0273662A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |