JPH0621260A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JPH0621260A
JPH0621260A JP4175778A JP17577892A JPH0621260A JP H0621260 A JPH0621260 A JP H0621260A JP 4175778 A JP4175778 A JP 4175778A JP 17577892 A JP17577892 A JP 17577892A JP H0621260 A JPH0621260 A JP H0621260A
Authority
JP
Japan
Prior art keywords
pad
bonding
electronic component
pads
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4175778A
Other languages
English (en)
Inventor
Kiyohisa Hasegawa
清久 長谷川
Toru Nohara
徹 野原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP4175778A priority Critical patent/JPH0621260A/ja
Publication of JPH0621260A publication Critical patent/JPH0621260A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【目的】ボンディングパッドの面積を小面積とすること
なくボンディングパッドと信号線との間に所定のギャッ
プを確保することができるとともに、電子部品のパッド
と電子部品搭載用基板のパッドとの間を接続するボンデ
ィングワイヤーが自重で垂れることのない電子部品搭載
用基板を提供すること。 【構成】電子部品実装部３周辺に形成され、端部に信号
線７を有する第１のボンディングパッド６Ａと、前記電
子部品実装部３周縁と前記第１のボンディングパッド６
Ａとの間に、第１のボンディングパッド６Ａにボンディ
ングワイヤーＷにより接続される第２のボンディングパ
ッド６Ｂを少なくとも１個形成した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はパッケージングされてい
ないＩＣチップ（ベアチップ）を直接基板に実装し、樹
脂封止する電子部品搭載用基板に関するものである。
【０００２】
【従来の技術】従来、この種の電子部品搭載用基板に
は、ベアチップのボンディングパッド（ファーストパッ
ド）とボンディングワイヤーで接続されるボンディング
パッド（セカンドパッド）が複数形成されている。これ
らセカンドパッドは、互いに干渉しないように、所定の
間隔（ギャップ）を設けて１列でチップ実装部周辺に形
成されている。
【０００３】しかし、セカンドパッドを１列でチップ実
装部周辺に形成する場合には、チップ実装部の周辺から
セカンドパッドまでの間の距離を十分に確保しなければ
所定のギャップを保持することができない。そのため、
この場合には、ファーストパッドとセカンドパッドとを
接続するボンディングワイヤーの全長が長くなってしま
う。その結果、ボンディングワイヤーの重量が多くな
り、ボンディングワイヤーが自重で垂れて、ベアチップ
の端部と接触してショートするおそれがあった。
【０００４】この問題を解決するために、近年、図３に
示すような電子部品搭載用基板３１が使用されている。
すなわち、電子部品搭載用基板３１に形成されるセカン
ドパッド３２を、チップ実装部３３周辺で一列に形成し
たのではなく千鳥状に形成した。
【０００５】つまり、セカンドパッド３２を、チップ実
装部３３側に近接するセカンドパッド３２ａと、同セカ
ンドパッド３２ａよりもチップ実装部３３から所定距離
で離間するセカンドパッド３２ｂとの２列で交互に形成
した。前記チップ実装部３３側に近接するセカンドパッ
ド３２ａの後端部には、前記セカンドパッド３２ｂと干
渉しないように信号線３４ａが接続形成されている。ま
た、セカンドパッド３３ｂの後端部にも同様に信号線３
４ｂが接続形成されている。
【０００６】このようにセカンドパッド３２ａ，３２ｂ
を千鳥状で交互２列に形成することにより、チップ実装
部３３から長い距離を設けてセカンドパッド３２を離間
させなくても、所定のギャップＧを確保することができ
る。
【０００７】
【発明が解決しようとする課題】近年、ベアチップの高
密度化により、ベアチップのファーストパッド数が大幅
に増加してきている。高密度のベアチップを実装する場
合には、ベアチップのファーストパッド数に対応させ
て、そのベアチップを実装する電子部品搭載用基板のセ
カンドパッド数も増加させる必要がある。
【０００８】しかしながら、上記の電子部品搭載用基板
３１は、ファーストパッド３５数が比較的少ないベアチ
ップ３６を実装する場合には、ギャップＧを保持するこ
とは可能であっても、高密度のベアチップを実装する場
合においては、ギャップＧを保持することはできない。
【０００９】なぜならば、所定のギャップＧを確保して
パッド数の多いベアチップを実装するには、各セカンド
パッド３２ａ，３２ｂをチップ実装部３３から所定の距
離よりも長い距離で離間させなければ、セカンドパッド
３２ｂと信号線３４ａとの間のギャップＧを保持するこ
とができないためである。
【００１０】この場合には前述したように、ボンディン
グワイヤーＷの重量が多くなり、ボンディングワイヤー
Ｗが自重で垂れて、ベアチップの端部に接触するおそれ
がある。従って、前記各セカンドパッド３２ａ，３２ｂ
を、それ以上チップ実装部３３から離間させて形成する
ことはできない。
【００１１】そこで、セカンドパッド３２ａ，３２ｂの
形成位置を変えないで所定のギャップＧを確保するため
に、各セカンドパッド３２ａ，３２ｂの面積を小さくす
ることが考えられる。すなわち、各セカンドパッド３２
ａ，３２ｂを小さく形成することで所定のギャップを保
持しつつ、セカンドパッド３２ａ，３２ｂの密度を高く
する。
【００１２】しかし、この場合には、各信号線３４ａ，
３４ｂの線幅も、それに伴って細く形成しなければなら
ない。そのため、信号線３４ａ，３４ｂの断線が発生し
やすくなるという問題がある。また、各セカンドパッド
３２ａ，３２ｂの面積が小さいため、ワイヤーボンディ
ング時の信頼性が低下するという問題がある。
【００１３】本発明は上記問題点を解消するためになさ
れたものであって、その目的はボンディングパッドの面
積を小面積とすることなくボンディングパッドと信号線
との間に所定のギャップを確保することができるととも
に、電子部品のパッドと電子部品搭載用基板のパッドと
の間を接続するボンディングワイヤーが自重で垂れるこ
とのない電子部品搭載用基板を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、電子部品実装部周辺に形成され、端部
に信号線を有する第１のボンディングパッドと、前記電
子部品実装部周縁と前記第１のボンディングパッドとの
間に、第１のボンディングパッドにボンディングワイヤ
ーにより接続される第２のボンディングパッドを少なく
とも１個形成するようにした。
【００１５】
【作用】本発明の構成によれば、電子部品搭載用基板に
電子部品を実装後、電子部品のボンディングパッドと第
２のボンディングパッドとがボンディングワイヤーによ
り接続される。また、第１のボンディングパッドは第２
のセカンドングパッドとボンディングワイヤーにより接
続される。
【００１６】すなわち、電子部品のボンディングパッド
と電子部品搭載用基板の第１のボンディングパッドとの
間は、前記第２のボンディングパッドを中継して自重で
垂れない長さの２本のボンディングワイヤーで接続され
る。
【００１７】
【実施例】以下、本発明を具体化した一実施例を図１に
基づいて説明する。電子部品搭載用基板１上には電子部
品としてのベアチップ２が実装されるチップ実装部３が
形成されている。このチップ実装部３の周辺には、ベア
チップ２のファーストパッド４とボンディングワイヤー
Ｗで接続されるセカンドパッド５が３列で放射線状に複
数形成されている。
【００１８】本実施例では、このセカンドパッド５の中
で、前記チップ実装部３から最も離間して形成されてい
るセカンドパッド５を第１のセカンドパッド６Ａとし、
また、最もチップ実装部３に近接しているセカンドパッ
ド５を第２のセカンドパッド６Ｂとしている。前記第２
のセカンドパッド６Ｂは、第１のセカンドパッド６Ａと
対応するベアチップ２のファーストパッド４と、その第
１のセカンドパッド６Ａとを結ぶ線上に形成されてい
る。 前記第１のセカンドパッド６Ａの後端部には、信
号線７が接続形成されている。一方、第２のセカンドパ
ッド６Ｂには、前記第１のセカンドパッド６Ａとは異な
り、信号線は接続形成されていない。
【００１９】また、前記第１及び第２のセカンドパッド
６Ａ，６Ｂとを結ぶ線とは異なる線上で、同第１及び第
２のセカンドパッド６Ａ，６Ｂの略中間位置に形成され
たセカンドパッド５を第３のセカンドパッド６Ｃとして
いる。この第３のセカンドパッド６Ｃの後端部には、信
号線８が接続形成されている。
【００２０】前記第１のセカンドパッド６Ａと第３のセ
カンドパッド６Ｃに接続形成された信号線８との間に
は、従来技術にて詳述した所定のギャップＧが確保され
ている。また、前記チップ実装部３に実装されるベアチ
ップ２のファーストパッド４から、前記第２のセカンド
パッド６Ｂと第３のセカンドパッド６Ｃ間の距離は、そ
れらをボンディングワイヤーＷで接続した際に、そのボ
ンディングワイヤーＷが自重で垂れることのない距離と
なっている。
【００２１】次に、ワイヤーボンディング時の手順につ
いて説明する。まず、ダイボンディング工程にて電子部
品搭載用基板１のチップ実装部３にベアチップ２を実装
する。次いで、ワイヤーボンディング工程によってベア
チップ２の各ファーストパッド４と電子部品搭載用基板
１のセカンドパッド５との接続を行う。このとき、ベア
チップ２のファーストパッド４とボンディングワイヤー
Ｗで接続されるのは、第２のセカンドパッド６Ｂ及び第
３のセカンドパッド６Ｃである。また、このとき、第２
のセカンドパッド６Ｂと第１のセカンドパッド６Ａとの
間も同時にボンディングワイヤーＷにより接続される。
【００２２】つまり、ベアチップ２のファーストパッド
４と第１のセカンドパッド６Ａとの間は、第２のセカン
ドパッド６Ｂを中継して自重で垂れない長さの２本のボ
ンディングワイヤーＷで接続されている。
【００２３】上記のように、本実施例では、チップ実装
部３の周縁と、第１のセカンドパッド６Ａとの間に、第
１のセカンドパッド６Ａとボンディングワイヤーにより
接続される第２のセカンドパッド６Ｂを少なくとも１個
形成した。そして、前記第１のセカンドパッド６Ａとフ
ァーストパッド４とを一本のボンディングワイヤーＷで
接続せずに、前記第２のセカンドパッド６Ｂを中継し
て、２本のボンディングワイヤーＷで接続するようにし
た。
【００２４】その結果、１本当たりのボンディングワイ
ヤーＷの長さを、自重で垂れることのない長さにするこ
とができる。従って、ボンディングワイヤーＷがベアチ
ップ２の端部に接触するのが防止され、製品の信頼性を
向上することができる。
【００２５】また、第２のセカンドパッド６Ｂには信号
線を接続形成せず、信号線の線幅よりも大幅に狭いボン
ディングワイヤーＷで第１のセカンドパッド６Ａを接続
したことで、セカンドパッド５の面積を小さくすること
なく、所定のギャップＧを確保することができる。その
結果、ワイヤーボンディング時の信頼性を確保すること
ができる．なお、本発明は上記実施例に限定されるもの
ではなく、発明の趣旨を逸脱しない範囲で例えば、図２
に示すように、電子部品実装部としてのチップ実装部３
の周縁と第１のボンディングパッドとしての第１のセカ
ンドパッド６Ａとの間に形成した第２のボンディングパ
ッドとしての第２のセカンドパッド６Ｂの数を２個以上
としてもよい。
【００２６】この場合、第１及び第２のセカンドパッド
６Ａ，６Ｂと隣接する第３のセカンドパッド６Ｃも、第
１及び第２のセカンドパッド６Ａ，６Ｂのように、チッ
プ実装部３の周縁と信号線８を有する第３のセカンドパ
ッド６Ｃとの間に第２のセカンドパッド６Ｂを形成する
こととなる。
【００２７】その結果、より高密度の電子部品としての
ベアチップ２を実装することが可能となる。
【００２８】
【発明の効果】以上詳述したように、本発明によれば、
ボンディングパッドの面積を小面積とすることなくボン
ディングパッド間のギャップを確保することができると
ともに、電子部品のパッドと電子部品搭載用基板のパッ
ドとの間を接続するボンディングワイヤーの垂れを防止
して製品の信頼性を向上することができるという優れた
効果を奏する。
【図面の簡単な説明】
【図１】本発明を具体化した一実施例を示し、ベアチッ
プを実装した電子部品搭載用基板の平面図である。
【図２】別例のベアチップを実装した電子部品搭載用基
板の平面図である。
【図３】従来のベアチップを実装した電子部品搭載用基
板の平面図である。
【符号の説明】
１…電子部品搭載用基板、２…電子部品としてのベアチ
ップ、３…電子部品実装部としてのチップ実装部、４…
ボンディングパッドとしてのファーストパッド、６Ａ…
第１のボンディングパッドとしての第１のセカンドパッ
ド、６Ｂ…第２のボンディングパッドとしての第２のセ
カンドパッド、Ｗ…ボンディングワイヤー、７…信号線
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18 Ｈ０１Ｌ 25/04 Ｚ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 電子部品実装部周辺に形成され、端部に
    信号線を有する第１のボンディングパッドと、前記電子
    部品実装部周縁と前記第１のボンディングパッドとの間
    に、第１のボンディングパッドにボンディングワイヤー
    により接続される第２のボンディングパッドを少なくと
    も１個形成したことを特徴とする電子部品搭載用基板。
JP4175778A 1992-07-02 1992-07-02 電子部品搭載用基板 Pending JPH0621260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4175778A JPH0621260A (ja) 1992-07-02 1992-07-02 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4175778A JPH0621260A (ja) 1992-07-02 1992-07-02 電子部品搭載用基板

Publications (1)

Publication Number Publication Date
JPH0621260A true JPH0621260A (ja) 1994-01-28

Family

ID=16002103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4175778A Pending JPH0621260A (ja) 1992-07-02 1992-07-02 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JPH0621260A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303948B1 (en) 1996-02-29 2001-10-16 Kabushiki Kaisha Toshiba Pad layout and lead layout in semiconductor device
JP2002033347A (ja) * 2000-07-17 2002-01-31 Rohm Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303948B1 (en) 1996-02-29 2001-10-16 Kabushiki Kaisha Toshiba Pad layout and lead layout in semiconductor device
US6617622B2 (en) 1996-02-29 2003-09-09 Kabushiki Kaisha Toshiba Pad layout and lead layout in semiconductor device having a center circuit
JP2002033347A (ja) * 2000-07-17 2002-01-31 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP2907802B2 (ja) ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ
US6008532A (en) Integrated circuit package having bond fingers with alternate bonding areas
US5428247A (en) Down-bonded lead-on-chip type semiconductor device
JPH06224362A (ja) 電子素子用リードフレーム・パッケージ
JP2011160009A (ja) 基板とこの基板の第１の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法
JPH088331B2 (ja) 半導体チップパッケージ
JP2568748B2 (ja) 半導体装置
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
US6251708B1 (en) Hybrid frame with lead-lock tape
US6214638B1 (en) Bond pad functional layout on die to improve package manufacturability and assembly
US6091089A (en) Semiconductor integrated circuit device
JPH0621260A (ja) 電子部品搭載用基板
JP2771104B2 (ja) 半導体装置用リードフレーム
JPH0685151A (ja) 半導体装置とその製造方法
US6531762B1 (en) Semiconductor package
JP2734890B2 (ja) 半導体装置
JP2001185648A (ja) 半導体装置
JPS59139660A (ja) 半導体装置
JPH09172105A (ja) 集積回路装置
JP2879787B2 (ja) 高密度表面実装用半導体パッケージ及び半導体実装基板
JP2694880B2 (ja) Ｉｃカード
JPH06333967A (ja) プリント配線板
JPS6242441A (ja) 集積回路装置
JPS61154056A (ja) ボンデイングパツト
JPH04179261A (ja) 混成集積回路の実装方法