JPS61154056A - ボンデイングパツト - Google Patents

ボンデイングパツト

Info

Publication number
JPS61154056A
JPS61154056A JP59277513A JP27751384A JPS61154056A JP S61154056 A JPS61154056 A JP S61154056A JP 59277513 A JP59277513 A JP 59277513A JP 27751384 A JP27751384 A JP 27751384A JP S61154056 A JPS61154056 A JP S61154056A
Authority
JP
Japan
Prior art keywords
pads
chip
pad
nearer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59277513A
Other languages
English (en)
Inventor
Takefumi Sugii
岳史 椙井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59277513A priority Critical patent/JPS61154056A/ja
Publication of JPS61154056A publication Critical patent/JPS61154056A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラインヘッドタイプのサーマルヘッド等のＩＣ
チップのワイヤボンディングに係り、特に非常に高密度
なボンディングを必要とするサーマルヘッドのＩＣチッ
プ等のワイヤをボンディングするためのボンディングパ
ットに関する。
〔従来の技術〕
従来のボンディングパットを第２図に示す。
図において、１′はＩＣチップ、２′はワイヤ、３′は
セカンドパット、４′はファーストパット、５′はセカ
ンドパット３′につながるパターンである。
従来は図のとおりまずＩＣチップ１′上にチドリ状にフ
ァーストパット４′を形成する。そして次にＩＣチップ
１′の外部にやはりチドリ状にセカンドパット３′を形
成する。このときセカンドパット３′につながるパター
ン５は全て直線に形成しである。
その後ファーストパット４′とセカンドパット３′の対
応するパット同士をワイヤ２′によりボンディングして
接続していた。
〔発明が解決しようとする問題点〕
上記の如き従来のボンディングパットであると非常に高
密度でパット間隔が狭く、またＩＣチップ上、ＩＣチッ
プ外部にそれぞれ設けたパ・ノドはチドリ状の二段構成
となっているのぞ対応しているパット同士をワイヤボン
ディングするとセカンドパット３′のチップ寄りのパッ
トに後部パットとファーストパットを接続するワイヤが
第２図のＡ部の如く重なってしまいショートを起こす原
因となっていた。
また第２図のｉを長くし、パット間を広（してショート
を回避することはサーマルヘッドのドツト密度との関連
上実行不可能である。
本発明は上記問題点を解決することを目的とする。
〔問題点を解決するための手段〕
上記問題点を解決するため本発明はチップ上とチップ外
部とをワイヤボンディングにより接続するためのチップ
上、チップ外部に設ける各々対となるチドリ状の二段構
成の複数のボンディングパットにおいて、前記対となっ
たボンディングパットのチップ外部に設けたパットは該
パットにつながるパターンを曲げることによりチップ上
のパットに対応して角度をもたせたことを特徴としたボ
ンディングパットを提供する。
にファーストパットに対応する如く角度をもたせること
により、ボンディングする際セカンドパットの後部パッ
トからのワイヤがＩＣチップ寄りのパットの間を抜ける
ようになり、ワイヤとパットが重なることがなくなる。
〔実施例〕
以下本発明の実施例を図面により説明する。
第１図は本発明の実施例を示す図であり、１はＩＣチッ
プ、２はワイヤ、３はセカンドパット（３ａはチップ寄
りのパット、３ｂは後部パット）、４はファーストパッ
ト、５はパターンである。
まずＩＣチップ１上にチドリ状となるように複数のファ
ーストパット４を形成する。これはサーマルヘッドＩ、
　Ｃチップ等のワイヤボンディングは本実施例の場合サ
ーマルヘッドのドツト密度との関連上４　ｔｍ　＠Ｉ！
に３２本のワイヤをボンディングするように非常に高密
度で狭い幅に多くのボンディングパットを形成するには
どうしてもチドリ状に配列する必要があるからである。
そして前記ファーストパット４に対応するようにセカン
ドパット３のチップ寄りのパット３ａにつながるパター
ン５を内側に曲げることによりチップ寄りのパット３ａ
に角度をもたせてセカンドパット３をやはりチドリ状に
形成する。このときのパターン５の角度はワイヤボンデ
ィングした際にセカンドパット３の後部パット３ｂから
のワイヤ２がチップ寄りのパット３ａ間を通るようにフ
ァーストパット４に対応してＩＧＣチップの中央寄りに
いくほどゆるやかな角度となるよう少しずつ変えておく
。
その後ファーストパット４とセカンドパット３の相対す
るパット間をワイヤボンディングにより接続する。
〔発明の効果〕
本発明の如くパターンに角度をもたせその先端にセカン
ドパットのチップ寄りのパットを設けることによりセン
カドパットの後部パットとファーストパット間を接続す
るワイヤがセカンドパットのチップ寄りのパットの間隙
を通り抜はワイヤとパットとの重なり部分がなくなりシ
せ−トを起こす問題がなくなった。
【図面の簡単な説明】
第１図は本発明の詳細な説明するための図、第２図は従
来の技術を説明するための図である。 第１図において、１はＩＣチップ、２はワイヤ、３はチ
ップ外部のセカンドパット（３ａはチップ寄りパット、
３ｂは後部パット）、４はチップ上のファーストパット
、５はパターンである。

Claims (1)

    【特許請求の範囲】
  1. （１）チップ上とチップ外部とをワイヤボンディングに
    より接続するためチップ上とチップ外部とに設ける各々
    対となるチドリ状二段構成の複数のボンディングパット
    において、前記対となったボンディングパットのチップ
    外部に設けるパットのチップ寄りの前部パットにつなが
    るパターンに屈曲部をもたせることにより、前記チップ
    外部に設けるパットのチップ寄りの前部パットが後部パ
    ットとチップ上パットとを結ぶワイヤ間に位置すること
    を特徴とするボンディングパット。
JP59277513A 1984-12-26 1984-12-26 ボンデイングパツト Pending JPS61154056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59277513A JPS61154056A (ja) 1984-12-26 1984-12-26 ボンデイングパツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59277513A JPS61154056A (ja) 1984-12-26 1984-12-26 ボンデイングパツト

Publications (1)

Publication Number Publication Date
JPS61154056A true JPS61154056A (ja) 1986-07-12

Family

ID=17584642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59277513A Pending JPS61154056A (ja) 1984-12-26 1984-12-26 ボンデイングパツト

Country Status (1)

Country Link
JP (1) JPS61154056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab

Similar Documents

Publication Publication Date Title
JPS61154056A (ja) ボンデイングパツト
JPS62130549A (ja) 集積回路チツプ
JPH0256942A (ja) 半導体装置
JPH0964087A (ja) セラミックケース
JP3119544B2 (ja) 半導体集積回路装置
JPS61105851A (ja) ワイヤボンデイング方法
JPH0621260A (ja) 電子部品搭載用基板
JPH0547819A (ja) 半導体装置
JPH01170034A (ja) リードフレーム及び半導体装置
JPS6356466A (ja) サ−マルヘツドのドライバ−ｉｃ実装方法
JPS6185832A (ja) ワイヤボンデイング方法
JPH04199552A (ja) Ｉｃパッケージ
JP2659286B2 (ja) 半導体装置のワイヤボンディング方法
JPS6150355A (ja) 半導体装置
JPS6020239Y2 (ja) バブルメモリチツプ
JPS5831733B2 (ja) 集積回路装置
JPH02295144A (ja) 集積回路
JPH03133148A (ja) 半導体装置
JPH0478150A (ja) Ｔａｂテープ
JPS60117635A (ja) 集積回路パッケ−ジ
JP2911351B2 (ja) サーマルプリントヘッドにおける駆動用半導体チップの構造
JPH0265278A (ja) １次元イメージセンサ
JP2842592B2 (ja) 半導体集積回路装置
JPH04103680U (ja) 印刷配線板
JPS60261146A (ja) 半導体装置の内部リ−ド部