JPS60261146A - 半導体装置の内部リ−ド部 - Google Patents

半導体装置の内部リ−ド部

Info

Publication number
JPS60261146A
JPS60261146A JP59117362A JP11736284A JPS60261146A JP S60261146 A JPS60261146 A JP S60261146A JP 59117362 A JP59117362 A JP 59117362A JP 11736284 A JP11736284 A JP 11736284A JP S60261146 A JPS60261146 A JP S60261146A
Authority
JP
Japan
Prior art keywords
internal lead
internal
semiconductor device
lead
external pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59117362A
Other languages
English (en)
Inventor
Ko Aso
麻生　香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59117362A priority Critical patent/JPS60261146A/ja
Publication of JPS60261146A publication Critical patent/JPS60261146A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の技術分野〕 本発明は半導体装置の内部リード部の構造に関する。
〔発明の技術的背景とその問題点〕
従来の半導体装置の内部リード部を第７図に示す。リー
ドフレームのタイバー１０によりアイランド部１２が支
持され、このアイランド部１２には半導体チップ１４が
固着されている。外部ピンＰ　、・・・、Ｐｌｏから内
部リード１６がアイランド部１２周辺に延び、その先端
部と半導体チップ１４のパッドとがそれぞれ細線１８で
接続される。
半導体チップ１４の各パッドと各外部ピンＰ１゜・・・
、Ｐｌｏとは第７図に示すように細線が互いに交差しな
いように対応づけられている。
ところがメモリなどで同じ半導体チップを異なるパッケ
ージに入れる場合がある。例えば半導体チップを本来の
メモリ容量より小規模のメモリとして使う場合には、少
ない外部ピン数のパッケージに入れることになる。小規
模のメモリ用の半導体デツプをあらためて設計するより
経済的で°あるからである。ところがこのような場合、
外部ピンＰ　、・・・Ｐｌｏの仕様はあらかじめ決まっ
ていることが多く、半導体チップによっては第７図の破
線で示寸ように細線が交差せざろう得ない場合がある。
すなわち外部ピンＰ３と４番目のパッドを電気的に接続
し、外部ピンＰ４と３番目のパッドを電気的に接続しな
ければならない。しかしこのまま細線で接続しようとし
ても細線同士が互いに接触してしまい接続不可能であっ
た。
〔発明の目的〕
本発明は上記事情を考慮してなされたもので外部ピンの
配列と半導体チップのパッド配列の順番が一致しない場
合でも接続可能な半導体装置の内部リード部を提供する
ことを目的とする。
〔発明の概要〕
この目的を達成するために本発明による半導体装置の内
部リード部は、少なくともひとつの内部リードの先端部
が、他の内部リードと接触することなくその先端部の前
を横切るように延在していることを特徴とする。
また本発明による半導体装置の内部リード部は、前記内
部リードの、前記他の内部リードの先端部前の部分を絶
縁部材で覆うようにしてもよい。
前記内部リードはリードフレームで形成してもよいし、
セラミック上の導電性配線で形成してもよい。
〔発明の実施例〕
本発明の第１の実施例による半導体装置の内部リード部
を第１図に示す。リードフレームのタイバー１０により
アイランド部１２が支持され、このアイランド部１２に
は半導体チップ１４が固着されている。外部ピンＰ１．
・・・Ｐｌｏから内部り一ド１６がアイランド部１２周
辺に延び、その先端部と半導体チップ１４のパッドとが
それぞれ細線１８で接続される。４番目のパッドを３番
目の外部ピンＰ３と接続し、３番目のパッドを４番目の
外部ピンＰ４と接続するために、外部ピンＰ３の内部リ
ードｐ　を外部ビンＰ４方向に延ばし、外部ビンＰ４の
内部リードｆ１４を外部ピンＰ３方向に延ばす。そして
内部リードｐ４を内部リード９３の先端部を横切るよう
にリードフレームを形成している。これにより外部ピン
Ｐ３と外部ピンＰ　の内部リードｐ　、９４の先端部の
順番が入３ れ替わり、これを接続する細線１８が交差して接触する
ことなく接続することができる。
本発明の第２の実施例による半導体装置のり一ド部を第
２図に示す。本実施例では内部リードｆＪ３と４番目の
パッドとを接続する細線１８が内部リードｐ４と交差す
る部分を絶縁部材２０（例えばポリイシドテープ）で覆
っている。これにより細１１Ｂと内部リード９４とが接
触するのを防止できる。
本発明の第３の実施例による半導体装置のリード部を第
３図（ａ＞、（ｂ）に示す。本実施例では細線１８と内
部リードｆＪ４とが交差する部分を第３図（ｂ）に示す
ように凹ませて、細線１８と内部リード１４の接触を防
止している。
本発明の第４の実施例による半導体装置のリード部を第
４図に示す。本実施例は、アイランド１２の短辺部の内
部リードｆＪ４．．Ｑ　５を交差さぜるように形成して
いる。
本発明の第５の実施例による半導体装置のり−ド部を第
５図に示す。本実施例は、アイランド１２を支えるタイ
バー１０をはさむ内部リード、０　、ｆＩ６の順番を入
れ替える場合を示している。
この場合はタイバー１０を変形させる必要がある。
これまでの実施例はリードフレームを用いたＤＩＰタイ
プの半導体装置のリード部について示していたが、他の
タイプ、例えばフラットパッケージの場合にも同様に適
用できる。
第６図（ａ）、（ｂ）に本発明の第６の実施例による半
導体装置のリード部を示す。本実施例はセラミックパッ
ケージタイプであり、内部リードはリードフレームでは
なく、セラミック上に形成された導電性配線である。本
実施例のセラミックパッケージは、半導体チップ１４を
載せるセラミック基板２２と、導電性配線を表面に形成
するセラミック基板２４と、封止用セラミック基板２６
とを種層して形成している。セラミック基板２６上には
セラミック又は金属のキャップ２８が固着される。半導
体チップ１４の各パッドと内部り一ドとをそれぞれ細Ｉ
！１８で接続する。本実施例では半導体チップ１４の３
番目のパッドを外部ピンＰ　と接続し、２番目のパッド
を外部ピンＰ３と接続するため、セラミック基板２４上
のＳ電性配線の内部リードρ２と１３を先の実施例と同
様に変形させている。ずなわち内部リードρ２を内部リ
ード１　方向に延ばし、内部リードｆＩ３を内部リード
１２方向に延ばす。そして内部リードｇ３を内部ｆＩ２
の先端部の前を横切るように形成している。これにより
細線１８が交差することなく電気的接続が可能である。
先の実施例では隣りあう内部リードを交差させるように
したが、さらに離れた内部リードと交差させるようにし
てもよい。したがって外部ピンの配列の仕様と半導体チ
ップのパッドの配列の仕様が異なっても電気的接続が可
能である。
〔発明の実施例） 以上の通りの本発明によれば外部ピンの配列の順番と半
導体チップのパッド配列が一致しない場合でも電気的に
接続することができる。したがって同一の半導体チップ
を種々の外囲器に収納し異なる素子として形成すること
ができ、経済的にも極めて有利である。
【図面の簡単な説明】
第１図は本発明の第１の実施例による半導体装置の内部
リード部の平面図、 第２図は本発明の第２の実施例による半導体装置の内部
リード部の要部平面図、 第３図（ａ）、（ｂ）は本発明の第３の実施例による半
導体装置の内部リード部の要部平面図および断面図、 第４図は本発明の第４の実施例による半導体装置の内部
リード部の平面図、 第５図は本発明の第５の実施例による半導体装置の内部
リード部の平面図、 第６図（ａ）、（ｂ）は本発明の第６の実施例による半
導体装置の内部リード部の平面図および断面図、 第７図は従来の半導体装置の内部リード部の平面図であ
る。 １０・・・タイバー、１２・・・アイランド部、１４・
・・半導体チップ、１６．ｊ！　、１３．ｆＪ４゜１５
・・・内部リード、１８・・・細線、２０・・・絶縁部
材、２２．２４．２６・・・セラミック基板、２８・・
・キャップ、Ｐｌ、Ｐ２・・・、Ｐ１６・・・外部ピン
。 出願人代理人　猪　股　清 第６図 （α） （ｂ） 第７図

Claims (1)

  1. 【特許請求の範囲】 １、　少なくともひとつの内部リードの先端部が、他の
    内部リードと接触することなくその先端部の前を横切る
    ように延在していることを特徴とする半導体装置の内部
    リード部。 ２、　前記内部リードはリードフレームで形成されてい
    ることを特徴とする特許請求の範囲第１項記載の半導体
    装置の内部リード部。 ３、　前記内部リードの、前記他の内部リードの先端部
    前の部分を凹ませたことを特徴とする特許請求の範囲第
    ２項記載の半導体装置のリード部。 ４、　１ｉｉｔ記内部リードはセラミック上の導電性配
    線で形成されていることを特徴とする特許請求の範囲第
    １項記載の半導体装置の内部リード部。 ５、　少なくともひとつの内部リードの先端部が、他の
    内部リードと接触することなくその先端部の前を横切る
    ように延在しており、かつ前記内部リードの、前記他の
    内部リードの先端部前の部分を絶縁部材で覆ったことを
    特徴とする半導体装置の内部リード部。 ６、　前記内部リードはリードフレームで形成されてい
    ることを特徴とする特許請求の範囲第５項記載の半導体
    装置の内部リード部。 ７、　前記内部リードの、前記他の内部リードの先端部
    前の部分を凹ませたことを特徴とする特許請求の範囲第
    ６項記載の半導体装置のリード部。 ８、　前記内部リードはセラミック上の導電性配線で形
    成されていることを特徴とする特許請求の範囲第５項記
    載の半導体装置の内部リード部。
JP59117362A 1984-06-07 1984-06-07 半導体装置の内部リ−ド部 Pending JPS60261146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59117362A JPS60261146A (ja) 1984-06-07 1984-06-07 半導体装置の内部リ−ド部

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59117362A JPS60261146A (ja) 1984-06-07 1984-06-07 半導体装置の内部リ−ド部

Publications (1)

Publication Number Publication Date
JPS60261146A true JPS60261146A (ja) 1985-12-24

Family

ID=14709794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59117362A Pending JPS60261146A (ja) 1984-06-07 1984-06-07 半導体装置の内部リ−ド部

Country Status (1)

Country Link
JP (1) JPS60261146A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140627U (ja) * 1987-03-07 1988-09-16

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140627U (ja) * 1987-03-07 1988-09-16

Similar Documents

Publication Publication Date Title
JP2538107B2 (ja) 高密度半導体モジユ−ルの製造方法
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
JPH04307943A (ja) 半導体装置
JPH057868B2 (ja)
JPS622628A (ja) 半導体装置
JPS60261146A (ja) 半導体装置の内部リ−ド部
JPS59175145A (ja) リ−ドフレ−ム
JPH01123427A (ja) 樹脂封止形の半導体装置
JPH0777256B2 (ja) 樹脂封止型半導体装置
KR950003908B1 (ko) 반도체 리드 프레임
JP2752932B2 (ja) 半導体集積回路パッケージ
JPH0637234A (ja) 半導体装置
JPS63153832A (ja) 半導体装置のワイヤボンデイング構造
JPH0513658A (ja) 半導体装置用リードフレーム
JPH04163956A (ja) 半導体装置用リードフレーム
JPH04134853A (ja) 半導体装置用リードフレーム
JPH02205055A (ja) 樹脂封止型半導体装置
JPS63311730A (ja) 集積回路
JPH0334854B2 (ja)
JPH01140648A (ja) 樹脂封止型半導体装置
JPH10313088A (ja) 半導体素子、および、半導体装置とその製造方法
JPS6079733A (ja) 半導体装置
KR980012384A (ko) 내부리드 선단이 차별화된 리드프레임
JPH05304241A (ja) 半導体装置
JPS6260250A (ja) パツケ−ジ