JPH10313088A - 半導体素子、および、半導体装置とその製造方法 - Google Patents

半導体素子、および、半導体装置とその製造方法

Info

Publication number
JPH10313088A
JPH10313088A JP9122100A JP12210097A JPH10313088A JP H10313088 A JPH10313088 A JP H10313088A JP 9122100 A JP9122100 A JP 9122100A JP 12210097 A JP12210097 A JP 12210097A JP H10313088 A JPH10313088 A JP H10313088A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
external connection
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9122100A
Other languages
English (en)
Inventor
Mitsuru Adachi
充 足立
Yusuke One
裕介 大根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9122100A priority Critical patent/JPH10313088A/ja
Publication of JPH10313088A publication Critical patent/JPH10313088A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】１つの半導体素子を異なるパッケージに搭載し
て異なる半導体装置を形成しようとした場合に、その半
導体素子を適切に各パッケージに収容できない場合があ
る。 【解決手段】半導体素子１１を、電極１４の機能を内部
リード１５ａに接続することが要望されている半導体装
置に搭載する場合には、電極１４ａと内部リード１５ａ
を接続する。また、電極１４の機能を内部リード１５ｂ
に接続することが要望されている場合には、電極１４ｂ
と内部リード１５ｂを接続する。このようにすれば、電
極１４ａ，１４ｂと、対応する所定の内部リード１５
ａ，１５ｂとは、金線同士や金線とダイパットとの接触
を防ぎながら接続することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、種々のパッケージ
の半導体装置に共通して搭載可能な半導体素子、そのよ
うな半導体素子を用いて形成した半導体装置、および、
そのような半導体素子を用いて半導体装置を製造する製
造方法に関する。
【０００２】
【従来の技術】これまで最も一般的に用いられている半
導体装置（以降、ＩＣチップと言う場合もある）とし
て、樹脂封止型半導体装置がある。この樹脂封止型半導
体装置は、所定のサイズに切り出された半導体素子を、
たとえば銅合金などの金属性のリードフレームに形成さ
れたダイパッドに固着し、半導体素子上の電極とそれに
対応した所定の内部リードとを金線などにより接続し、
それら半導体素子および金線による接続部などを封止樹
脂により封止したものである。
【０００３】樹脂封止型の半導体装置はこのような構成
をしているため、半導体素子上の電極の位置は、接続す
る内部リードと接続可能な位置に予め形成されている。
また、この電極の位置は、半導体装置の組み立て工程で
起り得る、たとえば金線同士の接触、金線とダイパット
の接触などによる品質劣化に対応するため、所定の範囲
内で形成するように制約が設けられている。
【０００４】ところで一般的に半導体素子は、同一の機
能、同一の素子でありながら、複数の異なったパッケー
ジに搭載され、異なった半導体装置として形成される場
合がある。たとえば、同一の半導体素子が、クワッドタ
イプ（たとえばＱＦＰ）とデュアルインラインタイプ
（ＤＩＰ）の２種類のパッケージに収容されて提供され
る場合などである。これは、半導体装置を実装する形態
が千差万別であり、種々の形態での半導体装置の提供が
要求されているからである。
【０００５】
【発明が解決しようとする課題】しかしながら、前述し
たような１つの半導体素子を異なるパッケージに搭載し
て異なる半導体装置を形成しようとした場合に、その半
導体素子を適切に各パッケージに収容できない場合があ
るという問題がある。半導体素子の電極の位置とパッケ
ージの内部リードの位置との対応が悪く、前述したよう
な、金線同士の接触および金線とダイパットの接触など
を防ぐための電極と内部リードとの位置関係の制約を守
ることができなくなる場合が生じるのである。前記制約
を無視して電極とリードを接続すれば、当然半導体装置
の品質の劣化を招くので、そのような接続を行うことは
できない。
【０００６】具体的に説明すると、たとえば図６に示す
ように、半導体素子９１を予め組み立て可能な範囲でそ
の位置関係が設定されている半導体装置９０ａに搭載す
る場合には、電極９４と内部リード９５は適切に接続で
きるが、同じ半導体素子９１を、図７に示すような、内
部リードが半導体装置９０ａと異なる半導体装置９０ｂ
に搭載しようとすると、金線９６が他の金線９７と接触
し、本来の半導体素子の機能が確保できなくなるのであ
る。この問題は、同一素子を搭載する半導体装置の種類
が増えるほど顕著になってくる。
【０００７】このような問題に対処するために、これま
では内部リードの引き回しを変更して対応する場合があ
った。しかし、物理的に引き回しが不可能な場合もあ
り、適切な対応策とは言えなかった。そしてこのような
問題のために、同一の機能ながら電極の位置のみが異な
る半導体素子を、各半導体装置ごとに作成しなければい
けない場合も生じており、そのような場合には半導体装
置のコストが上がるという問題が生じている。
【０００８】したがって、本発明の目的は、組み立て時
の汎用性を向上させることにより、安価で品質の安定し
た半導体装置を提供できるような、半導体素子を提供す
ることにある。また本発明の他の目的は、そのような半
導体素子を用いることにより、安価で品質の安定した半
導体装置を提供することにある。さらに本発明の他の目
的は、そのような半導体装置を提供できるような半導体
装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、半導体素子に対する１の入出力用信号に対して、複
数の電極をその半導体素子に設けるようにし、組み立て
時に内部リードの位置に応じてより適切な電極を選択し
て接続することができるようにした。
【００１０】したがって、本発明の半導体素子は、集積
回路部と、該集積回路部に入出力を行う信号の信号線が
各々接続された複数の外部接続端子とを有する半導体素
子であって、１以上の所定の前記入出力信号について、
当該入出力信号のために複数の外部接続端子が設けられ
るように、当該入出力信号の信号線が複数の前記外部接
続端子に接続されている半導体素子である。そして特定
的には、前記同一の入出力信号のために設けられた複数
の外部接続端子の各々に対して、前記集積回路部より直
接的に当該入出力信号の信号線が配線されていることを
特徴とする半導体素子である。
【００１１】また、本発明の半導体装置は、集積回路部
と、該集積回路部に対する入出力信号の信号線が各々接
続された複数の外部接続端子とを有し、所定の前記入出
力信号について、当該入出力信号のために複数の前記外
部接続端子が設けられている半導体素子と、前記半導体
素子を収容する収容部材と、前記収容部材の外部に露出
した外部リードを有するリードと、前記収容部材の内部
において、前記半導体素子の前記入出力信号線に対応し
て前記複数の外部接続端子より１つずつ選択された所定
の外部接続端子と、前記リードとを接続する接続部材と
を有する。
【００１２】さらに、本発明の半導体装置の製造方法
は、集積回路部に対する入出力信号の中の所定の信号に
ついて、当該信号の入出力を行う外部接続端子を複数個
有する半導体素子を形成する工程と、要求に応じて、当
該半導体素子を収容するパッケージを決定工程と、リー
ドに対する信号の定義を行う工程と、前記決定されたパ
ッケージに前記形成された半導体素子を収容する工程
と、複数の外部接続端子が設けられている前記所定の入
出力信号に対しては、前記定義されたリードの位置に応
じて１の外部接続端子を選択して、前記半導体素子の外
部接続端子と前記外部リードとを接続する工程とを有す
る。
【００１３】
【発明の実施の形態】本発明の一実施の形態を図１〜図
５を参照して説明する。
【００１４】まず、本実施の形態の半導体装置の構造
を、図１を参照して説明する。図１は、本実施の形態の
半導体装置１０の構造を示す図である。図１において所
定のサイズに切り出された半導体素子１１は、たとえ
ば、銅合金などの金属性のリードフレームに形成された
ダイパット１２に、固着剤１３を用いて所定の方向に固
着されている。
【００１５】そして、半導体素子１１に複数個形成され
た電極１４と、それに対応した所定の内部リード１５と
は、金線１６にて接続される。この電極１４と内部リー
ド１５の接続については後述する。また、半導体素子１
１および金線１６による接合部を含む領域は、電気的に
絶縁された封止樹脂１７により封止され、さらにその樹
脂封止１７より露出した外部リード１８は、所定の形状
に切断および塑性加工されている。
【００１６】次に図２および図３を参照して、半導体素
子１１における電極の形成方法、および、電極１４と内
部リード１５の接続について説明する。図２は、第１の
半導体装置１０ａに半導体素子１１を搭載する場合の電
極１４と内部リード１５との接続の状態を示す図であ
り、図３は、第２の半導体装置１０ｂに半導体素子１１
を搭載する場合の電極１４と内部リード１５との接続の
状態を示す図である。
【００１７】図２および図３に示すように、半導体素子
１１の電極１４ａと１４ｂは同一の機能を有する電極で
あるが各々は独立したものではなく、内部回路への接続
配線とは別の配線１９により接続されている。したがっ
て、この電極１４ａ，１４ｂのどちらか一方に半導体装
置の内部リード１５を接続すれば、半導体素子１１に対
するこの信号線に対する機能が確保されることになる。
換言すれば、半導体素子１１のこの入出力信号線に関し
ては、電極１４ａと１４ｂの２つの外部接続端子が用意
されていることになる。
【００１８】このような半導体素子１１を実際に半導体
装置に搭載する場合について説明する。たとえば、半導
体素子１１を、図２に示すような半導体装置１０ａに搭
載する場合には、電極１４の機能を内部リード１５ａに
接続し、図３に示すような半導体装置１０ｂに搭載する
場合には同じ機能を内部リード１５ｂに接続することが
要望されているものとする。このような場合、各々接続
する内部リードに近い電極を選択して接続すればよい。
【００１９】すなわち、図２の半導体装置１０ａの場合
には、電極１４ａと内部リード１５ａを接続し、図３の
半導体創始１０ｂの場合には、電極１４ｂと内部リード
１５ｂを接続すればよい。このようにすれば、電極１４
ａ，１４ｂと、対応する所定の内部リード１５ａ，１５
ｂとの位置関係は、図により明らかなように、組み立て
上の制約範囲内で形成することができる。
【００２０】このように、同一の機能の電極を異なる位
置に複数有するような半導体素子を用いることにより、
電極と内部リードとの接続を組み立て上の制約範囲内で
行う、すなわち金線同士や、金線とダイパットとの接触
を防ぎながら接続を行うことが容易になる。そしてその
結果、組み立て品質の劣化はおこらず、高い品質の半導
体装置が安定して提供できる。
【００２１】なお、本発明は、本実施の形態に限れるも
のではなく、種々の改変が可能である。たとえば、同一
機能を有する電極は２個に限られるものではなく、搭載
する半導体装置の種類および構造などに応じて３個以上
の任意の数の電極を設けてよい。そのような３個の電極
１４ａ〜１４ｃが配線１９により接続された半導体素子
１１ｂを図４に示す。
【００２２】また、本実施の形態においては、複数個の
同一機能の電極を、半導体素子の内部回路への接続配線
とは別の配線を用いて直接接続していた。しかし、半導
体素子上の回路密度、すなわち配線引き回しの余裕があ
る場合は、内部回路から直接複数個の電極に信号線を引
くことも可能である。そのような半導体素子の例を図５
に示す。図５に示す半導体素子１１ｃにおいては、３つ
の電極１４ａ〜１４ｃに、内部回路２０から直接信号線
が配線１９ａ〜１９ｃされている。このような構成の半
導体素子は、同一の機能の電極を半導体素子上の両端に
配置した場合など、それらが非常にはなれた位置に存在
する場合に有効である。
【００２３】また、本発明を適用する半導体装置は、本
実施の形態のように内部リードが半導体素子の周辺部に
配置されたものに限られるものではない。半導体素子上
に内部リードを有するＬＯＣ（リードオンチップ）構造
の半導体装置にも適用できる。また、電極とリード間に
金線ではなく、半田ボールや金ボールなどの導電性材料
などを用いたものにも適用可能であり、あらゆる種類の
半導体装置に適用可能である。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
同一の半導体素子上に同一の機能を有する電極を複数個
形成したので、内部リードと電極との位置関係による制
約をほとんど受けることなく、容易に複数の半導体装置
に搭載し組み立てることができる。これにより、これま
でしばしば行われていた専用リードフレームの作成、ま
たは、専用の半導体素子の作成などの必要がなくなり、
リードフレームおよび半導体素子の種類を増やさずに複
数の半導体装置を製造することができる。その結果、製
造コストを抑えることができ、要求された半導体装置
を、安価に提供することができる。また、電極と内部リ
ードとの位置関係をより好適な関係で半導体装置を組み
立てることができるので、品質劣化が起りにくく、品質
上安定した製品を提供できる。
【図面の簡単な説明】
【図１】本発明に係わる半導体装置の構造を示す図であ
る。
【図２】第１の半導体装置に半導体素子を搭載する場合
の電極と内部リードとの接続の状態を示す図である。
【図３】第２の半導体装置に半導体素子を搭載する場合
の電極と内部リードとの接続の状態を示す図である。
【図４】同一機能の電極が３つ形成された半導体素子を
示す図である。
【図５】半導体素子の内部回路から同一の機能の複数の
電極に対して各々直接配線が引かれている例を示す図で
ある。
【図６】従来の、半導体装置に半導体素子を搭載する場
合の第１の例であり、その電極と内部リードとの接続の
状態を示す図である。
【図７】従来の、半導体装置に半導体素子を搭載する場
合の第２の例であり、その電極と内部リードとの接続の
状態を示す図である。
【符号の説明】
１０…半導体装置、１１…半導体素子、１２…ダイパッ
ト、１３…固着剤、１４…電極、１５…内部リード、１
６…金線、１７…封止樹脂、１８…外部リード、１９…
配線、２０…内部回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】集積回路部と、該集積回路部に入出力を行
    う信号の信号線が各々接続された複数の外部接続端子と
    を有する半導体素子であって、 １以上の所定の前記入出力信号について、当該入出力信
    号のために複数の外部接続端子が設けられるように、当
    該入出力信号の信号線が複数の前記外部接続端子に接続
    されていることを特徴とする半導体素子。
  2. 【請求項２】前記同一の入出力信号のために設けられた
    複数の外部接続端子の各々に対して、前記集積回路部よ
    り直接的に当該入出力信号の信号線が配線されているこ
    とを特徴とする請求項１記載の半導体素子。
  3. 【請求項３】集積回路部と、該集積回路部に対する入出
    力信号の信号線が各々接続された複数の外部接続端子と
    を有し、所定の前記入出力信号について、当該入出力信
    号のために複数の前記外部接続端子が設けられている半
    導体素子と、 前記半導体素子を収容する収容部材と、 前記収容部材の外部に露出した外部リード部を有するリ
    ードと、 前記収容部材の内部において、前記半導体素子の前記入
    出力信号線に対応して前記複数の外部接続端子より１つ
    ずつ選択された所定の外部接続端子と、前記リードとを
    接続する接続部材とを有する半導体装置。
  4. 【請求項４】集積回路部に対する入出力信号の中の所定
    の信号について、当該信号の入出力を行う外部接続端子
    を複数個有する半導体素子を形成する工程と、 要求に応じて、当該半導体素子を収容するパッケージを
    決定工程と、 リードに対する信号の定義を行う工程と、 前記決定されたパッケージに前記形成された半導体素子
    を収容する工程と、 複数の外部接続端子が設けられている前記所定の入出力
    信号に対しては、前記定義されたリードの位置に応じて
    １の外部接続端子を選択して、前記半導体素子の外部接
    続端子と前記リードとを接続する工程と、 を有する半導体装置の製造方法。
JP9122100A 1997-05-13 1997-05-13 半導体素子、および、半導体装置とその製造方法 Pending JPH10313088A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9122100A JPH10313088A (ja) 1997-05-13 1997-05-13 半導体素子、および、半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9122100A JPH10313088A (ja) 1997-05-13 1997-05-13 半導体素子、および、半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH10313088A true JPH10313088A (ja) 1998-11-24

Family

ID=14827651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9122100A Pending JPH10313088A (ja) 1997-05-13 1997-05-13 半導体素子、および、半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH10313088A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162960A (ja) * 2015-03-04 2016-09-05 エスアイアイ・セミコンダクタ株式会社 半導体素子および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162960A (ja) * 2015-03-04 2016-09-05 エスアイアイ・セミコンダクタ株式会社 半導体素子および半導体装置

Similar Documents

Publication Publication Date Title
KR970010676B1 (ko) 반도체 패키지 및 이에 사용되는 리드 프레임
US7247944B2 (en) Connector assembly
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
JPH04307943A (ja) 半導体装置
JP2560805B2 (ja) 半導体装置
JPH10313088A (ja) 半導体素子、および、半導体装置とその製造方法
US7075188B2 (en) Circuit device and method for manufacturing the same
JPS6028256A (ja) 半導体装置
JPH0399459A (ja) 樹脂封止型半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
JP2002353395A (ja) リードフレームの製造方法、リードフレーム、及び半導体装置
JP2002110889A (ja) 半導体装置及びその製造方法
KR950003908B1 (ko) 반도체 리드 프레임
JPH08279593A (ja) 高密度実装を可能にした半導体装置
JPS5989447A (ja) 半導体装置
JP3275787B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH01270256A (ja) 半導体装置
JP3052633B2 (ja) 半導体装置
JPH0637234A (ja) 半導体装置
JPH03265148A (ja) 半導体装置及びその製造方法
JP2912813B2 (ja) 電子部品
JPH0595018A (ja) 半導体装置の製造方法
JPH04163956A (ja) 半導体装置用リードフレーム
JPH06112247A (ja) リードフレームおよびそれを用いた半導体装置の組立方法
KR19990074056A (ko) 베어칩 실장방법