JP2016162960A - 半導体素子および半導体装置 - Google Patents

半導体素子および半導体装置 Download PDF

Info

Publication number
JP2016162960A
JP2016162960A JP2015042468A JP2015042468A JP2016162960A JP 2016162960 A JP2016162960 A JP 2016162960A JP 2015042468 A JP2015042468 A JP 2015042468A JP 2015042468 A JP2015042468 A JP 2015042468A JP 2016162960 A JP2016162960 A JP 2016162960A
Authority
JP
Japan
Prior art keywords
semiconductor element
bonding
semiconductor
lead frame
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015042468A
Other languages
English (en)
Other versions
JP6541991B2 (ja
Inventor
貴博 加藤
Takahiro Kato
貴博 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015042468A priority Critical patent/JP6541991B2/ja
Publication of JP2016162960A publication Critical patent/JP2016162960A/ja
Application granted granted Critical
Publication of JP6541991B2 publication Critical patent/JP6541991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ボンディングワイヤーどうしが接触するリスクを軽減できる半導体素子および半導体装置を提供する。【解決手段】上面に複数のボンディングパッドが配置され、複数のボンディングパッドが半導体素子の各辺方向に２つ以上配置されていないことを特徴とする半導体素子およびその半導体素子を搭載した半導体装置。【選択図】図２

Description

本発明は、半導体素子および半導体素子がリードフレーム上にボンディングワイヤー接続された半導体装置に関する。
リードフレームからなる基台を用いた半導体装置においては、チップ状の半導体素子をリードフレームのダイパッド上に搭載し、半導体素子の上面に設けられたボンディングパッドとリードフレームのインナーリードとをボンディングワイヤーにて接続することで、半導体素子の電気的な配線がなされている。図６および７に示すように、従来の半導体装置に用いられるチップ状の半導体素子１は、ボンディングパッド２がチップ状の半導体素子の周辺に沿って配置されていて、ボンディングパッド２はボンディングワイヤー７によりリードフレームのインナーリード４と接続される。（例えば、特許文献１参照）
特開平６-３０２６３８号公報
しかしながら、従来の半導体素子ではボンディングパッドが半導体素子の周辺にそって配置されているため、図７（ｂ）に示すようにインナーリード４が半導体素子の１辺に沿って配列されると、ボンディングワイヤー同士が接近し、接触するリスクが高まる。ボンディングワイヤー同士を接触させずにインナーリードと接続させるためには半導体素子に合わせたリードフレーム形状を準備する必要があり、個々のリードフレームに合わせた半導体素子の開発や設計、そしてその生産や保管には相当の投資、時間、人的資源を必要とする。
本発明は、異なるリードフレーム形状であってもボンディングワイヤーどうしが接触するリスクを軽減できる半導体素子および半導体装置を提供することを課題とする。
上記課題を解決するため、本発明では以下の手段を用いた。
まず、表面に複数のボンディングパッドを有する矩形の半導体素子であって、前記複数のボンディングパッドの各々は、前記半導体素子の第一の辺に投影される第一の座標および前記第一の辺に直交する第二の辺に投影される第二の座標が全て異なることを特徴とする半導体素子とした。
また、前記半導体素子の対角線上に前記ボンディングパッドが配置されていることを特徴とする半導体素子とした。
また、前記ボンディングパッドと接続された第２ボンディングパッドが配置されていることを特徴とする半導体素子とした。
また、前記第２ボンディングパッドが前記半導体素子の辺に沿って配置されていることを特徴とする半導体素子とした。
また、前記半導体素子をリードフレーム上に搭載した半導体装置であって、前記リードフレームのインナーリードが前記半導体素子の前記第一の辺に沿って配置されていることを特徴とする半導体装置とした。
上記手段を用いることで、本発明の半導体素子は様々な形状のリードフレームにボンディングワイヤーを接触させずに搭載可能であり、そのため、リードフレームにあわせて個別の半導体素子を用意する必要がなくなる。これにより多品種の半導体素子を開発・生産することがなく。低コストで複数種の半導体装置を開発することが可能となる。
本発明の半導体素子の実施例を示す平面図である。 本発明の半導体素子をリードフレームに搭載したときの平面図である。 本発明の半導体素子を複数個リードフレームに搭載したときの平面図である。 本発明の半導体素子を複数個リードフレームに搭載したときの変形例を示す平面図である。 本発明の半導体素子の他の実施例を示す平面図である。 従来の半導体素子の平面図である。 従来の半導体素子をリードフレームに搭載したときの平面図である。
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付す。
図１は、本発明の半導体素子の平面図である。矩形の半導体素子１の上には複数のボンディングパッド２が形成されている。半導体素子１の左下端を原点（０，０）とし、下辺をＸ軸、左辺をＹ軸としたとき、各ボンディングパッド２は異なる座標（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）・・・（Ｘ５，Ｙ５）・・・（ＸＮ，ＹＮ）を有する。ここで、Ｘ座標であるＸ１，Ｘ２・・・Ｘ５・・・ＸＮは異なる値であって、半導体素子の上または下の辺に投影した場合、各ボンディングパッドの座標が重なることはない。また、Ｙ座標であるＹ１，Ｙ２・・・Ｙ５・・・ＹＮは異なる値であって、半導体素子の左あるいは右の辺に投影した場合、各ボンディングパッドの座標が重なることはない。このように、各々のボンディングパッドは異なるＸ座標と異なるＹ座標を有するように配置している。すなわち、複数のボンディングパッドを矩形の半導体素子の各辺方向に平行に投影した場合、２つ以上のボンディングパッドが同じ位置に配置されていない。なお、ここでボンディングパッドの座標とは、各ボンディングパッドの位置を示す代表値であり、矩形のボンディングパッドであれば対角線の交点の座標としたり、図１の配置において左下の頂点の座標としたりすることが可能である。
図２（ａ）は、図１で示した５つのボンディングパッドが配置された半導体素子１を左右対称形のリードフレーム３に搭載し、ボンディングパッド２とインナーリード４をボンディングワイヤー７で接続した実施例である。リードフレーム３はダイパッド５の周囲にインナーリード４を有し、ダイパッド５は吊りピン６によって支持され、封止樹脂によって被覆されるという構成である。図の符号８が封止樹脂端面である。この半導体素子１は５本のインナーリード４とワイヤ接続すれば良く、リードフレーム３の全てのインナーリード４を必要としない。
図２（ｂ）は、図６（ｂ）と同じ形状のインナーリード４配列としたリードフレームに本発明の半導体素子１を載置し、ボンディングワイヤー７を介してボンディングパッドとインナーリード４を接続したものである。各ボンディングパッドが異なるＸ座標を有するためボンディングワイヤーどうしが接触するリスクが軽減されている。
図３および図４は、本発明の半導体素子をダイパッド５上に２つ配置した実施例である。図３は、同サイズの半導体素子１をダイパッド上に２つ配置して、すべてのボンディングパッド２がインナーリード４とボンディングワイヤー７で接続されている。図４は、同サイズで別機能を有する半導体素子１をダイパッド上に２つ配置して、半導体素子同士のボンディングパッドをボンディングワイヤーで接続した場合である。本発明の半導体素子を利用することで、別機能を有する半導体素子を搭載した時にも生じるボンディングワイヤーの制限を緩和することが可能になり、半導体素子の組み合わせを変更するだけという低コストで新規の半導体装置を開発することが可能になる。
図５は、本発明の半導体素子の他の実施例を示す平面図である。
図５（ａ）に示す半導体素子では、半導体素子１の対角線上にボンディングパッド２を配置している。このような配置とすることで各々のボンディングパッドが異なるＸ座標と異なるＹ座標を有するようになり、ボンディングワイヤーどうしが接触するリスクが軽減する。図５（ｂ）に示す半導体素子はボンディングパッド２が対角線上に複数個（Ｂ１〜Ｂ５）配置され、第２ボンディングパッド９が半導体素子１の辺に沿って複数個（Ｐ１〜Ｐ５）配置されている例である。ここでボンディングパッドＢ１と第２ボンディングパッドＰ１は半導体素子内の配線によって接続されている。同様にＢ２とＰ２・・・Ｂ５とＰ５・・・ＢＮとＰＮも半導体素子内の配線によって接続されている。ボンディングパッド２（Ｂ１・・・Ｂ５・・・ＢＮ）だけでなく、第２ボンディングパッド９（Ｐ１・・・Ｐ５・・・ＰＮ）を利用することで、ボンディングパッドの選択自由度が増え、ボンディングワイヤーどうしの接触のリスクをさらに軽減することが可能となる。
以上説明したように、本発明の半導体素子は様々な形状のリードフレームにボンディングワイヤーを接触させずに搭載することが可能であり、そのため、半導体素子にあわせて個別のリードフレームを用意する必要がなくなる。これによりリードフレーム形状に合わせた多品種の半導体素子を開発・生産することがなく。低コストで新規半導体装置を開発することが可能となる。また、本発明の半導体素子を用いることで複数の半導体素子の搭載自由度を増やすことが可能となる。
１ 半導体素子
２ ボンディングパッド
３ リードフレーム
４ インナーリード
５ ダイパッド
６ 吊りピン
７ ボンディングワイヤー
８ 封止樹脂端面
９ 第２ボンディングパッド

Claims (5)

  1. 表面に複数のボンディングパッドを有する矩形の半導体素子であって、前記複数のボンディングパッドの各々は、前記半導体素子の第一の辺に投影される第一の座標が全て異なり、前記第一の辺に直交する第二の辺に投影される第二の座標が全て異なることを特徴とする半導体素子。
  2. 前記半導体素子の対角線上に前記複数のボンディングパッドが配置されていることを特徴とする請求項１記載の半導体素子。
  3. 前記複数のボンディングパッドと接続された第２ボンディングパッドが前記複数のボンディングパッドのそれぞれに対して配置されていることを特徴とする請求項２記載の半導体素子。
  4. 前記第２ボンディングパッドが前記半導体素子の辺に沿って配置されていることを特徴とする請求項３記載の半導体素子。
  5. 請求項１乃至４のいずれか１項に記載の前記半導体素子をリードフレーム上に搭載した半導体装置であって、前記リードフレームのインナーリードが前記半導体素子の前記第一の辺に沿って配置されていることを特徴とする半導体装置。
JP2015042468A 2015-03-04 2015-03-04 半導体素子および半導体装置 Active JP6541991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015042468A JP6541991B2 (ja) 2015-03-04 2015-03-04 半導体素子および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015042468A JP6541991B2 (ja) 2015-03-04 2015-03-04 半導体素子および半導体装置

Publications (2)

Publication Number Publication Date
JP2016162960A true JP2016162960A (ja) 2016-09-05
JP6541991B2 JP6541991B2 (ja) 2019-07-10

Family

ID=56847266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015042468A Active JP6541991B2 (ja) 2015-03-04 2015-03-04 半導体素子および半導体装置

Country Status (1)

Country Link
JP (1) JP6541991B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068781A (ja) * 2019-10-21 2021-04-30 富士電機株式会社 半導体装置
WO2023223829A1 (ja) * 2022-05-19 2023-11-23 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106368A (ja) * 1993-10-04 1995-04-21 Nec Ic Microcomput Syst Ltd 半導体装置
JPH10313088A (ja) * 1997-05-13 1998-11-24 Sony Corp 半導体素子、および、半導体装置とその製造方法
JP2007535821A (ja) * 2004-04-29 2007-12-06 キングスバリー，ジェフ 集積回路チップの単列ボンディングパッド構成

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106368A (ja) * 1993-10-04 1995-04-21 Nec Ic Microcomput Syst Ltd 半導体装置
JPH10313088A (ja) * 1997-05-13 1998-11-24 Sony Corp 半導体素子、および、半導体装置とその製造方法
JP2007535821A (ja) * 2004-04-29 2007-12-06 キングスバリー，ジェフ 集積回路チップの単列ボンディングパッド構成

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068781A (ja) * 2019-10-21 2021-04-30 富士電機株式会社 半導体装置
JP7380071B2 (ja) 2019-10-21 2023-11-15 富士電機株式会社 半導体装置
WO2023223829A1 (ja) * 2022-05-19 2023-11-23 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP6541991B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
JP2014123736A5 (ja)
JP2014220439A5 (ja)
JP2013247131A5 (ja) 半導体装置
JP2016162960A (ja) 半導体素子および半導体装置
TW201541595A (zh) 基板及封裝結構
JP5351063B2 (ja) コンタクト装置及び回路パッケージ
US9349676B2 (en) Chip rotated at an angle mounted on die pad region
JP2015065296A5 (ja)
CN201436681U (zh) 一种新型芯片
CN209133500U (zh) 一种具有交错焊盘的芯片
CN103441107A (zh) 半导体封装件及其制造方法
JP2019533200A (ja) 表示パネル
CN105702655A (zh) 具有成形引线的集成电路器件及器件的形成方法
CN103682067A (zh) 发光装置
CN103985688A (zh) 芯片封装结构
JP2014033020A (ja) 接合構造およびこれを用いた実装構造体
JP2006216725A (ja) 半導体装置用配線基板および半導体装置用配線基板を用いた半導体装置
KR101216850B1 (ko) 카메라 모듈용 인쇄회로기판
JP2019096715A (ja) 半導体装置
JP2013239424A (ja) コネクタ
CN204011405U (zh) 一种焊盘结构
JP2008270319A (ja) 半導体装置
JP6369039B2 (ja) 接続部材、電子部品及び情報表示方法
JP4271096B2 (ja) 半導体装置
KR101362713B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190612

R150 Certificate of patent or registration of utility model

Ref document number: 6541991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250