JP2016162960A - 半導体素子および半導体装置 - Google Patents
半導体素子および半導体装置 Download PDFInfo
- Publication number
- JP2016162960A JP2016162960A JP2015042468A JP2015042468A JP2016162960A JP 2016162960 A JP2016162960 A JP 2016162960A JP 2015042468 A JP2015042468 A JP 2015042468A JP 2015042468 A JP2015042468 A JP 2015042468A JP 2016162960 A JP2016162960 A JP 2016162960A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bonding
- semiconductor
- lead frame
- bonding pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、異なるリードフレーム形状であってもボンディングワイヤーどうしが接触するリスクを軽減できる半導体素子および半導体装置を提供することを課題とする。
まず、表面に複数のボンディングパッドを有する矩形の半導体素子であって、前記複数のボンディングパッドの各々は、前記半導体素子の第一の辺に投影される第一の座標および前記第一の辺に直交する第二の辺に投影される第二の座標が全て異なることを特徴とする半導体素子とした。
また、前記ボンディングパッドと接続された第2ボンディングパッドが配置されていることを特徴とする半導体素子とした。
また、前記半導体素子をリードフレーム上に搭載した半導体装置であって、前記リードフレームのインナーリードが前記半導体素子の前記第一の辺に沿って配置されていることを特徴とする半導体装置とした。
図5(a)に示す半導体素子では、半導体素子1の対角線上にボンディングパッド2を配置している。このような配置とすることで各々のボンディングパッドが異なるX座標と異なるY座標を有するようになり、ボンディングワイヤーどうしが接触するリスクが軽減する。図5(b)に示す半導体素子はボンディングパッド2が対角線上に複数個(B1〜B5)配置され、第2ボンディングパッド9が半導体素子1の辺に沿って複数個(P1〜P5)配置されている例である。ここでボンディングパッドB1と第2ボンディングパッドP1は半導体素子内の配線によって接続されている。同様にB2とP2・・・B5とP5・・・BNとPNも半導体素子内の配線によって接続されている。ボンディングパッド2(B1・・・B5・・・BN)だけでなく、第2ボンディングパッド9(P1・・・P5・・・PN)を利用することで、ボンディングパッドの選択自由度が増え、ボンディングワイヤーどうしの接触のリスクをさらに軽減することが可能となる。
2 ボンディングパッド
3 リードフレーム
4 インナーリード
5 ダイパッド
6 吊りピン
7 ボンディングワイヤー
8 封止樹脂端面
9 第2ボンディングパッド
Claims (5)
- 表面に複数のボンディングパッドを有する矩形の半導体素子であって、前記複数のボンディングパッドの各々は、前記半導体素子の第一の辺に投影される第一の座標が全て異なり、前記第一の辺に直交する第二の辺に投影される第二の座標が全て異なることを特徴とする半導体素子。
- 前記半導体素子の対角線上に前記複数のボンディングパッドが配置されていることを特徴とする請求項1記載の半導体素子。
- 前記複数のボンディングパッドと接続された第2ボンディングパッドが前記複数のボンディングパッドのそれぞれに対して配置されていることを特徴とする請求項2記載の半導体素子。
- 前記第2ボンディングパッドが前記半導体素子の辺に沿って配置されていることを特徴とする請求項3記載の半導体素子。
- 請求項1乃至4のいずれか1項に記載の前記半導体素子をリードフレーム上に搭載した半導体装置であって、前記リードフレームのインナーリードが前記半導体素子の前記第一の辺に沿って配置されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015042468A JP6541991B2 (ja) | 2015-03-04 | 2015-03-04 | 半導体素子および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015042468A JP6541991B2 (ja) | 2015-03-04 | 2015-03-04 | 半導体素子および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016162960A true JP2016162960A (ja) | 2016-09-05 |
JP6541991B2 JP6541991B2 (ja) | 2019-07-10 |
Family
ID=56847266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015042468A Active JP6541991B2 (ja) | 2015-03-04 | 2015-03-04 | 半導体素子および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6541991B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021068781A (ja) * | 2019-10-21 | 2021-04-30 | 富士電機株式会社 | 半導体装置 |
WO2023223829A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106368A (ja) * | 1993-10-04 | 1995-04-21 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JPH10313088A (ja) * | 1997-05-13 | 1998-11-24 | Sony Corp | 半導体素子、および、半導体装置とその製造方法 |
JP2007535821A (ja) * | 2004-04-29 | 2007-12-06 | キングスバリー,ジェフ | 集積回路チップの単列ボンディングパッド構成 |
-
2015
- 2015-03-04 JP JP2015042468A patent/JP6541991B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106368A (ja) * | 1993-10-04 | 1995-04-21 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JPH10313088A (ja) * | 1997-05-13 | 1998-11-24 | Sony Corp | 半導体素子、および、半導体装置とその製造方法 |
JP2007535821A (ja) * | 2004-04-29 | 2007-12-06 | キングスバリー,ジェフ | 集積回路チップの単列ボンディングパッド構成 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021068781A (ja) * | 2019-10-21 | 2021-04-30 | 富士電機株式会社 | 半導体装置 |
JP7380071B2 (ja) | 2019-10-21 | 2023-11-15 | 富士電機株式会社 | 半導体装置 |
WO2023223829A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6541991B2 (ja) | 2019-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014123736A5 (ja) | ||
JP2014220439A5 (ja) | ||
JP2013247131A5 (ja) | 半導体装置 | |
JP2016162960A (ja) | 半導体素子および半導体装置 | |
TW201541595A (zh) | 基板及封裝結構 | |
JP5351063B2 (ja) | コンタクト装置及び回路パッケージ | |
US9349676B2 (en) | Chip rotated at an angle mounted on die pad region | |
JP2015065296A5 (ja) | ||
CN201436681U (zh) | 一种新型芯片 | |
CN209133500U (zh) | 一种具有交错焊盘的芯片 | |
CN103441107A (zh) | 半导体封装件及其制造方法 | |
JP2019533200A (ja) | 表示パネル | |
CN105702655A (zh) | 具有成形引线的集成电路器件及器件的形成方法 | |
CN103682067A (zh) | 发光装置 | |
CN103985688A (zh) | 芯片封装结构 | |
JP2014033020A (ja) | 接合構造およびこれを用いた実装構造体 | |
JP2006216725A (ja) | 半導体装置用配線基板および半導体装置用配線基板を用いた半導体装置 | |
KR101216850B1 (ko) | 카메라 모듈용 인쇄회로기판 | |
JP2019096715A (ja) | 半導体装置 | |
JP2013239424A (ja) | コネクタ | |
CN204011405U (zh) | 一种焊盘结构 | |
JP2008270319A (ja) | 半導体装置 | |
JP6369039B2 (ja) | 接続部材、電子部品及び情報表示方法 | |
JP4271096B2 (ja) | 半導体装置 | |
KR101362713B1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6541991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |