JP2019096715A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019096715A
JP2019096715A JP2017224288A JP2017224288A JP2019096715A JP 2019096715 A JP2019096715 A JP 2019096715A JP 2017224288 A JP2017224288 A JP 2017224288A JP 2017224288 A JP2017224288 A JP 2017224288A JP 2019096715 A JP2019096715 A JP 2019096715A
Authority
JP
Japan
Prior art keywords
outer edge
semiconductor device
edge portion
tie bar
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017224288A
Other languages
English (en)
Other versions
JP6743802B2 (ja
Inventor
尚城 太田
Naoki Ota
尚城 太田
慶太 宮地
Keita Miyaji
慶太 宮地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017224288A priority Critical patent/JP6743802B2/ja
Priority to US16/184,424 priority patent/US11189551B2/en
Priority to DE102018129214.7A priority patent/DE102018129214A1/de
Priority to CN201811391663.5A priority patent/CN109817598B/zh
Publication of JP2019096715A publication Critical patent/JP2019096715A/ja
Application granted granted Critical
Publication of JP6743802B2 publication Critical patent/JP6743802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】取り扱い性に優れ、より高い動作信頼性を有する半導体装置を提供する。【解決手段】本発明の一実施態様に係る半導体装置は、基体と、半導体素子と、第１の導体と、第２の導体とを備える。基体は、互いに実質的に平行をなす第１の部分および第２の部分、ならびに第１の部分および第２の部分の双方と交差する方向に延びる第３の部分、を含む外縁を有する。半導体素子は、基体に設けられたものである。第１の導体は、半導体素子と接続され、外縁のうちの第１の部分から基体の外部へ突出している。第２の導体は、半導体素子と接続され、外縁のうちの第３の部分から基体の外部へ突出している。【選択図】図１Ａ

Description

本発明は、基体に設けられた半導体素子を備えた半導体装置に関する。
基板上に半導体素子を備えた半導体装置が知られている。そのような半導体装置を製造する際には、半導体素子を取り付けたリードフレームを用いるようにしている（例えば特許文献１参照。）
実公昭４９−２２８５５号公報
ところで、上述のようにリードフレームに半導体素子を支持したものを用いる場合、最終的にリードフレームは半導体装置から除去される。しかしながら、半導体素子を支持するために用いられた導電性の線条部分の一部が半導体装置に残存し、モールド成型された絶縁体から先端が突出した状態となっている。このような導電性の線条部分はタイバーなどと呼ばれる。このタイバーは半導体素子と導通していることが多いので、例えばタイバーに対し他の導電体が不用意に触れてしまった場合には半導体素子に悪影響を与えてしまうおそれがある。
したがって、取り扱い性に優れ、より高い動作信頼性を有する半導体装置を提供することが望まれる。
本発明の一実施態様に係る半導体装置は、基体と、半導体素子と、第１の導体と、第２の導体とを備える。基体は、互いに実質的に平行をなす第１の部分および第２の部分、ならびに第１の部分および第２の部分の双方と交差する方向に延びる第３の部分、を含む外縁を有する。半導体素子は、基体に設けられたものである。第１の導体は、半導体素子と接続され、外縁のうちの第１の部分から基体の外部へ突出している。第２の導体は、半導体素子と接続され、外縁のうちの第３の部分から基体の外部へ突出している。
本発明の一実施態様に係る半導体装置では、第１の導体は外縁のうちの第１の部分から基体の外部へ突出し、第２の導体は外縁のうちの第３の部分から基体の外部へ突出している。第３の部分は、第１の部分と交差する方向に延びている。よって、半導体装置の基体をピンセットなどの導電性器具により掴む際、その導電性器具が第１の導体と第２の導体との双方と同時に接触する可能性が極めて低くなる。
本発明の一実施態様に係る半導体装置によれば、優れた取り扱い性と、より高い動作信頼性とを確保することができる。
本発明の一実施の形態に係る半導体装置の外観の概略構成例を表す平面図である。 図１Ａに示した半導体装置の内部の概略構成例を表す平面図である。 図１Ａに示した半導体装置の製造方法における一工程を表す平面図である。 図２Ａに続く一工程を表す平面図である。 図２Ｂに続く一工程を表す平面図である。 図２Ｃに続く一工程を表す平面図である。 図２Ｄに続く一工程を表す平面図である。 第１の変形例としての半導体装置の外観の概略構成例を表す平面図である。 第２の変形例としての半導体装置の外観の概略構成例を表す平面図である。 第３の変形例としての半導体装置の外観の概略構成例を表す平面図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（半導体素子が埋設されたモールド樹脂から３つのタイバーが突出している半導体装置の例。）
１．１ 半導体装置の全体構成
１．２ 半導体装置の製造方法
１．３ 半導体装置の作用効果
２．変形例（第１〜第３の変形例）
２．１ 第１の変形例（半導体素子が埋設されたモールド樹脂から４つのタイバーが突出している半導体装置の例。）
２．２ 第２の変形例（半導体素子が埋設された半円形状のモールド樹脂の湾曲した外縁部分から３つのタイバーが突出している半導体装置の例。）
２．３ 第３の変形例（半導体素子が埋設されたモールド樹脂の、湾曲した外縁部分および直線状の外縁部分から複数のタイバーが突出している半導体装置の例。）
＜１．実施の形態＞
［１．１ 半導体装置１の全体構成］
図１Ａは、本発明の一実施の形態に係る半導体素子１１を備えた半導体装置１の外観の概略構成例を模式的に表した平面図である。また、図１Ｂは、半導体装置１の内部の概略構成例を模式的に表した平面図である。
図１Ａおよび図１Ｂに示したように、半導体装置１は、半導体素子１１を含む半導体チップ１２が埋設されたモールド樹脂１０と、そのモールド樹脂１０の外縁から突出したタイバーＴ１〜Ｔ３および複数のリード２とを有している。
モールド樹脂１０は、例えばエポキシ樹脂からなり、ＸＹ平面において、外縁部分Ｅ１〜Ｅ５からなる外縁により画定される五角形をなしている。ここで、外縁部分Ｅ１と外縁部分Ｅ５とが互いに実質的に平行をなしており、いずれもＸ軸方向に延在している。また、外縁部分Ｅ２と外縁部分Ｅ４とが互いに実質的に平行をなしており、いずれもＹ軸方向に延在している。すなわち、外縁部分Ｅ１および外縁部分Ｅ５と、外縁部分Ｅ２および外縁部分Ｅ４とは、互いに実質的に直交している。さらに、外縁部分Ｅ３は、外縁部分Ｅ１および外縁部分Ｅ５に対して交差する方向であって外縁部分Ｅ２および外縁部分Ｅ４に対しても交差する方向に延在している。すなわち、外縁部分Ｅ３は、Ｘ軸方向およびＹ軸方向の双方に対して傾斜した方向に延在している。
タイバーＴ１〜Ｔ３は、モールド樹脂１０の外縁部分Ｅ１〜Ｅ３からそれぞれモールド樹脂１０の外部へ突出している。複数のリード２は、モールド樹脂１０の外縁部分Ｅ５からそれぞれ−Ｙ方向へ突出し、外縁部分Ｅ５に沿って並ぶように、すなわちＸ軸方向において互いに隣り合うように配置されている。複数のリード２は、半導体チップ１２と外部装置との接続を行うための配線として機能する。
半導体チップ１２は、タイバーＴ２と繋がっている支持部２１に載置された基板１３の上に、半導体素子１１などが設けられたものである。基板１３の上には、半導体素子１１のほか、第１パッド１４と、複数の第２パッド１５と、第３パッド１６とがそれぞれ設けられている。第１パッド１４、第２パッド１５および第３パッド１６は、いずれも半導体素子１１と接続されている。第１パッド１４は、ワイヤＷ１を介してタイバーＴ１と接続されている。複数の第１パッド１４は、複数のワイヤＷ２をそれぞれ介して複数のリード２とそれぞれ接続されている。さらに、第３パッド１６は、ワイヤＷ３を介してタイバーＴ３と接続されている。したがって、タイバーＴ１、リード２およびタイバーＴ３は、それぞれ、ワイヤＷ１〜Ｗ３と第１パッド１４、第２パッド１５および第３パッド１６を介して半導体素子１１と接続されている。
なお、本実施の形態におけるモールド樹脂１０が本発明の「基体」に対応する一具体例である。また、本実施の形態における外縁部分Ｅ１，Ｅ５，Ｅ２およびＥ３が、本発明の「第１の部分」、「第２の部分」、「第３の部分」および「第４の部分」にそれぞれ対応する一具体例である。また、本実施の形態の半導体素子１１が本発明の「半導体素子」に対応する一具体例であり、本実施の形態のタイバーＴ１〜Ｔ３が本発明の「第１〜第３の導体」にそれぞれ対応する一具体例である。
この半導体装置１では、タイバーＴ１とタイバーＴ２との間に第１電子部品３１が設けられており、タイバーＴ３と一のリード２との間に第２電子部品３２が設けられている。第１電子部品３１および第２電子部品３２は、例えばコンデンサや抵抗体などである。
また、半導体装置１では、図１Ａに示したように、タイバーＴ１における外縁部分Ｅ１からの突出長さＬ１、タイバーＴ２における外縁部分Ｅ２からの突出長さＬ２、およびタイバーＴ３における外縁部分Ｅ３からの突出長さＬ３は、いずれも、リード２における外縁部分Ｅ５からの突出長さＬＬよりも十分に小さい。
［１．２ 半導体装置１の製造方法］
次に、図２Ａ〜図２Ｅを参照しつつ、半導体装置１の製造方法について説明する。図２Ａ〜図２Ｅは、それぞれ半導体装置１の製造方法における一工程を模式的に表す平面図である。
まず、図２Ａに示したように、リードフレーム２Ｚを用意する。リードフレーム２Ｚは、最終的に支持部２１、タイバーＴ１〜Ｔ３および複数のリード２となる部分がフレーム部分２０とそれぞれ接続されて一体化された導体である。
次に、図２Ｂに示したように、リードフレーム２Ｚにおける支持部２１となる部分に半導体チップ１２を載置する。そののち、図２Ｃに示したように、ワイヤボンディングにより、タイバーＴ１と第１パッド１４とを繋ぐワイヤＷ１、リード２と第２パッド１５とを繋ぐワイヤＷ２、およびタイバーＴ３と第３パッド１６とを繋ぐワイヤＷ３をそれぞれ形成する。
続いて、図２Ｄに示したように、タイバーＴ１とタイバーＴ２とを跨ぐように第１電子部品３１を載置すると共に、一のリード２と第３パッド１６とを跨ぐように第２電子部品３２を載置する。
次に、リードフレーム２Ｚのうちの半導体チップ１２が設けられた部分を、図示しない一対の金型により挟み、その一対の金型同士に挟まれた空間にエポキシ樹脂などを充填して固化することにより、図２Ｅに示したように半導体チップ１２を埋設するモールド樹脂１０を形成する。
最後に、リードフレーム２Ｚにおけるフレーム部分２０をカッター等により切り落とすことにより、図１Ａおよび図１Ｂに示した半導体装置１を得る。
［１．３ 半導体装置１の作用効果］
このように本実施の形態の半導体装置１では、タイバーＴ１は外縁部分Ｅ１からモールド樹脂１０の外部へ突出し、タイバーＴ２は、外縁部分Ｅ２からモールド樹脂１０の外部へ突出している。ここで、外縁部分Ｅ１と外縁部分Ｅ２とは互いに交差する方向（図１Ａおよび図１Ｂでは直交する方向）に延びている。すなわち、外縁部分Ｅ１と外縁部分Ｅ２とは互いに非平行をなすように延在している。よって、半導体装置１のモールド樹脂１０をピンセットなどの導電性器具により掴む際、その導電性器具がタイバーＴ１およびタイバーＴ２の双方と同時に接触する可能性が極めて低くなる。このため、タイバーＴ１とタイバーＴ２とがピンセットなどの導電性器具を介して短絡することで半導体素子１１が損傷を受けるなどの不測の事態を回避できる。したがって半導体装置１によれば、優れた取り扱い性と、より高い動作信頼性とを確保することができる。
特に、本実施の形態の半導体装置１では、半導体素子１１と接続されたタイバーＴ３を有しているが、タイバーＴ３は、モールド樹脂１０のうち外縁部分Ｅ１および外縁部分Ｅ２の双方に対して交差する斜め方向に延びる外縁部分Ｅ３からモールド樹脂１０の外部へ突出するようにしている。このため、半導体装置１のモールド樹脂１０をピンセットなどの導電性器具により掴む際、その導電性器具がタイバーＴ１およびタイバーＴ３の双方と同時に接触したり、導電性器具がタイバーＴ２およびタイバーＴ３の双方と同時に接触したりする可能性が極めて低くなる。このため、タイバーＴ１とタイバーＴ３とが短絡したりタイバーＴ２とタイバーＴ３とが短絡したりすることで半導体素子１１が損傷を受けるなどの不測の事態を回避できる。
また、本実施の形態の半導体装置１では、タイバーＴ１の外縁部分Ｅ１からの突出長さＬ１、タイバーＴ２の外縁部分Ｅ２からの突出長さＬ２、およびタイバーＴ３の外縁部分Ｅ３からの突出長さＬ３は、いずれも、リード２における外縁部分Ｅ５からの突出長さＬＬよりも十分に小さくなるようにした。このため、半導体装置１のモールド樹脂１０をピンセットなどの導電性器具により掴む際、その導電性器具を介してタイバーＴ１〜Ｔ３の意図しない短絡が生じる確率を十分に低減できる。
＜２．変形例＞
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されず、種々の変形が可能である。
例えば、半導体装置１における各部材の構成例（形状、配置、個数等）を具体的に挙げて説明したが、それらは上記実施の形態で説明したものには限られず、他の形状や配置、個数等であってもよい。具体的には、本発明の半導体装置における基体の形状は、図１Ａおよび図１Ｂに示したモールド樹脂１０に限定されるものではない。また、本発明の半導体装置における電子部品は、図１Ｂ等に示した第１電子部品３１および第２電子部品３２の形状および配置に限定されず、他の形状および配置を採ることができる。また、本発明の半導体装置は、さらに他の電子部品を有していてもよい。また、本発明の第１から第３の導体の形状および配置は、図１Ａおよび図１Ｂ等に示したものに限定されず、他の形状および配置であってもよい。さらに、本発明の半導体装置における導体の数は３つに限定されず、２つでもよいし、４以上であってもよい。以下、本発明に係るいくつかの変形例としての半導体装置について説明する。
［２．１ 第１の変形例］
図３は、本発明の第１の変形例としての半導体装置１Ａにおける外観の概略構成例を表す平面図である。

半導体装置１Ａは、モールド樹脂１０Ａをモールド樹脂１０の代わりに備えると共に、タイバーＴ４をさらに備えたことを除き、他は上記実施の形態の半導体装置１と実質的に同じ構成を有する。モールド樹脂１０Ａは、外縁部分Ｅ１〜Ｅ５に加えて外縁部分Ｅ６をさらに有する点がモールド樹脂１０と異なる。タイバーＴ４は、外縁部分Ｅ６からモールド樹脂１０Ａの外部へ突出している。半導体装置１Ａでは、モールド樹脂１０Ａが六角形の平面形状を有しており、外縁部分Ｅ１と外縁部分Ｅ２との間に挟まれた外縁部分Ｅ６が、外縁部分Ｅ１、外縁部分Ｅ２および外縁部分Ｅ３のいずれに対しても交差する方向に延在している。
このように本変形例としての半導体装置１Ａでは、タイバーＴ１〜Ｔ４がそれぞれ外縁部分Ｅ１〜Ｅ４からモールド樹脂１０Ａの外部へ突出している。ここで、外縁部分Ｅ１〜Ｅ４は、互いに交差する方向（すなわち、互いに非平行をなすように）延在している。よって、半導体装置１Ａのモールド樹脂１０Ａをピンセットなどの導電性器具により掴む際、その導電性器具がタイバーＴ１〜Ｔ４のうちの２以上と同時に接触する可能性が極めて低くなる。このため、タイバーＴ１〜Ｔ４のうちの２以上同士がピンセットなどの導電性器具を介して短絡することで半導体素子１１が損傷を受けるなどの不測の事態を回避できる。したがって半導体装置１Ａにおいても、優れた取り扱い性と、より高い動作信頼性とを確保することができる。
［２．２ 第２の変形例］
図４は、本発明の第２の変形例としての半導体装置１Ｂにおける外観の概略構成例を表す平面図である。半導体装置１Ｂは、モールド樹脂１０の代わりにモールド樹脂１０Ｂを備えるようにした。この点を除き、他は上記実施の形態の半導体装置１と実質的に同じ構成を有する。モールド樹脂１０Ｂは略半円形状の平面形状を有しており、湾曲した外縁部分Ｅ１１と、略直線状に延びる外縁部分Ｅ１２とを含んでいる。ここで、タイバーＴ１〜Ｔ３はいずれも湾曲した外縁部分Ｅ１１からモールド樹脂１０Ｂの外部へ突出している。ただし、外縁部分Ｅ１１のうちタイバーＴ１が設けられた位置での接線Ｓ１と、外縁部分Ｅ１１のうちタイバーＴ２が設けられた位置での接線Ｓ２と、外縁部分Ｅ１１のうちタイバーＴ３が設けられた位置での接線Ｓ３とは、互いに平行ではなく互いに交差する方向に延在している。特に、接線Ｓ１〜Ｓ３が互いに交差する角度は４５°以上であることが望ましい。
このように本変形例としての半導体装置１Ｂでは、タイバーＴ１〜Ｔ３が、いずれも、湾曲した外縁部分Ｅ１１からモールド樹脂１０Ｂの外部へ突出している。ここで、外縁部分Ｅ１１のうちタイバーＴ１が設けられた位置での接線Ｓ１と、外縁部分Ｅ１１のうちタイバーＴ２が設けられた位置での接線Ｓ２と、外縁部分Ｅ１１のうちタイバーＴ３が設けられた位置での接線Ｓ３とは、互いに異なる方向に延在している。したがって、半導体装置１Ｂのモールド樹脂１０Ｂをピンセットなどの導電性器具により掴む際、その導電性器具がタイバーＴ１〜Ｔ３のうちの２以上と同時に接触する可能性が極めて低くなる。ところが、仮に接線Ｓ１〜Ｓ３が平行である場合、例えばタイバーＴ１とタイバーＴ２とが隣り合ったり、タイバーＴ１とタイバーＴ３とがモールド樹脂１０Ｂを挟んで正反対の位置関係となったりする。このため、モールド樹脂１０Ｂを把持する導電性器具がタイバーＴ１およびタイバーＴ２の双方と同時に接触し、あるいは、タイバーＴ１およびタイバーＴ３の双方と同時に接触しやすくなる。これに対し、本変形例としての半導体装置１Ｂでは、接線Ｓ１〜Ｓ３が互いに非平行であるので、タイバーＴ１〜Ｔ３のうちの２以上同士がピンセットなどの導電性器具を介して短絡することで半導体素子１１が損傷を受けるなどの不測の事態を回避できる。したがって半導体装置１Ｂにおいても、優れた取り扱い性と、より高い動作信頼性とを確保することができる。
［２．３ 第３の変形例］
図５は、本発明の第３の変形例としての半導体装置１Ｃにおける外観の概略構成例を表す平面図である。半導体装置１Ｃは、モールド樹脂１０の代わりにモールド樹脂１０Ｃを備えるようにした。この点を除き、他は上記実施の形態の半導体装置１と実質的に同じ構成を有する。モールド樹脂１０Ｃは、湾曲した外縁部分Ｅ２３と、略直線状に延びる外縁部分Ｅ２１，Ｅ２２およびＥ２４とを含んでいる。外縁部分Ｅ２１と外縁部分Ｅ２４とは互いに平行であり、いずれもＸ軸方向に延在している。外縁部分Ｅ２２は外縁部分Ｅ２１および外縁部分Ｅ２４の双方と交差（図５では直交）しており、例えばＹ軸方向に延在している。外縁部分Ｅ２３は外縁部分Ｅ２１と外縁部分Ｅ２４とを繋いでおり、円弧状に延在している。ここで、タイバーＴ１〜Ｔ３は、それぞれ、外縁部分Ｅ２１〜Ｅ２３からモールド樹脂１０Ｃの外部へ突出している。ただし、外縁部分Ｅ２３のうちタイバーＴ３が設けられた位置での接線Ｓ２３は、外縁部分Ｅ２１および外縁部分Ｅ２２のいずれに対しても平行ではなく交差する方向に延在している。特に、接線Ｓ３は、外縁部分Ｅ２１および外縁部分Ｅ２２のそれぞれに対してより大きな角度（すなわち４５°に近い角度）をなしていることが望ましい。
このように本変形例としての半導体装置１Ｃでは、タイバーＴ１〜Ｔ３が、それぞれ外縁部分Ｅ２１〜Ｅ２３からモールド樹脂１０Ｃの外部へ突出している。ここで、外縁部分Ｅ２１と外縁部分Ｅ２２とが互いに交差する方向へ延在すると共に、外縁部分Ｅ２３のうちタイバーＴ３が設けられた位置での接線Ｓ２３が外縁部分Ｅ２１および外縁部分Ｅ２２の双方に対して交差する方向に延在している。したがって、半導体装置１Ｃのモールド樹脂１０Ｃをピンセットなどの導電性器具により掴む際、その導電性器具がタイバーＴ１〜Ｔ３のうちの２以上と同時に接触する可能性が極めて低くなる。このため、タイバーＴ１〜Ｔ３のうちの２以上同士がピンセットなどの導電性器具を介して短絡することで半導体素子１１が損傷を受けるなどの不測の事態を回避できる。したがって半導体装置１Ｃにおいても、優れた取り扱い性と、より高い動作信頼性とを確保することができる。
また、本発明の半導体装置では、リードの形状、配置および個数は図１Ａ等に示したものに限定されず、他の形状、配置および個数を選択することが可能である。
なお、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、また、他の効果があってもよい。
１，１Ａ〜１Ｃ…半導体装置、１０，１０Ａ〜１０Ｃ…モールド樹脂、１１…半導体素子、１２…半導体チップ、１３…基板、１４…第１パッド、１５…第２パッド、１６…第３パッド、２１…支持部、３１…第１電子部品、３２…第２電子部品、Ｅ１〜Ｅ６，Ｅ１１，Ｅ１２，Ｅ２１〜Ｅ２４…外縁部分、Ｔ１〜Ｔ４…タイバー。
半導体チップ１２は、タイバーＴ２と繋がっている支持部２１に載置された基板１３の上に、半導体素子１１などが設けられたものである。基板１３の上には、半導体素子１１のほか、第１パッド１４と、複数の第２パッド１５と、第３パッド１６とがそれぞれ設けられている。第１パッド１４、第２パッド１５および第３パッド１６は、いずれも半導体素子１１と接続されている。第１パッド１４は、ワイヤＷ１を介してタイバーＴ１と接続されている。複数の第２パッド１５は、複数のワイヤＷ２をそれぞれ介して複数のリード２とそれぞれ接続されている。さらに、第３パッド１６は、ワイヤＷ３を介してタイバーＴ３と接続されている。したがって、タイバーＴ１、リード２およびタイバーＴ３は、それぞれ、ワイヤＷ１〜Ｗ３と第１パッド１４、第２パッド１５および第３パッド１６を介して半導体素子１１と接続されている。
続いて、図２Ｄに示したように、タイバーＴ１とタイバーＴ２とを跨ぐように第１電子部品３１を載置すると共に、一のリード２とタイバーＴ３とを跨ぐように第２電子部品３２を載置する。
このように本変形例としての半導体装置１Ａでは、タイバーＴ１〜Ｔ４がそれぞれ外縁部分Ｅ１〜Ｅ３，Ｅ６からモールド樹脂１０Ａの外部へ突出している。ここで、外縁部分Ｅ１〜Ｅ４は、互いに交差する方向（すなわち、互いに非平行をなすように）延在している。よって、半導体装置１Ａのモールド樹脂１０Ａをピンセットなどの導電性器具により掴む際、その導電性器具がタイバーＴ１〜Ｔ４のうちの２以上と同時に接触する可能性が極めて低くなる。このため、タイバーＴ１〜Ｔ４のうちの２以上同士がピンセットなどの導電性器具を介して短絡することで半導体素子１１が損傷を受けるなどの不測の事態を回避できる。したがって半導体装置１Ａにおいても、優れた取り扱い性と、より高い動作信頼性とを確保することができる。
［２．３ 第３の変形例］
図５は、本発明の第３の変形例としての半導体装置１Ｃにおける外観の概略構成例を表す平面図である。半導体装置１Ｃは、モールド樹脂１０の代わりにモールド樹脂１０Ｃを備えるようにした。この点を除き、他は上記実施の形態の半導体装置１と実質的に同じ構成を有する。モールド樹脂１０Ｃは、湾曲した外縁部分Ｅ２３と、略直線状に延びる外縁部分Ｅ２１，Ｅ２２およびＥ２４とを含んでいる。外縁部分Ｅ２１と外縁部分Ｅ２４とは互いに平行であり、いずれもＸ軸方向に延在している。外縁部分Ｅ２２は外縁部分Ｅ２１および外縁部分Ｅ２４の双方と交差（図５では直交）しており、例えばＹ軸方向に延在している。外縁部分Ｅ２３は外縁部分Ｅ２１と外縁部分Ｅ２４とを繋いでおり、円弧状に延在している。ここで、タイバーＴ１〜Ｔ３は、それぞれ、外縁部分Ｅ２１〜Ｅ２３からモールド樹脂１０Ｃの外部へ突出している。ただし、外縁部分Ｅ２３のうちタイバーＴ３が設けられた位置での接線Ｓ２３は、外縁部分Ｅ２１および外縁部分Ｅ２２のいずれに対しても平行ではなく交差する方向に延在している。特に、接線Ｓ２３は、外縁部分Ｅ２１および外縁部分Ｅ２２のそれぞれに対してより大きな角度（すなわち４５°に近い角度）をなしていることが望ましい。

Claims (10)

  1. 互いに実質的に平行をなす第１の部分および第２の部分、ならびに前記第１の部分および前記第２の部分の双方と交差する方向に延びる第３の部分、を含む外縁を有する基体と、
    前記基体に設けられた半導体素子と、
    前記半導体素子と接続された第１の導体と、
    前記半導体素子と接続された第２の導体と
    を備え、
    前記第１の導体は、前記外縁のうちの前記第１の部分から前記基体の外部へ突出しており、
    前記第２の導体は、前記外縁のうちの前記第３の部分から前記基体の外部へ突出している
    半導体装置。
  2. 前記半導体素子と接続された第３の導体をさらに備え、
    前記外縁は、前記第１の部分、前記第２の部分および前記第３の部分のいずれとも交差する方向に延びる第４の部分をさらに含み、
    前記第３の導体は、前記外縁のうちの前記第４の部分から前記基体の外部へ突出している
    請求項１記載の半導体装置。
  3. 前記第１の導体と前記第２の導体との間に第１の電子部品が設けられている
    請求項２記載の半導体装置。
  4. 前記半導体素子と接続されると共に前記第２の部分から前記基体の外部へ突出した１以上のリードをさらに備えた
    請求項２または請求項３記載の半導体装置。
  5. 前記第３の導体と前記リードとの間に第２の電子部品が設けられている
    請求項４記載の半導体装置。
  6. 前記第１の導体における前記第１の部分からの突出長さ、前記第２の導体における前記第３の部分からの突出長さおよび前記第３の導体における前記第４の部分からの突出長さは、いずれも前記リードにおける前記第２の部分からの突出長さよりも小さい
    請求項４または請求項５記載の半導体装置。
  7. 前記リードは、前記外縁のうちの前記第２の部分に沿って複数並んでいる
    請求項４から請求項６のいずれか１項に記載の半導体装置。
  8. 前記半導体素子と接続されると共に前記第２の部分から前記基体の外部へ突出した１以上のリードをさらに備えた
    請求項１記載の半導体装置。
  9. 前記第１の導体における前記第１の部分からの突出長さおよび前記第２の導体における前記第３の部分からの突出長さは、前記リードにおける前記第２の部分からの突出長さよりも小さい
    請求項８記載の半導体装置。
  10. 前記リードは、前記外縁のうちの前記第２の部分に沿って複数並んでいる
    請求項８または請求項９記載の半導体装置。
JP2017224288A 2017-11-22 2017-11-22 半導体装置 Active JP6743802B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017224288A JP6743802B2 (ja) 2017-11-22 2017-11-22 半導体装置
US16/184,424 US11189551B2 (en) 2017-11-22 2018-11-08 Semiconductor device
DE102018129214.7A DE102018129214A1 (de) 2017-11-22 2018-11-20 Halbleitervorrichtung
CN201811391663.5A CN109817598B (zh) 2017-11-22 2018-11-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017224288A JP6743802B2 (ja) 2017-11-22 2017-11-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2019096715A true JP2019096715A (ja) 2019-06-20
JP6743802B2 JP6743802B2 (ja) 2020-08-19

Family

ID=66336591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224288A Active JP6743802B2 (ja) 2017-11-22 2017-11-22 半導体装置

Country Status (4)

Country Link
US (1) US11189551B2 (ja)
JP (1) JP6743802B2 (ja)
CN (1) CN109817598B (ja)
DE (1) DE102018129214A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01230263A (ja) * 1989-01-27 1989-09-13 Hitachi Ltd 電子装置の組立方法
JP2000124380A (ja) * 1998-10-15 2000-04-28 Nec Kansai Ltd 樹脂モールド型半導体装置
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置
JP2010080914A (ja) * 2008-08-29 2010-04-08 Sanyo Electric Co Ltd 樹脂封止型半導体装置とその製造方法、リードフレーム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922855Y1 (ja) 1970-08-17 1974-06-19
JPS5244506B2 (ja) 1972-06-21 1977-11-08
JPS61269345A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
JP4471600B2 (ja) * 2003-08-20 2010-06-02 三洋電機株式会社 回路装置
JP4305310B2 (ja) * 2004-07-15 2009-07-29 株式会社デンソー 半導体装置
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
CN101131940A (zh) * 2007-09-14 2008-02-27 广东省粤晶高科股份有限公司 在sop封装线上实现多芯片、被动元件封装的工艺
US8023279B2 (en) * 2009-03-12 2011-09-20 Fairchild Semiconductor Corporation FLMP buck converter with a molded capacitor and a method of the same
US8941221B2 (en) * 2011-09-30 2015-01-27 Mediatek Inc. Semiconductor package
US8629539B2 (en) * 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
JP6130238B2 (ja) * 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
US20180138110A1 (en) * 2016-11-17 2018-05-17 Texas Instruments Incorporated Enhanced Adhesion by Nanoparticle Layer Having Randomly Configured Voids

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01230263A (ja) * 1989-01-27 1989-09-13 Hitachi Ltd 電子装置の組立方法
JP2000124380A (ja) * 1998-10-15 2000-04-28 Nec Kansai Ltd 樹脂モールド型半導体装置
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置
JP2010080914A (ja) * 2008-08-29 2010-04-08 Sanyo Electric Co Ltd 樹脂封止型半導体装置とその製造方法、リードフレーム

Also Published As

Publication number Publication date
US11189551B2 (en) 2021-11-30
CN109817598B (zh) 2024-01-09
CN109817598A (zh) 2019-05-28
JP6743802B2 (ja) 2020-08-19
US20190157189A1 (en) 2019-05-23
DE102018129214A1 (de) 2019-05-23

Similar Documents

Publication Publication Date Title
JP2010135737A (ja) 半導体装置
CN102270619A (zh) 用于电子封装组件的焊盘配置
JP6743802B2 (ja) 半導体装置
JP5755186B2 (ja) 半導体装置の製造方法および半導体装置
JP2008153710A (ja) 半導体装置およびその製造方法
JP2018186207A5 (ja)
TWI571995B (zh) 具有多連接導線之設備、具有多連接導線之晶片封裝以及用於保留導線框次結構之外部針腳的方法
JP2010177330A (ja) 半導体リレーモジュールおよびこれを用いた台座コネクタ
JP2006278355A (ja) 集積回路パッケージ組立構造及び集積回路パッケージの製造方法
CN210274697U (zh) 一种pcb板的封装结构
KR20140011991A (ko) 수직으로 위치된 기판들을 전기적으로 접속시키는 방법
US9117871B2 (en) Multi-axial acceleration sensor and method of manufacturing the same
KR101752056B1 (ko) Mems 패키지
JPWO2002052236A1 (ja) 応力センサ
JP2017223452A (ja) 磁気センサ
JP2004221258A (ja) 半導体装置及びその製造方法
JP2021005690A (ja) 半導体モジュール
KR20020064415A (ko) 반도체 패키지
JPH04186755A (ja) リードフレーム
JP2014017312A (ja) 半導体装置及び半導体装置の製造方法
JPH0745780A (ja) 半導体装置用クワッドフラットパッケージ
JPH0513658A (ja) 半導体装置用リードフレーム
JP2004342712A (ja) 半導体装置の製造方法
JP2018164046A (ja) インダクタ、半導体デバイス
JP2000208692A (ja) リ―ドフレ―ム及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200713

R150 Certificate of patent or registration of utility model

Ref document number: 6743802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150