JP2006278355A - 集積回路パッケージ組立構造及び集積回路パッケージの製造方法 - Google Patents

Abstract

【課題】 薄形化を実現し、かつ予め簡単な構造の周辺部品接続用電極を半導体パッケージの側面方向に設ける事ができるようにした半導体パッケージ組立構造及び半導体パッケージの製造方法を提供する。
【解決手段】 開示される集積回路パッケージ組立構造は、回路基板１上にＢＧＡパッケージ２とバイパスコンデンサ３とを組み合わせて実装するようにした構成において、ＢＧＡパッケージ２の側面２Ｓにランド４を設け、このランド４にバイパスコンデンサ３をＢＧＡパッケージ２の高さを越えないような配置で電気的に接続する。
【選択図】図２

Description

この発明は、集積回路パッケージ組立構造及び集積回路パッケージの製造方法に係り、詳しくは、回路基板上に集積回路と周辺部品とを組み合わせて実装するようにした集積回路パッケージ組立構造及び集積回路パッケージの製造方法に関する。

ＬＳＩ（Large Scale Integrated circuit:大規模集積回路）で代表される集積回路の多機能化に伴って、この集積回路が携帯電話、パーソナルコンピュータ等の各種電子機器に組み込まれている。これらの電子機器では機器全体の小型化、軽量化が要求され、特に携帯電話においては、それらに加えて携帯性の向上が要求されている。ここで集積回路は、共通な回路基板上に、バイパスコンデンサ、抵抗等の小型面実装部品としての周辺部品と組み合わせて実装される。要求されている上述のような諸条件を満足するためには、用いる集積回路、周辺部品の部品自身の小型化、軽量化、薄形化、さらには実装面積の削減を図ることが必要になる。

そのため、用いられる集積回路及び周辺部品は、小型化のために構成部材を０．１ｍｍ未満の寸法で縮小することを争っている。バイパスコンデンサ、抵抗等の小型面実装部品においては、最近は、１．０ｍｍ×０．５ｍｍのサイズのものが主流になっているが、さらに縮小化された０．６ｍｍ×０．３ｍｍのものも登場してきている。一方、集積回路においても、０．１ｍｍの寸法を縮小するために、何千万円を投資するような多大な努力が払われている。

図１０は、回路基板上に集積回路と周辺部品とを実装する従来の集積回路パッケージ組立構造の概念を示し、（ａ）は周辺部品を実装する前の構成を示す斜視図、（ｂ）は周辺部品を実装した後の構成である。従来においては、まず図１０（ａ）に示すように、予め表面に配線１０１及びランド１０２が形成された共通の回路基板１０３上に、集積回路としてのＢＧＡ（Ball Grid Array）パッケージ１０４が実装され、次に図１０（ｂ）に示すように、周辺部品としてチップ型の例えばバイパスコンデンサ１０５がその両端子が両ランド１０２に接続されるように実装されて外付けされる。ここで、ＢＧＡパッケージ１０４は実装面積の点で優れている集積回路の一例として用いられ、またチップ型のバイパスコンデンサ１０５も小型面実装部品として優れている点を生かして用いられている。

しかしながら、図１０に示した従来の集積回路パッケージ組立構造では、ＢＧＡパッケージ１０４とバイパスコンデンサ１０５との間には配線１０１が形成されているので、この部分が無駄なスペースとなる。すなわち、周辺部品として例えば１．０ｍｍ×０．５ｍｍのサイズのバイパスコンデンサ１０５を用いたとすると、この場合のバイパスコンデンサ１０５の実装面積は０．５ｍｍ²となるが、上述のような配線１０１による無駄なスペースがあると実質的な実装面積は周辺部品であるバイパスコンデンサ１０５のそれの何倍にもなるので、集積回路パッケージ組立構造の実装面積を削減することが不可能になる。

また、図１０に示した従来の集積回路パッケージ組立構造では、ＢＧＡパッケージ１０４直下の回路基板１０３内には、見えない配線１０１´を含めた複雑な配線が形成されているので、ＢＧＡパッケージ１０４からバイパスコンデンサ１０５までの配線経路が長くなって、回路基板１０３上の配線の効率化を図ることができなくなる。このように周辺部品としてのバイパスコンデンサ１０５の配線経路が長くなると、電源ノイズを軽減するために用いているバイパスコンデンサ１０５が電源から遠くなるので、バイパスコンデンサとしての働きが低下することになる。
そして、上述のように実装面積の削減が困難になり、また配線経路が長くなると、回路基板のサイズが大きくなるので、コストダウンが避けられなくなる。

複数の集積回路パッケージを組み合わせて、それぞれを上面方向、底面方向及び側面方向に接続して相互間の接合距離を短縮する等を図った集積回路パッケージ立体組立構造が、例えば特許文献１に開示されている。同集積回路パッケージ立体組立構造は、図１１に示すように、回路基板１００上に集積回路パッケージ１６０、１６２、１６４、１６６、１６８、１７０、１７２、１７４、１７６、１７８、１８０、１８２を３次元の組立て方式により、上面１４０及び底面１４２方向に積み重ねるとともに、側面１４４方向に並行接合している。集積回路パッケージ１６８を一例とすると、この上部接合面１４６により上面方向１４０に集積回路パッケージ１７４と接続し、その底部接合面１４８により底面方向１４２に集積回路パッケージ１６２と接続し、その側方接合面１５０により側面１４４方向に集積回路パッケージ１６６、１７０と接続している。

また、半導体パッケージの側面に設けた金属パッドに終端用抵抗あるいはバイパスコンデンサを実装して、実装面積を減らす等を図った半導体パッケージが、例えば特許文献２に開示されている。また、ＢＧＡパッケージ基板の周側面のハーフスルー電極にバイパスコンデンサを半田付けして、半田付け不良があった場合にはハーフスルー電極を利用して電気的特性を改造するようにしたＢＧＡパッケージが、例えば特許文献３に開示されている。
実用新案登録第３０６４３７９号公報 特開昭６３−１４７３５５号公報 特許第３４４７９０８号公報

ところで、特許文献１〜３記載の従来の技術では、それぞれ以下に説明するような問題がある。
まず、特許文献１記載の従来の集積回路パッケージ立体組立構造では、図１１に示すように、複数の集積回路パッケージ１６０、１６２、１６４、１６６、１６８、１７０、１７２、１７４、１７６、１７８、１８０、１８２が３次元の組立て方式により相互に接続されているが、相互間の接合距離の短縮を図るだけなら有効であるが、側面１４４方向だけでなく上面１４０及び底面１４２方向にも各集積回路パッケージが積み重ねられるので、特に前述したような携帯電話のように携帯性を向上するために薄形化を図る場合には大きなネックになる。

次に、特許文献２記載の半導体パッケージでは、金属パッドを半導体パッケージを完成した後にこの側面に設けるようにしているので、製造工程が増加するようになって、コストアップが避けられなくなる。また、特許文献３記載のＢＧＡパッケージでは、電気的特性を改造するためにハーフスルー電極の一部にくびれ部を形成する必要があるので、電極形状が複雑になってこの電極形状に起因した不良が生じ易くなるため、半導体パッケージの信頼性が低下する。また、この半導体パッケージでは半田付け不良の対策についてなされていて、ＢＧＡパッケージの薄形化については全く考慮されていない。

この発明は、上述の事情に鑑みてなされたもので、薄形化を実現し、かつ予め簡単な構造の周辺部品接続用電極を半導体パッケージの側面方向に設けることができるようにした半導体パッケージ組立構造及び半導体パッケージの製造方法を提供することを目的としている。

上記課題を解決するために、請求項１記載の発明は、回路基板上に集積回路と周辺部品とを組み合わせて実装するようにした集積回路パッケージ組立構造に係り、上記集積回路のパッケージの側面方向に電極を設け、該電極に上記周辺部品を上記パッケージの高さを越えないような配置で電気的に接続したことを特徴としている。

また、請求項２記載の発明は、請求項１記載の集積回路パッケージ組立構造に係り、上記電極は、上記パッケージの側面に設けられることを特徴としている。

また、請求項３記載の発明は、請求項１記載の集積回路パッケージ組立構造に係り、上記電極は、上記パッケージの側面から上記集積回路が実装される上記回路基板上まで延在して設けられることを特徴としている。

また、請求項４記載の発明は、請求項１記載の集積回路パッケージ組立構造に係り、上記電極は、上記周辺部品を複数接続するための複数対が設けられ、該複数対の上記電極のうち共通に用いられる電極が隣接して配置されることを特徴としている。

また、請求項５記載の発明は、回路基板上に集積回路と周辺部品とを組み合わせて実装するようにした集積回路パッケージ組立構造に係り、上記集積回路のパッケージの側面から先端部分が上記回路基板上に接するように複数のリードが引き出され、該リードの上記先端部分に上記周辺部品を上記パッケージの高さを越えないような配置で電気的に接続したことを特徴としている。

また、請求項６記載の発明は、請求項５記載の集積回路パッケージ組立構造に係り、上記複数のリードのピッチに合わせたサイズの上記周辺部品を上記リードの上記先端部分に電気的に接続したことを特徴としている。

また、請求項７記載の発明は、請求項５又は６記載の集積回路パッケージ組立構造に係り、上記周辺部品が、上記複数のリードのうち任意のリードを跨いだ配置で上記リードの上記先端部分に電気的に接続したことを特徴としている。

また、請求項８記載の発明は、集積回路パッケージの製造方法に係り、それぞれ所望の機能を有する複数のグループの集積回路チップを平面方向に配置した後、各グループの集積回路チップ間の上記平面方向のスペースに複数の金属部材を配置し、一のグループの上記集積回路チップの所望の端子と対応した上記金属部材との間を配線により電気的に接続する一方、他のグループの上記集積回路チップの所望の端子と対応した上記金属部材との間を他の配線により電気的に接続する第１の段階と、上記複数のグループの上記集積回路チップ、上記金属部材、上記配線及び上記他の配線を含む全体を封止体によりパッケージングする第２の段階と、上記封止体を上記金属部材を露出するように切断して複数に分離し、露出された上記金属部材を周辺部品を電気的に接続するための電極に形成する第３の段階とを備えることを特徴としている。

また、請求項９記載の発明は、請求項８記載の集積回路パッケージの製造方法に係り、上記複数のグループのうちの少なくとも一のグループの上記集積回路チップが複数配置されていることを特徴としている。

この発明の集積回路パッケージ組立構造によれば、集積回路パッケージの側面に予め設けた簡単な形状のランドにバイパスコンデンサのような周辺部品を集積回路パッケージの高さを越えないような配置で電気的に接続するようにしたので、高さ方向の厚みが大きくなることはない。また、ランドを集積回路パッケージの完成と同時に側面に設けるようにしているので、製造工程が増加することはなく、コストアップが避けられる。また、ランドの形状が簡単なので不良が生じにくいため集積回路パッケージの信頼性が低下することもない。
また、この発明の集積回路パッケージの製造方法によれば、簡単に集積回路パッケージの製造と同時にランドを設けることができる。

集積回路パッケージ組立構造１０は、回路基板１上にＢＧＡパッケージ２とバイパスコンデンサ３とを組み合わせて実装するようにした構成において、ＢＧＡパッケージ２の側面２Ｓにランド４を設け、このランド４にバイパスコンデンサ３をＢＧＡパッケージ２の高さを越えないような配置で電気的に接続する。
また、半導体パッケージの製造方法は、予め複数のＬＳＩチップ６、７間のスペースに金属部材８を配置し全体を封止体１２によりパッケージングした後、金属部材８の長さ方向に沿って封止体１２を切断して、複数のＬＳＩチップ６、７を分離することにより金属部材８を露出して、側面２Ｓにランド４を設けたＢＧＡパッケージ２を製造する。

図１はこの発明の実施例１である集積回路パッケージ組立構造を示す斜視図、図２は同集積回路パッケージ組立構造の主要部Ａを拡大して示し、（ａ）は周辺部品を実装する前の構成を示す斜視図、（ｂ）は周辺部品を実装した後の構成を示す斜視図である。
この例の集積回路パッケージ組立構造１０は、図１に示すように、プラスチック、セラミック等から成る回路基板１上に集積回路としてのＢＧＡパッケージ２が実装され、このＢＧＡパッケージ２の側面２Ｓには周辺部品としてチップ型の例えばバイパスコンデンサ３が電気的に接続されている。ここで、ＢＧＡパッケージ２は実装面積の点で優れている集積回路の一例として用いられ、またバイパスコンデンサ３は小型面実装部品として優れている点を生かして用いられている。また、ＢＧＡパッケージ２は、この技術分野で周知のようにその裏面に予め設けられている図示しない複数のボール状電極が、回路基板１に予め設けられている図示しない配線に電気的に接続されることにより、回路基板１上に実装されている。

ＢＧＡパッケージ２は例えば１．０ｍｍの高さ２ｈを有しその側面２Ｓには、図２（ａ）に示すように、予め導体から成る高さ４ｈが０．５ｍｍ、幅４ｗが０．２５ｍｍの長方形状の一対のランド４が周辺部品接続用電極として設けられている。これらのランド４は、ＢＧＡパッケージ２内の図視しない配線を通じて集積回路の対応した端子に電気的に接続されている。なお、一例としてランド４は１個のバイパスコンデンサを接続するための一対のみを示している。ランド４を含めたＢＧＡパッケージ２は、後述するような製造方法によって製造される。

バイパスコンデンサ３は、図２（ｂ）に示すように、一例として高さ３ｈが０．３ｍｍ、長さ３ｌが１．０ｍｍ、幅３ｗが０．５ｍｍのサイズのチップ形状のものが用いられ、このバイパスコンデンサ３の長さ３ｌ方向に沿った両端にはそれぞれ幅５ｗが０．５ｍｍ、長さ５ｌが０．２５ｍｍのサイズの電極５が設けられている。そして、このバイパスコンデンサ３は電極５がそれぞれランド４に半田付けされることにより、図２（ｂ）に示すように、電気的に接続される。ここで、バイパスコンデンサ３は、幅３ｗ（０．５ｍｍ）方向がＢＧＡパッケージ２の高さ２ｈ（１．０ｍｍ）方向と一致するように配置され、この結果としてバイパスコンデンサ３はＢＧＡパッケージ２の高さを越えないように配置される。したがって、周辺部品としてのバイパスコンデンサ３が電気的に接続されたＢＧＡパッケージ２の薄形化を図ることができるようになる。

次に、図３（ａ）〜（ｃ）を参照して、実施例１に用いたＢＧＡパッケージ２の製造方法を工程順に説明する。
まず、図３（ａ）に示すように、所望の機能を有する複数のＬＳＩチップ６（６ａ、６ｂ、６ｃ）を高さ方向に配置した第１のグループのチップ群Ｃ１と、他の機能を有する複数のＬＳＩチップ７（７ａ、７ｂ、７ｃ）を高さ方向に配置した第２のグループのチップ群Ｃ２とを平面方向に配置して、第１及び第２のグループのチップ群Ｃ１、Ｃ２間のスペースにランドとなる複数の金属部材８を配置する。次に、第１のグループのチップ群Ｃ１の所望のＬＳＩチップ（例えば６ｂ）の図示しない所望の端子と対応した金属部材８との間を信号線（配線）９により電気的に接続し、同様にして第２のグループのチップ群Ｃ２の所望のＬＳＩチップ（例えば７ｃ）の図示しない所望の端子と対応した金属部材８との間を信号線（配線）１１により電気的に接続する。

次に、図３（ｂ）に示すように、第１及び第２のグループのチップ群Ｃ１、Ｃ２の各ＬＳＩチップ６ａ〜６ｃ、７ａ〜７ｃ、金属部材８、配線９、１１を含む全体を、例えばトランスファモールド法によりエポキシ樹脂のような樹脂を流し込んで封止体１２によりパッケージングする。

次に、図３（ｃ）に示すように、ダイヤモンドカッター等により金属部材８の長さ方向に沿って封止体１２を切断して、第１のグループのチップ群Ｃ１と第２のグループのチップ群Ｃ２とを分離することにより、金属部材８を露出してランド４を形成する。以上により、ＢＧＡパッケージ２を完成する。なお、このＢＧＡパッケージ２の裏面には複数のボール状電極（図示せず）が形成されるが、このような電極形成技術は当技術分野で周知であり、またこの発明には直接関係のない技術なので説明を省略している。そして、図１に示すように、周辺部品としてのバイパスコンデンサ３をそのＢＧＡパッケージ２の側面２Ｓのランド４に半田付けすることにより電気的に接続して、この例の集積回路パッケージ組立構造１０を完成させる。

上述したような集積回路パッケージ組立構造１０によれば、ＢＧＡパッケージ２の側面２Ｓに予め設けた簡単な形状のランド４にバイパスコンデンサ３をＢＧＡパッケージの高さを越えないような配置で電気的に接続するようにしたので、高さ方向の厚みが大きくなることはない。また、ランド４をＢＧＡパッケージ２の完成と同時に側面２Ｓに設けるようにしているので、製造工程が増加することはなく、コストアップが避けられる。また、ランド４の形状が簡単なので不良が生じにくいためＢＧＡパッケージ２の信頼性が低下することもない。

このように、この例の集積回路パッケージ組立構造１０によれば、回路基板１上にＢＧＡパッケージ２とバイパスコンデンサ３とを組み合わせて実装するようにした構成において、ＢＧＡパッケージ２の側面２Ｓにランド４を設け、このランド４にバイパスコンデンサ３をＢＧＡパッケージ２の高さを越えないような配置で電気的に接続するようにしたので、ＢＧＡパッケージ２の高さ方向の厚みを小さくすることができる。
また、この例の半導体パッケージの製造方法によれば、予め複数のＬＳＩチップ６、７間のスペースに金属部材８を配置し全体を封止体１２によりパッケージングした後、金属部材８の長さ方向に沿って封止体１２を切断して、複数のＬＳＩチップ６、７を分離することにより金属部材８を露出して、側面２Ｓにランド４を設けたＢＧＡパッケージ２を製造するので、簡単にＢＧＡパッケージ２の製造と同時にランド４を設けることができる。
したがって、薄形化を実現し、かつ予め簡単な構造の周辺部品接続用電極を半導体パッケージの側面方向に設けることができる。

図４は、この発明の実施例２である集積回路パッケージ組立構造の主要部を拡大して示し、（ａ）は周辺部品を実装する前の構成を示す斜視図、（ｂ）は周辺部品を実装した後の構成を示す側面図である。この例の集積回路パッケージ組立構造の構成が、上述の実施例１のそれと大きく異なるところは、周辺部品を接続するランドを集積回路パッケージの側面から回路基板上まで延在して設けるようにした点である。
この例の集積回路パッケージ組立構造１５は、図４（ａ）に示すように、プラスチック、セラミック等から成る回路基板１上に集積回路としてのＢＧＡパッケージ２が実装され、このＢＧＡパッケージ２の側面２Ｓには予め導体から成る高さ４ｈが０．５ｍｍ、幅４ｗが０．２５ｍｍの長方形状の一対のランド４が周辺部品接続用電極として設けられている。さらに、回路基板１上にはランド４と接するように、長さ１３ｌが０．４ｍｍ、幅１３ｗが０．２５ｍｍの長方形状の一対の補強用のランド１３が補強用電極として設けられている。

そして、バイパスコンデンサ３は電極５がそれぞれランド４、１３に半田付けされることにより、図４（ｂ）に示すように、電気的に接続される。ここで、バイパスコンデンサ３は、幅３ｗ（０．５ｍｍ）方向がＢＧＡパッケージ２の高さ２ｈ（１．０ｍｍ）方向と一致するように配置され、実施例１と同様にバイパスコンデンサ３はＢＧＡパッケージ２の高さを越えないように配置される。したがって、周辺部品としてのバイパスコンデンサ３が電気的に接続されたＢＧＡパッケージ２の薄形化を図ることができるようになる。また、この例ではランド４に接して補強用のランド１３が設けられているので、バイパスコンデンサ３の接続強度を増すことができるという効果を得ることができる。
これ以外は、上述した実施例１の構成と略同様であるので、図４において、図１〜図２の構成部分と対応する各部には同一の番号を付してその説明を省略する。

このように、この例の構成によっても実施例１と略同様な効果を得ることができ、加えて周辺部品の接続強度を増すことができる効果も得ることができる。

図５は、この例の実施例３である集積回路パッケージ組立構造を示し、（ａ）は周辺部品を実装する前の構成を示す斜視図、（ｂ）は周辺部品を実装した後の構成を示す斜視図である。この例の集積回路パッケージ組立構造の構成が、上述の実施例１のそれと大きく異なるところは、複数対のランドを設ける場合共通のランドは隣接して設けるようにした点である。
この例の集積回路パッケージ組立構造２０は、図５（ａ）に示すように、プラスチック、セラミック等から成る回路基板１上に集積回路としてのＢＧＡパッケージ２が実装され、このＢＧＡパッケージ２の側面２Ｓには予め導体から成る高さ１４ｈ、１６ｈが０．５ｍｍ、幅１４ｗ、１６ｗが０．２５ｍｍの長方形状の二対のランド１４、１６が周辺部品接続用電極として設けられ、二対のランド１４、１６のうち共通の電極であるＧＮＤ（グランド）用ランド１４Ｅ、１６Ｅは隣接して配置されている。

そして、一対のバイパスコンデンサ３は電極５のうちＧＮＤ用電極５ＥがそれぞれＧＮＤ用電極１４Ｅ、１６Ｅに半田付けされることにより、図５（ｂ）に示すように、電気的に接続される。ここで、各バイパスコンデンサ３は、実施例１と同様に幅３ｗ（０．５ｍｍ）方向がＢＧＡパッケージ２の高さ２ｈ（１．０ｍｍ）方向と一致するように配置され、各バイパスコンデンサ３はＢＧＡパッケージ２の高さを越えないように配置される。したがって、周辺部品としてのバイパスコンデンサ３が電気的に接続されたＢＧＡパッケージ２の薄形化を図ることができるようになる。また、この例では二対のランド１４、１６のうち共通の電極であるＧＮＤ用ランド１４Ｅ、１６Ｅは隣接して設けられているので、一対のバイパスコンデンサ３をＧＮＤ用電極５Ｅが背中合わせになるような配置で接続することができ、多数の周辺部品を接続する場合にデッドスペースを減らせるため、ＢＧＡパッケージ２の側面２Ｓ方向の実装面積を削減することができるという効果を得ることができる。

このように、この例の構成によっても実施例１と略同様な効果を得ることができ、加えてパッケージの側面方向の実装面積を削減することができるという効果も得ることができる。

図６は、この発明の実施例４である集積回路パッケージ組立構造を示す斜視図、図７（ａ）は図６の主要部Ｂを拡大して示す上面図、図７（ｂ）は図６の主要部Ｂを拡大して示す側面図、図８は比較例を示す斜視図である。この例の集積回路パッケージ組立構造の構成が、上述の実施例１のそれと大きく異なるところは、集積回路の例としてＢＧＡパッケージに代えてＳＯＰ（Small Out-line Package:SOパッケージ）を用いるようにした点である。
この例の集積回路パッケージ組立構造２５は、図６、図７（ａ）、（ｂ）に示すように、プラスチック、セラミック等から成る回路基板１上に集積回路としてのＳＯＰ１７が実装され、このＳＯＰ１７の両側面１７Ｓからはリード１８が引き出され、このリード１８の回路基板１上に接する先端部分１８Ｔには周辺部品としてバイパスコンデンサ３が電気的に接続されている。ここで、ＳＯＰ１７はＢＧＡパッケージと同様には実装面積の点で優れている集積回路の一例として用いられ、またバイパスコンデンサ３は小型面実装部品として優れている点を生かして用いられている。ＳＯＰ１７のリード１８の先端部分１８Ｔは、回路基板１内の図示しない配線に接続されている。

例えばＳＯＰの一種であるＴＳＳＯＰ（Thin Shrink SOP）の場合、リード１８の長さは略１．０ｍｍ、この先端部分１８Ｔの長さは略０．５ｍｍなので、実施例１でも用いたバイパスコンデンサ３を用いることにより、リード１８の先端部分１８Ｔからはみ出すことなく、バイパスコンデンサ３を半田付けすることができる。したがって、回路基板１上に余分なスペースを占有することなくバイパスコンデンサ３を接続することができる。また、必要に応じて、先端部分１８Ｔを平坦に加工することにより半田付け性を向上させることができる。

この例に対応した従来の集積回路パッケージ組立構造は、図８に示すように、ＳＯＰ１１７からのリード１１８とバイパスコンデンサ１０５との間に配線１０６が必要になるので、この部分が無駄なスペースとなるため、集積回路パッケージ組立構造の実装面積を削減することが不可能になる。

また、リード１８は０．４ｍｍのピッチで配置されているので、図７（ａ）、（ｂ）に示すように、複数のリード１８Ａ、１８Ｂ、１８Ｃ、１８Ｄ…のうちリード１８Ｃを跨いでリード１８Ｂ、１８Ｄ間にバイパスコンデンサ３を接続することができる。この場合、バイパスコンデンサ３の両電極５以外の部分を絶縁処理しておくことにより、バイパスコンデンサ３のリード１８Ｃに対する絶縁性を完全にすることができる。そして、このようなリード配置で、リード１８Ｂを電源線、リード１８Ｃを制御信号線、リード１８Ｄをグランド線として利用することができる。また、リード１８Ｂ、リード１８Ｄの斜面の部分も絶縁処理することにより、半田付け時にリード１８Ｂ、１８Ｄの平坦部のみに半田を制限することができ、実装歩留まりを改善することができる。さらに、リード１８Ｂ、１８Ｃ間、リード１８Ｃ、１８Ｄ間に隙間が存在しているので、放熱性を向上させることができるという効果も得ることができる。

このように、この例の構成によっても実施例１と略同様な効果を得ることができ、加えて実装歩留まりを改善することができ、放熱性を向上させることができるという効果も得ることができる。

図９は、この発明の実施例５である集積回路パッケージ組立構造を示す側面図である。この例の集積回路パッケージ組立構造の構成が、上述の実施例４のそれと大きく異なるところは、ＳＯＰのリードのピッチに合わせたサイズの周辺部品を接続するようにした点である。
この例の集積回路パッケージ組立構造３０は、図９に示すように、プラスチック、セラミック等から成る回路基板１上に集積回路としてのＳＯＰ１９が実装され、このＳＯＰ１７の両側面から引き出されたリード１９の種々のピッチに合わせたサイズのバイパスコンデンサ２２が電気的に接続されている。

例えば、図９に示すように、任意のピッチで複数のリード２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅ…がＳＯＰ１９から引き出されているとすると、例えばリード２１Ａ、２１Ｅ間に電極２３を半田付けしてバイパスコンデンサ２２を接続する。このようにリードピッチに合わせたサイズのバイパスコンデンサ２２を接続することにより、予め規格化されたリードピッチに対応したサイズのバイパスコンデンサのみを用いなければならないという制約から開放されるので、種々の要求、用途等に応じたバイパスコンデンサを用いることができるようになり、ユーザの要求等に柔軟に対応することができるという効果が得ることができる。

このように、この例の構成によっても実施例４と略同様な効果を得ることができ、加えてリードピッチに応じたサイズの周辺部品を用いることができるで、ユーザの要求等に柔軟に対応することができるという効果が得ることができる。

以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例では周辺部品としてはバイパスコンデンサを用いる例で説明したが、これに限ることなく抵抗等の他の部品を用いる場合にも適用することができる。また、実施例の集積回路パッケージの製造方法では、それぞれのグループに複数のＬＳＩチップを配置した例で説明したが、これに限ることなく各グループのＬＳＩチップは少なくとも一つ配置すればよい。また、集積回路パッケージの側面に設けるランドのサイズ、周辺部品として用いるバイパスコンデンサのサイズは一例を示したものであり、これに限ることなく異なったサイズのものにも適用することができる。

この発明の実施例１である集積回路パッケージ組立構造を示す斜視図である。 同集積回路パッケージ組立構造の主要部を拡大して示し、（ａ）は周辺部品を実装する前の構成を示す斜視図、（ｂ）は周辺部品を実装した後の構成を示す斜視図である。 同集積回路パッケージ組立構造に用いる集積回路パッケージの製造方法を工程順に示す工程図である。 この発明の実施例２である集積回路パッケージ組立構造の主要部を拡大して示し、（ａ）は周辺部品を実装する前の構成を示す斜視図、（ｂ）は周辺部品を実装した後の構成を示す側面図である。 この例の実施例３である集積回路パッケージ組立構造を示し、（ａ）は周辺部品を実装する前の構成を示す斜視図、（ｂ）は周辺部品を実装した後の構成を示す斜視図である。 この発明の実施例４である集積回路パッケージ組立構造を示す斜視図である。 図６の主要部を拡大して示し、（ａ）は上面図、（ｂ）は側面図である。 実施例４に対する比較例を示す斜視図である。 この発明の実施例５である集積回路パッケージ組立構造を示す側面図である。 従来例の概念を示し、（ａ）は周辺部品を実装する前の構成を示す斜視図、（ｂ）は周辺部品を実装した後の構成を示す斜視図である。 従来例を示す断面図である。

符号の説明

１ 回路基板
２ ＢＧＡパッケージ
２Ｓ ＢＧＡパッケージの側面
３、２２ バイパスコンデンサ
４ ＢＧＡパッケージのランド（周辺部品接続用電極）
５、２３ バイパスコンデンサの電極
６ａ〜６ｃ、７ａ〜７ｃ ＬＳＩチップ
８ 金属部材
９、１１ 配線
１０、１５、２０、２５、３０ 集積回路パッケージ組立構造
１２ 封止体
１３ 補強用のランド（周辺部品補強用電極）
１４、１６ ランド
１４Ｅ、１６Ｅ ＧＮＤ用ランド
１７、１９ ＳＯＰ（ＳＯパッケージ）
１８Ａ〜１８Ｄ、２１Ａ〜２１Ｅ リード

Claims (9)

1. 回路基板上に集積回路と周辺部品とを組み合わせて実装するようにした集積回路パッケージ組立構造であって、
   前記集積回路のパッケージの側面方向に電極を設け、該電極に前記周辺部品を前記パッケージの高さを越えないような配置で電気的に接続したことを特徴とする集積回路パッケージ組立構造。
2. 前記電極は、前記パッケージの側面に設けられることを特徴とする請求項１記載の集積回路パッケージ組立構造。
3. 前記電極は、前記パッケージの側面から前記集積回路が実装される前記回路基板上まで延在して設けられることを特徴とする請求項１記載の集積回路パッケージ組立構造。
4. 前記電極は、前記周辺部品を複数接続するための複数対が設けられ、該複数対の前記電極のうち共通に用いられる電極が隣接して配置されることを特徴とする請求項１記載の集積回路パッケージ組立構造。
5. 回路基板上に集積回路と周辺部品とを組み合わせて実装するようにした集積回路パッケージ組立構造であって、
   前記集積回路のパッケージの側面から先端部分が前記回路基板上に接するように複数のリードが引き出され、該リードの前記先端部分に前記周辺部品を前記パッケージの高さを越えないような配置で電気的に接続したことを特徴とする集積回路パッケージ組立構造。
6. 前記複数のリードのピッチに合わせたサイズの前記周辺部品を前記リードの前記先端部分に電気的に接続したことを特徴とする請求項５記載の集積回路パッケージ組立構造。
7. 前記周辺部品が、前記複数のリードのうち任意のリードを跨いだ配置で前記リードの前記先端部分に電気的に接続したことを特徴とする請求項５又は６記載の集積回路パッケージ組立構造。
8. 集積回路パッケージの製造方法であって、
   それぞれ所望の機能を有する複数のグループの集積回路チップを平面方向に配置した後、各グループの集積回路チップ間の前記平面方向のスペースに複数の金属部材を配置し、一のグループの前記集積回路チップの所望の端子と対応した前記金属部材との間を配線により電気的に接続する一方、他のグループの前記集積回路チップの所望の端子と対応した前記金属部材との間を他の配線により電気的に接続する第１の段階と、
   前記複数のグループの前記集積回路チップ、前記金属部材、前記配線及び前記他の配線を含む全体を封止体によりパッケージングする第２の段階と、
   前記封止体を前記金属部材を露出するように切断して複数に分離し、露出された前記金属部材を周辺部品を電気的に接続するための電極に形成する第３の段階とを備えることを特徴とする集積回路パッケージの製造方法。
9. 前記複数のグループのうちの少なくとも一のグループの前記集積回路チップが複数配置されていることを特徴とする請求項８記載の集積回路パッケージの製造方法。
   

Images