JP2006086367A - 半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法 - Google Patents
半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP2006086367A JP2006086367A JP2004270185A JP2004270185A JP2006086367A JP 2006086367 A JP2006086367 A JP 2006086367A JP 2004270185 A JP2004270185 A JP 2004270185A JP 2004270185 A JP2004270185 A JP 2004270185A JP 2006086367 A JP2006086367 A JP 2006086367A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- layer
- semiconductor integrated
- layers
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 複数の機能を実現するため集積回路を積層しても、層の積層方向への伸びを抑制する。
【解決手段】 層L2の集積回路12L2の接続線14の終端14Tと、層Lnの集積回路12Lnの接続線14の終端14Tとが接続されるように、複数の層の特別部20に貫通穴18が形成されている。貫通穴18内には、エポキシ樹脂が充填されている。このように、導電性のエポキシ樹脂が充填される貫通穴18に、層L2の集積回路12L2の接続線14の終端14Tと、層Lnの集積回路12Lnの接続線14の終端14Tとが接続されているので、各々の終端14Tが接続される。
【選択図】 図2
【解決手段】 層L2の集積回路12L2の接続線14の終端14Tと、層Lnの集積回路12Lnの接続線14の終端14Tとが接続されるように、複数の層の特別部20に貫通穴18が形成されている。貫通穴18内には、エポキシ樹脂が充填されている。このように、導電性のエポキシ樹脂が充填される貫通穴18に、層L2の集積回路12L2の接続線14の終端14Tと、層Lnの集積回路12Lnの接続線14の終端14Tとが接続されているので、各々の終端14Tが接続される。
【選択図】 図2
Description
本発明は、半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法にかかり、特に、集積回路が形成された半導体集積回路、反動体集積回路と基板とを接着して構成される半導体集積回路装置、及び半導体集積回路装置の製造方法に関する。
従来のICチップ(半導体集積回路)では、半導体基板に予め定められた機能を実現するように集積回路が形成されている。このように、集積回路は予め定められた機能を実現するように形成されているので、異なる機能の集積回路を組み合わせて多機能を実現したい場合、複数のICチップを積層してマルチチップモジュール(MCM)を形成しなければならない。そして、あるICチップと他のICチップとを接続する場合、各々のICチップにハンダボールを用い、各ハンダボールをリード線により接続する。
なお、関連する技術としては、MCMパッケージを作製するためにハンダ・ボールを使用して、異なるサイズのダイ(Die)を接続する方法(特許文献1参照)、MCMパッケージを作製するために導電ピンを使用して、異なるサイズのダイ(Die)を接続する方法(特許文献2参照)、MCMパッケージを作製するためにワイヤボンディングを使用して、異なるサイズのダイ(Die)を接続する方法(特許文献3参照)、電極パッドを側面に露出する半導体チップを複数個積層する場合において、金属や導電性樹脂を用いることにより、インターポーザを介することなく、全てのチップ間を電気的に接続する素子(特許文献4参照)がある。
米国特許6642080号公報
米国特許6597582号公報
米国特許6621169号公報
特開2001‐250906号公報
しかし、ハンダボールを用いて各ICチップを接続すると、ハンダボールにより高さ方向に長くなる。
本発明は、上記事実に鑑み成されたもので、複数の機能を実現するため集積回路を積層しても、層の積層方向への伸びを抑制することの可能な半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法を提供することを目的とする。
上記目的を達成するために請求項1に記載の発明は、異なる機能を有する集積回路が各々形成された複数の層を積層して構成された半導体集積回路であって、各層に形成された集積回路からの接続線が各層内で終端していることを特徴とする。
すなわち、本発明は、異なる機能を有する集積回路が各々形成された複数の層を積層して構成された半導体集積回路である。
ここで、各層に形成された集積回路からの接続線は各層内で終端している。なお、各層に形成された集積回路からの接続線は、基本的には各層内で終端していればどこで終端してもよいが、後述する貫通穴を容易に形成するため、各層に形成された集積回路からの接続線の各終端を、各層の周辺に位置するようにしてもよい。
そして、複数の層の内の第1の層に形成された第1の集積回路からの接続線の第1の終端と、複数の層の内の第2の層に形成された第2の集積回路からの接続線の第2の終端とが接続されるように、複数の層に、内部が導電性となるように処理された貫通穴が形成されている。
なお、貫通穴内に導電性材料を充填したり、貫通穴の内面を導電性の部材で形成したり、してもよい。
このように、異なる機能を有する集積回路が各々形成された複数の層を積層する場合、各層に形成された集積回路からの接続線が各層内で終端し、第1の層に形成された第1の集積回路からの接続線の第1の終端と、第2の層に形成された第2の集積回路からの接続線の第2の終端とを、内部が導電性となるように処理された貫通穴により接続するので、複数の機能を実現するため集積回路を積層しても、層の積層方向への伸びを抑制することができる。
請求項5記載の発明は、請求項1記載の半導体集積回路と、基板とを接着して構成される半導体集積回路装置であって、前記複数の層の内の少なくとも1つの層に形成された集積回路からの接続線の終端と、前記基板に設けられた電極とが接続されるように、前記複数の層に、内部が導電性となるように処理された貫通穴が形成されたことを特徴とする。
すなわち、本発明は、請求項1記載の半導体集積回路と、基板とを接着して構成される半導体集積回路装置である。
そして、本発明では、複数の層の内の少なくとも1つの層に形成された集積回路からの接続線の終端と、基板に設けられた電極とが接続されるように、複数の層に、内部が導電性となるように処理された貫通穴が形成されている。
このように、半導体集積回路と、基板とを接着して構成される半導体集積回路装置において、貫通穴によって、複数の層の内の少なくとも1つの層に形成された集積回路からの接続線の終端と、基板に設けられた電極とを接続しているので、半導体集積回路と基板とが重なる方向への伸びを抑制することができる。
この場合も、上記のように、貫通穴内を導電性材料で充填したり、貫通穴の内面を導電性の部材で形成したり、してもよい。
また、上記1つの層に形成された集積回路からの接続線の終端を、該層の周辺に位置するようにしてもよい。
請求項8記載の発明は、請求項1記載の半導体集積回路と、基板とを接着して製造される半導体集積回路装置の製造方法であって、前記複数の層の内の第1の層に形成された第1の集積回路からの接続線の第1の終端と、前記複数の層の内の第2の層に形成された第2の集積回路からの接続線の第2の終端とが接続されるように、前記複数の層に、内部が導電性となるように処理された貫通穴を形成するステップ(第1のステップ)と、前記貫通穴が形成された前記半導体集積回路と、基板とを接着するステップ(第2のステップ)と、を有する。
本発明は上記請求項1と同様な作用、効果を奏する。なお、本発明では、上記第1のステップ後に、第2のステップを実行しても、第2のステップの後に第1のステップを実行してもよい。
請求項9記載の発明は、請求項1記載の半導体集積回路と、基板とを接着して製造される半導体集積回路装置の製造方法であって、前記複数の層の内の少なくとも1つの層に形成された集積回路からの接続線の終端と、前記基板に設けられた電極とを接続するための、内部が導電性となるように処理された貫通穴を前記複数の層に形成するステップ(第1のステップ)と、前記貫通穴が形成された前記半導体集積回路と、基板とを接着するステップ(第2のステップ)と、を有する。
本発明は上記請求項8と同様な作用、効果を奏する。なお、本発明では、上記第1のステップ後に、第2のステップを実行しても、第2のステップの後に第1のステップを実行してもよい。
以上説明したように本発明によれば、異なる機能を有する集積回路が各々形成された複数の層を積層する場合、各層に形成された集積回路からの接続線が各層内で終端し、第1の層に形成された第1の集積回路からの接続線の第1の終端と、第2の層に形成された第2の集積回路からの接続線の第2の終端とを、内部が導電性となるように処理された貫通穴により接続するので、複数の機能を実現するため集積回路を積層しても、層の積層方向への伸びを抑制することができる、という効果がある。
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
図1(A)、図1(B)に示すように、本実施の形態にかかる半導体集積回路としてのICチップ10は、各々集積回路が形成された複数の層L1、L2、…Lm、…Lnを積層して構成されている。なお、図1(A)では、本来は層により隠れている集積回路を、理解を容易にするため、各層L1、L2、…Lm、…Lnを透過して表している。例えば、図1(A)、図1(B)に示すように、最上の層L1には、集積回路12L1が形成され、2番目の層L2には、集積回路12L2が形成され、3番目の層L3には、集積回路L3が形成され、以下、同様に、各層に集積回路が形成されている。なお、各層毎に異なる機能の集積回路が形成されている。
各集積回路は、それぞれ機能が異なり、その具体的構成は異なるが、それぞれを集積回路とその集積回路からの接続線とにより考えると、同様であるので、以下、最上の層L1に形成された集積回路12L1を例にとり説明する。
図1(A)に示すように、集積回路12L1の接続線14は、当該層12L1内で終端している。接続線14の終端14Tの位置は、各層内で終端していればどこで終端してもよいが、層内の層の周辺に位置している。
各層L1、L2、…Lm、…Lnの各集積回路12L1、12L2、…12Lm、…12Lnの接続線14の終端14Tが位置する周辺の位置には、特別部20が形成されている。この特別部20は、後述するように、容易に貫通穴が形成される部材で形成されている。すなわち、貫通穴は、エッチングやレーザにより形成されるので、特別部20は、エッチングやレーザ等により容易に貫通穴が形成される部材で形成されている。
ところで、各層L1、L2、…Lm、…Lnの各集積回路12L1、12L2、…12Lm、…12Lnにおいて、所定の機能が発揮されるためには、各集積回路12L1、12L2、…12Lm、…12Lnが他の集積回路12L1、12L2、…12Lm、…12Lnの何れか又は後述する基板(プリント基板)の電極と接続されなくてはならない。
まず、本実施の形態において、各集積回路12L1、12L2、…12Lm、…12Lnと、他の集積回路12L1、12L2、…12Lm、…12Lnの何れかと、がどように接続されているかを、図2を参照して説明する。なお、層L2の集積回路12L2と、層Lnの集積回路12Lnとの接続関係を代表して説明する。
図2に示すように、本実施の形態では、層(第1の層)L2の集積回路(第1の集積回路)12L2の接続線14の終端(第1の終端)14Tと、層(第2の層)Lnの集積回路(第2の集積回路)12Lnの接続線14の終端(第2の終端)14Tとが接続されるように、複数の層L1、L2、…Lm、…Lnの特別部20において貫通穴18が形成されている。貫通穴18内には、導電性の部材、例えば、エポキシ樹脂が充填されている。このように、導電性のエポキシ樹脂が充填される貫通穴18に、層L2の集積回路12L2の接続線14の終端14Tと、層Lnの集積回路12Lnの接続線14の終端14Tとが接続されているので、各々の終端14Tが接続される。
なお、貫通穴18内に導電性の部材を充填することに代えて、内面を導電性の部材(金属など)で形成するようにしてもよい。すなわち、層L2の集積回路12L2の接続線14の終端14Tと、層Lnの集積回路12Lnの接続線14の終端14Tとを、貫通穴18の金属の内面を介して接続するようにしてもよい。
以上説明したように、各層L1、L2、…Lm、…Lnの各集積回路12L1、12L2、…12Lm、…12Lnの接続線14の終端14Tが、特別部20に形成された貫通穴18に位置するので、特別部20のI-I断面図である図1(B)に示すように、各層L1、L2、…Lm、…Lnの各集積回路12L1、12L2、…12Lm、…12Lnの接続線14の終端14Tが各層毎に異なる高さに位置している。例えば、最上の層L1における集積回路12L1の接続線14の終端14Tが最上位置に位置し、2番目の層L2における集積回路12L2の接続線14の終端14Tが2番目の高さ位置に位置し、以下、同様に、各層の各集積回路の接続線の終端14Tが各層毎に異なる高さに位置している。そして、例えば、前述したように、層L2の集積回路12L2の接続線14の終端14Tと、層Lnの集積回路12Lnの接続線14の終端14Tとが、同一の貫通穴18を介して接続されている。
次に、各集積回路12L1、12L2、…12Lm、…12Lnが後述するプリント基板の電極とどのように接続されているかを、図3を参照して説明する。
図3に示すように、プリント基板30には、複数の電極32が設けられている。上記各層の集積回路の接続線の終端14Tが位置する特別部の位置に設けられた貫通穴がこの電極32に位置するように、ICチップ10がプリント基板30に配置されている。すなわち、図4に示すように、貫通穴18内には、導電性の部材、例えば、上記のように、エポキシ樹脂が充填されている。このように、導電性のエポキシ樹脂が充填される貫通穴18に各層の集積回路の接続線の終端14Tが接続され、貫通穴18の下端が電極30の上に位置する。よって、各層の集積回路の接続線の終端14Tとプリント電極の電極30とが貫通穴18のエポキシ樹脂を介して接続されている。
なお、貫通穴18内に導電性の部材を充填することに代えて、内面を導電性の部材(金属など)で形成するようにしてもよい。すなわち、各層の集積回路の接続線の終端14Tと、プリント電極の電極30とを貫通穴18の金属の内面を介して接続するようにしてもよい。
以上のように構成される半導体集積回路装置は、具体的には次のように製造される。
すなわち、各層の集積回路の接続線の終端14Tとプリント電極の電極30とが貫通穴18のエポキシ樹脂を介して接続されるように、貫通穴18が形成されたICチップ10を、プリント基板30上に位置決めして、接着剤により接着する。なお、貫通穴18が未形成のICチップ10をプリント基板上に配置して接着した後に、貫通穴18を形成するようにしてもよい。
10 ICチップ(半導体集積回路)
30 プリント基板(基板)
L1〜Ln 層
12L1〜12Ln 集積回路
14 接続線
14T 終端
18 貫通穴
20 特別部
32 電極
30 プリント基板(基板)
L1〜Ln 層
12L1〜12Ln 集積回路
14 接続線
14T 終端
18 貫通穴
20 特別部
32 電極
Claims (9)
- 異なる機能を有する集積回路が各々形成された複数の層を積層して構成された半導体集積回路であって、
各層に形成された集積回路からの接続線が各層内で終端していることを特徴とする半導体集積回路。 - 前記複数の層の内の第1の層に形成された第1の集積回路からの接続線の第1の終端と、前記複数の層の内の第2の層に形成された第2の集積回路からの接続線の第2の終端とが接続されるように、前記複数の層に、内部が導電性となるように処理された貫通穴が形成されたことを特徴とする請求項1記載の半導体集積回路。
- 前記貫通穴内に導電性材料が充填、又は、前記貫通穴の内面が導電性の部材で形成されていることを特徴とする請求項1記載の半導体集積回路。
- 各層に形成された集積回路からの接続線の各終端は、各層の周辺に位置することを特徴とする請求項1乃至請求項3の何れか1項に記載の半導体集積回路。
- 請求項1記載の半導体集積回路と、基板とを接着して構成される半導体集積回路装置であって、
前記複数の層の内の少なくとも1つの層に形成された集積回路からの接続線の終端と、前記基板に設けられた電極とが接続されるように、前記複数の層に、内部が導電性となるように処理された貫通穴が形成されたことを特徴とする半導体集積回路装置。 - 前記貫通穴内が導電性材料で充填、又は、前記貫通穴の内面が導電性の部材で形成されていることを特徴とする請求項5記載の半導体集積回路装置。
- 前記1つの層に形成された集積回路からの接続線の終端は、該層の周辺に位置することを特徴とする請求項5又は請求項6記載の半導体集積回路装置。
- 請求項1記載の半導体集積回路と、基板とを接着して製造される半導体集積回路装置の製造方法であって、
前記複数の層の内の第1の層に形成された第1の集積回路からの接続線の第1の終端と、前記複数の層の内の第2の層に形成された第2の集積回路からの接続線の第2の終端とが接続されるように、前記複数の層に、内部が導電性となるように処理された貫通穴を形成するステップと、
前記貫通穴が形成された前記半導体集積回路と、基板とを接着するステップと、
を有する半導体集積回路装置の製造方法。 - 請求項1記載の半導体集積回路と、基板とを接着して製造される半導体集積回路装置の製造方法であって、
前記複数の層の内の少なくとも1つの層に形成された集積回路からの接続線の終端と、前記基板に設けられた電極とを接続するための、内部が導電性となるように処理された貫通穴を前記複数の層に形成するステップと、
前記貫通穴が形成された前記半導体集積回路と、基板とを接着するステップと、
を有する半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004270185A JP2006086367A (ja) | 2004-09-16 | 2004-09-16 | 半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004270185A JP2006086367A (ja) | 2004-09-16 | 2004-09-16 | 半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006086367A true JP2006086367A (ja) | 2006-03-30 |
Family
ID=36164611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004270185A Pending JP2006086367A (ja) | 2004-09-16 | 2004-09-16 | 半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006086367A (ja) |
-
2004
- 2004-09-16 JP JP2004270185A patent/JP2006086367A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4934053B2 (ja) | 半導体装置およびその製造方法 | |
JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
JP2009044110A (ja) | 半導体装置及びその製造方法 | |
JP2008166439A (ja) | 半導体装置およびその製造方法 | |
JP2009141169A (ja) | 半導体装置 | |
JP4930699B2 (ja) | 半導体装置 | |
KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
JP5358089B2 (ja) | 半導体装置 | |
US7952181B2 (en) | Wiring substrate for a multi-chip semiconductor device | |
JP2005033201A (ja) | 半導体パッケージ | |
JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
US7498666B2 (en) | Stacked integrated circuit | |
JP2008103725A (ja) | 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法 | |
JP2009111062A (ja) | 半導体装置及びその製造方法 | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
JP2009054684A (ja) | 半導体pop装置 | |
JP4701779B2 (ja) | 集積回路パッケージ組立構造 | |
JP2013201218A (ja) | 半導体装置とそれを用いた半導体モジュール | |
US20070284717A1 (en) | Device embedded with semiconductor chip and stack structure of the same | |
JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール | |
JP2016063002A (ja) | 半導体装置およびその製造方法 | |
JP2006086367A (ja) | 半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法 | |
JP4716836B2 (ja) | 半導体装置 | |
JP2007067234A (ja) | 半導体装置及びその製造方法 |