JP2000208692A - リ―ドフレ―ム及び半導体装置 - Google Patents

リ―ドフレ―ム及び半導体装置

Info

Publication number
JP2000208692A
JP2000208692A JP11007216A JP721699A JP2000208692A JP 2000208692 A JP2000208692 A JP 2000208692A JP 11007216 A JP11007216 A JP 11007216A JP 721699 A JP721699 A JP 721699A JP 2000208692 A JP2000208692 A JP 2000208692A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
general
die pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11007216A
Other languages
English (en)
Inventor
Yusuke One
裕介 大根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11007216A priority Critical patent/JP2000208692A/ja
Publication of JP2000208692A publication Critical patent/JP2000208692A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 電極パッドとリード端子の配列状態が対応関
係にあるため、リード端子の仕様に変更が生じた場合に
は半導体チップの配線設計を変更しなければならない。 【解決手段】 半導体チップを搭載するためのダイパッ
ド１３と、先端をダイパッド１３に向けた状態で配置さ
れた複数のリード端子１５ａ，１５ｂ…とを備えたリー
ドフレーム７において、ダイパッド１３とリード端子１
５ａ，１５ｂ…との間に、ダイパッド１３の外周に沿っ
て引き回された汎用リード１７，１７’を設けたことを
特徴としている。汎用リード１７，１７’を介して半導
体チップ上の所定の電極パッドと所定のリード端子とを
接続させることで、電極パッドとリード端子１５ａ，１
５ｂ…の接続の自由度を向上させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム及
び半導体装置に関し、特には汎用性に優れたリードフレ
ーム及びこれを用いた半導体装置に関する。
【０００２】
【従来の技術】図７には、リードフレームとこれを用い
た半導体装置の要部平面図を示す。この図に示すよう
に、リードフレーム１は、支持リード１１を介してフレ
ーム本体（図示省略）に支持されたダイパッド１３、ダ
ムパー（図示省略）を介してフレーム本体に支持された
複数のリード端子１５ａ，１５ｂ…を備えたものであ
る。リード端子１５ａ，１５ｂ…は、その先端がダイパ
ッド１３に向かう状態で放射状に配置されている。
【０００３】また、このリードフレーム１を用いた半導
体装置３は、ダイパッド１３上に半導体チップ５を搭載
してなる。半導体チップ５の表面には、それぞれが特定
の機能を備えた電極パッド５１ａ，５１ｂ…が設けら
れ、これらの電極パッド５１ａ，５１ｂ…とリード端子
１５ａ，１５ｂ…の先端とがボンディングワイヤー６で
接続された状態になっている。また、半導体チップ５と
リード端子１５ａ，１５ｂ…の先端は、ここでは図示を
省略した樹脂で封止され、各リード端子１５ａ，１５ｂ
…はダムバー部分で切り離されて絶縁された状態にな
る。このような半導体装置３においては、各リード端子
１５ａ，１５ｂ…は特定の機能を備えた端子となる。
【０００４】
【発明が解決しようとする課題】ところが、このような
構成のリードフレーム及び半導体装置には、以下のよう
な課題があった。すなわち、リードフレーム１及びこれ
を用いた半導体装置３においては、半導体装置３の機能
やこれを実装するうえでの規制によって、リードフレー
ム１におけるリード端子１５ａ，１５ｂ…の本数や配置
状態、さらには半導体チップ５表面における各電極パッ
ド５１ａ，５１ｂ…の配置状態等が、予め決められてい
る。
【０００５】このため、図８に示すように、電極パッド
５１ａをリード端子１５ｂに接続し、電極パッド５１ｂ
をリード端子１５ａに接続するように、リードフレーム
１におけるリード端子１５ａ，１５ｂ…の仕様が変更さ
れた場合には、ボンディングワイヤー６が交差しないよ
うに、半導体チップ５における配線設計を変更し電極パ
ッド５１ａ，５１ｂの配置状態を並び変える必要があ
る。これは半導体装置の製造期間及び製造コストを増加
させる要因になる。
【０００６】また、同一に設計された同一機能を有する
半導体チップであっても、その半導体チップに設けられ
た複数の電極パッドのうち、異なる組み合わせの電極パ
ッドを使用することで異なる半導体装置を構成する場合
がある。このような場合には、図９に示すように、複数
の電極パッド５１ａ，５１ｂ…のうち使用する電極パッ
ド５１ｂ，５１ｄ，５１ｅ，５１ｇの配置に合わせたリ
ードフレーム１が用意される。このリードフレーム１に
は、リード端子１５ａ，１５ｂ…が備えられている。と
ころが、このような半導体装置において、電気的特性の
向上のためにＶDDの補強を行う必要が生じると、本来使
用される予定のなかったもう一つのＶDD用の電極パッド
５１ｈをＶDD用のリード端子１５ｂに、図中破線で示す
ボンディングワイヤー６’によって接続しなければなら
ない。このような場合であっても、ボンディングワイヤ
ー６’が他のボンディングワイヤー６に影響を及ぼすこ
とのないように、例えばボンディングワイヤー６’が他
のボンディングワイヤー６と交差することのないよう
に、半導体チップ５における配線設計を変更し、電極パ
ッド５１ａ，５１ｂ…の配置状態を並び変える必要があ
る。
【０００７】しかも、半導体装置においてはリード端子
の本数は規格で決められている。このため、図１０に示
すように、２つの半導体チップ５，５’を１つのリード
フレーム１’に搭載して構成された半導体装置３’にお
いては、この規格に合わせて電極パッドの使用数を減ら
さなければならない場合がある。例えば、１６個の電極
パッドを有する半導体チップ５と１２個の電極パッドを
有する半導体チップ５’とを用いた場合、利用できる電
極パッドは２８個になるが、そのうち４個の電極パッド
を未使用にして２４個の電極パッドのみを２４本のリー
ド端子に接続させて使用する。このため、半導体チップ
５，５’の持つ機能を十分に生かしきることができなか
った。
【０００８】そので本発明は、汎用性に優れたリードフ
レーム及びこれを用いた半導体装置を提供し、もって半
導体装置の製造期間及び製造コストの低減を図ることを
目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の請求項１記載の発明は、半導体チップを搭載するため
のダイパッドと、先端を前記ダイパッドに向けた状態で
配置された複数のリード端子とを備えたリードフレーム
において、前記ダイパッドと前記リード端子との間に、
当該ダイパッドの外周に沿って引き回された汎用リード
を設けたことを特徴としている。
【００１０】このような構成のリードフレームでは、ダ
イパッド上に搭載される半導体チップ表面の所定の電極
パッドをボンディングワイヤーによって汎用リードに接
続し、この汎用リードをボンディングワイヤーによって
所定のリード端子に接続することで、所定の電極パッド
及び所定のリード端子に対して任意の位置で汎用リード
との接続が行われる。このため、ボンディングワイヤー
を引き回すことなく、汎用リードを介して所定の電極パ
ッドと所定のリード端子とが接続される。したがって、
リード端子と電極パッドとの接続の自由度が広げられ
る。
【００１１】そして、請求項２記載の発明は、このよう
なリードフレームにおいて、前記汎用リードからリード
端子を延設させたことを特徴としている。この場合に、
半導体チップ表面の特定の電極パッドを汎用リードに接
続させることで、この汎用リードから延設させたリード
端子と特定の電極パッドとの接続が図られる。
【００１２】また、請求項３記載の発明は、ダイパッド
上に搭載された半導体チップと、先端を前記ダイパッド
に向けた状態で配置されると共に前記半導体チップ表面
の電極パッドとボンディングワイヤーで接続されたリー
ド端子とを備えた半導体装置において、前記ダイパッド
と前記リード端子との間に、当該ダイパッドの外周に沿
って引き回され、かつ前記半導体チップ表面の電極パッ
ド及び前記リード端子とボンディングワイヤーを介して
接続された汎用リードを設けたことを特徴としている。
【００１３】このような構成の半導体装置では、半導体
チップ表面の電極パッドとリード端子とにボンディング
ワイヤーを介して接続された汎用リードが、ダイパッド
の外周に沿って引き回されていることから、これらの電
極パッド及びリード端子は、任意の位置で汎用リードに
接続されることになる。このため、この汎用リードを介
して接続される電極パッドとリード端子とは、ボンディ
ングワイヤーを引き回すことなく接続されたものにな
る。したがって、この半導体装置は、ボンディングワイ
ヤーによるリード端子と電極パッドとの接続の自由度が
広げられたものになる。
【００１４】そして、請求項４記載の発明は、ダイパッ
ド上に搭載された半導体チップと、先端を前記ダイパッ
ドに向けた状態で配置されると共に前記半導体チップ表
面の電極パッドとボンディングワイヤーで接続されたリ
ード端子とを備えた半導体装置において、前記ダイパッ
ドと前記リード端子との間に、当該ダイパッドに沿って
引き回され、かつ前記半導体チップ表面の電極パッドと
ボンディングワイヤーを介して接続された汎用リードを
設け、前記汎用リードからリード端子を延設させたこと
を特徴としている。
【００１５】このような構成の半導体装置では、ダイパ
ッドの外周に沿って引き回された汎用リードからリード
端子が延設されていることから、この汎用リードとリー
ド端子とはボンディングワイヤーを用いることなく接続
されたものになる。また、電極パッドは、任意の位置で
汎用リードを介してリード端子に接続されることにな
る。したがって、この汎用リードを介して接続される電
極パッドとリード端子とは、ボンディングワイヤーを引
き回すことなく接続されたものになり、この半導体装置
は、ボンディングワイヤーによるリード端子と電極パッ
ドとの接続の自由度が広げられたものになる。
【００１６】
【発明の実施の形態】以下、本発明のリードフレーム及
び半導体装置を適用して実施の形態を図面に基づいて説
明する。各実施形態においては、リードフレームの構成
を説明した後に、このリードフレームを用いた半導体装
置の構成を説明する。尚、従来の技術において図７〜図
１０を用いて説明したと同様の構成要素には同一の符号
を付して説明を行う。
【００１７】（第１実施形態）図１は、第１実施形態の
リードフレームを説明する要部平面図である。この図に
示すリードフレーム７は、支持リード１１を介して両脇
のフレーム本体１２に支持されたダイパッド１３、ダム
バー１４を介してフレーム本体１２に支持された複数の
リード端子１５ａ，１５ｂ…を備えたものである。リー
ド端子１５ａ，１５ｂ…は、その先端がダイパッド１３
に向かう状態で放射状に配置されている。
【００１８】また、リード端子１５ａ，１５ｂ…とダイ
パッド１３との間には、本発明に特有な汎用リード１
７，１７’が設けられている。これらの汎用リード１
７，１７’は、ダイパッド１３の外周に沿って引き回さ
れると共に、ダイパッド１３及び各リード端子１５ａ，
１５ｂ…とは絶縁性を保って設けられており、例えば、
支持リード１２を介してフレーム本体に支持されてい
る。
【００１９】この汎用リード１７，１７’の幅は、半導
体装置を組み立てる際に、汎用リード１７，１７へのボ
ンディングワイヤー（図示省略）の接続が可能な幅であ
ることとする。また、汎用リード１７，１７’とダイパ
ッド１３及び各リード端子１５ａ，１５ｂとの間隔は、
半導体装置を組み立てる際に、汎用リード１７，１７’
とダイパッド１３上に搭載される半導体チップ（図示省
略）表面の電極パッド及び各リード端子１５ａ，１５ｂ
とをボンディングワイヤーによって接続可能な間隔とす
る。
【００２０】このような構成のリードフレーム７では、
ダイパッド１３上に搭載される半導体チップ表面の所定
の電極パッドをボンディングワイヤーによって汎用リー
ド１７，１７’に接続し、これらの汎用リード１７，１
７’をボンディングワイヤーによって所定のリード端子
１５ａ，１５ｂ…に接続することで、所定の電極パッド
及び所定のリード端子１５ａ，１５ｂ…に対して任意の
位置で汎用リード１７，１７’との接続が行われる。こ
のため、ボンディングワイヤーを引き回すことなく、汎
用リードを介して所定の電極パッドと所定のリード端子
１５ａ，１５ｂ…とが接続される。したがって、リード
端子１５ａ，１５ｂ…と電極パッドとの接続の自由度が
広げられる。
【００２１】このような構成のリードフレーム７を用い
た半導体装置の構成を図２の要部平面図に基づいて説明
する。リードフレーム７のダイパッド１３上には、半導
体チップ５が搭載（ダイボンディング）されている。半
導体チップ５表面には、電極パッド５１ａ，５１ｂ…が
設けられている。そして、各電極パッド５１ａ，５１ｂ
…は、ボンディングワイヤー６を介してリード端子１５
ａ，１５ｂ…と接続されている。
【００２２】ここで、これらの電極パッド５１ａ，５１
ｂ…の並びは、半導体装置８における端子変更のため、
対応する各リード端子１５ａ，１５ｂ…の配列順とは異
なる配列順になっている。このような状態において、電
極パッド５１ａとリード端子１５ｂ、及び電極パッド５
１ｃとリード端子１５ｃは、ボンディングワイヤー６に
よって直接接続されている。また、電極パッド５１ｂは
ボンディングワイヤー６によって汎用リード１７に接続
され、リード端子１５ａはボンディングワイヤー６によ
って汎用リード１７に接続されている。すなわち、電極
パッド５１ｂとリード端子１５ａとは、汎用リード１７
を介して接続された状態になっている。この際、汎用リ
ード１７に接続されるボンディングワイヤー６は、他の
ボンディングワイヤー６と交差しない位置でこの汎用リ
ード１７に対して接続されることとする。
【００２３】このように構成された半導体装置は、電極
パッド５１ａ，５１ｂ…の配置状態と、これに対応する
リード端子１５ａ，１５ｂ…の配置状態とが異なる場合
であっても、半導体チップ５の配線設計を変更すること
なく（すなわち、電極パッド５１ａ，５１ｂ…の配置状
態を変更することなく）組み立てられたものになる。
【００２４】図３は、第１実施形態のリードフレーム７
を用いた他の半導体装置の構成を示す要部平面図であ
る。この図に示す半導体装置８’では、半導体チップ５
表面に設けられた複数の電極パッド５１ａ，５１ｂ…の
うちの一部の電極パッド５１ｂ，５１ｄ，５１ｅ，５１
ｇのみを使用する場合において、本来使用される予定の
なかったもう一つのＶDD用の電極パッド５１ｈを、汎用
リード１７を介してＶDD用のリード端子１５ｂに接続さ
せた構成になっている。
【００２５】この半導体装置８’においても、本来使用
される予定のなかったもう一つのＶDD用の電極パッド５
１ｈは、この電極パッド５１ｈに近い任意の位置で汎用
リード１７に接続される。さらにＶDD用のリード端子１
５ｂに近い任意の位置で、この汎用リード１７が当該リ
ード端子１５ｂに接続される。したがって、ボンディン
グワイヤーを引き回すことなく、電極パッド５１ｈとリ
ード端子１５ｂとの接続を行うことが可能になる。この
結果、この半導体装置８’は、電極パッド５１ａ，５１
ｂ…の配置状態を変更することなく組み立てられたもの
になる。
【００２６】（第２実施形態）図４は、第２実施形態の
リードフレーム及び半導体装置を説明する平面図であ
る。この図に示すリードフレーム７’と第１実施形態で
図２を用いて説明したリードフレーム（７）との異なる
ところは、汎用リード１７から１つのリード端子（ここ
では、リード端子１５ａ）が延設されている点にある。
すなわち、リードフレーム７’に設けられた複数のリー
ド端子１５ａ，１５ｂ…のうちの一つのリード端子１５
ａは、その先端が汎用リード１７に接続された構成にな
っているのである。
【００２７】このようなリードフレーム７’を用いた半
導体装置では、汎用リード１７とリード端子１５ａとを
接続するためのボンディングワイヤーを設ける必要はな
い。
【００２８】このような構成のリードフレーム７’及び
半導体装置９は、上記第１実施形態の半導体装置と同様
の効果を得ることができる。
【００２９】図５は、第２実施形態のリードフレーム
７’を用いた他の半導体装置９’の構成を示す要部平面
図である。ただし、このリードフレーム７’において
は、汎用リード１７からＶDD用のリード端子１５ｂが延
設されていることとする。
【００３０】この図に示す半導体装置９’でも、汎用リ
ード１７とリード端子１５ｂとを接続するためのボンデ
ィングワイヤーを設ける必要はない。また、このような
構成のリードフレーム７’及び半導体装置９’は、上記
第１実施形態の半導体装置と同様の効果を得ることがで
きる。
【００３１】（第３実施形態）図６は、第３実施形態の
リードフレーム及び半導体装置を説明する平面図であ
る。この図に示すリードフレーム７”には、２つのダイ
パッド１３，１３’が備えられており、各ダイパッド１
３，１３’は、支持リード１１を介してフレーム本体
（図示省略）に支持されると共に互いを支持した状態に
なっている。また、これらのダイパッド１３，１３’の
周囲には、第１実施形態及び第２実施形態と同様にリー
ド端子１５ａ，１５ｂ……及び汎用リード１７，１７’
が設けられている。
【００３２】ここでは、特に、ダイパッド１３，１３’
及び支持リード１１で分割された２本の汎用リード１
７，１７’が、それぞれ絶縁性を保って設けられている
こととする。また、各汎用リード１７，１７’からは、
それぞれリード端子１５ｇ，１５ｑが延設されている。
【００３３】このような構成のリードフレーム７”を用
いた半導体装置の構成を説明する。リードフレーム７”
のダイパッド１３上には、例えば１６の電極パッド５１
ａ，５１ｂ…を有する半導体チップ５が搭載されてい
る。これらの電極パッド５１ａ，５１ｂ…のうちの１つ
はＶDD用の電極パッドであり、もう１つはＶSS用の電極
パッドである。また、リードフレーム７”のダイパッド
１３’上には、１２の電極パッド５１ａ’，５１ｂ’…
を有する半導体チップ５’が搭載されている。これらの
電極パッド５１ａ’，５１ｂ’…のうちの２つはＶDD用
の電極パッドであり、さらにもう２つはＶSS用の電極パ
ッドである。
【００３４】そして、これらの半導体チップ５，５’表
面の電極パッド５１ａ，５１ｂ…，５１ａ’，５１ｂ’
…のうち、上記３つのＶDD用の電極パッド及び３つのＶ
SS用の電極パッド以外の電極パッド５１ａ，５１ｂ…，
５１ａ’，５１ｂ’…は、各リード端子１５ａ，１５ｂ
…の配列順に対応する配列順で設けられている。そし
て、これらの電極パッド５１ａ，５１ｂ…，５１ａ’，
５１ｂ’…と、各リード端子１５ａ，１５ｂ…とは、ボ
ンディングワイヤー６によって直接接続されている。
【００３５】一方、ＶDD用の電極パッドは、ボンディン
グワイヤー６によって汎用リード１７に接続され、ＶSS
用の電極パッドはボンディングワイヤー６によって汎用
リード１７’に接続されている。
【００３６】このような構成の半導体装置では、複数
（ここでは３つ）のＶDD用の電極パッドやＶSS用の電極
パッドを２つの汎用リード１７，１７’に接続させ、こ
れらの汎用リード１７，１７’からそれぞれリード端子
１５ｇ，１５ｑを延設させたことで、全ての電極パッド
５１ａ，５１ｂ…，５１ａ’，５１ｂ’…を使用しなが
らもリード端子数を削減することが可能になる。この結
果、各半導体チップ５，５’の性能が十分に活用され、
かつ規格に合ったリード端子数の半導体装置を得ること
が可能になる。
【００３７】
【発明の効果】以上説明したように本発明の請求項１に
係るリードフレームによれば、ダイパッドとリード端子
との間にダイパッドの外周に沿って引き回された汎用リ
ードを設けた構成を採用したことで、この汎用リードを
介してダイパッド上の半導体チップとリード端子とを接
続することで、ボンディングワイヤーによるこれらの接
続状態の自由度を広げることが可能になる。したがっ
て、ダイパッド上に搭載される半導体チップ表面の電極
パッドの配置状態の自由度の向上を図ることができる。
この結果、半導体チップに対するリードフレームの汎用
性を向上させることが可能になる。
【００３８】また、本発明の請求項３または請求項４記
載の半導体装置によれば、このような構成のリードフレ
ームを用いたことで、リード端子の仕様が変更された場
合であっても、半導体チップの配線設計を変更すること
なく導体チップ表面の電極パッドとリード端子とを接続
させることが可能になる。したがって、設計変更による
製造期間及び製造コストの増加を防止した半導体装置を
得ることができる。この結果、半導体装置の製造期間及
び製造コストの低減を図ることが可能になる。
【図面の簡単な説明】
【図１】第１実施形態のリードフレームの構成を説明す
る平面図である。
【図２】第１実施形態のリードフレームを用いた半導体
装置の構成を説明する要部平面図である。
【図３】第１実施形態の他の例を説明する要部平面図で
ある。
【図４】第２実施形態のリードフレーム及びこれを用い
た半導体装置の構成を説明する要部平面図である。
【図５】第２実施形態の他の例を説明する要部平面図で
ある。
【図６】第３実施形態のリードフレーム及びこれを用い
た半導体装置の構成を説明する要部平面図である。
【図７】従来のリードフレーム及びこれを用いた半導体
装置の構成を説明する要部平面図である。
【図８】従来の課題を説明する要部平面図（その１）で
ある。
【図９】従来の課題を説明する要部平面図（その２）で
ある。
【図１０】従来の課題を説明する要部平面図（その３）
である。
【符号の説明】
５，５’…半導体チップ、６…ボンディングワイヤー、
７，７’，７”…リードフレーム、８，８’，９，
９’，９”…半導体装置、１３，１３’…ダイパッド、
１５ａ，１５ｂ，１５ｃ…リード端子、１７，１７’…
汎用リード、５１ａ，５１ｂ…，５１ａ’，５１ｂ’…
電極パッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するためのダイパッ
    ドと、先端を前記ダイパッドに向けた状態で配置された
    複数のリード端子とを備えたリードフレームにおいて、 前記ダイパッドと前記リード端子との間に、当該ダイパ
    ッドの外周に沿って引き回された汎用リードを設けたこ
    とを特徴とするリードフレーム。
  2. 【請求項２】 請求項１記載のリードフレームにおい
    て、 前記汎用リードからリード端子を延設させたことを特徴
    とするリードフレーム。
  3. 【請求項３】 ダイパッド上に搭載された半導体チップ
    と、先端を前記ダイパッドに向けた状態で配置されると
    共に前記半導体チップ表面の電極パッドとボンディング
    ワイヤーで接続されたリード端子とを備えた半導体装置
    において、 前記ダイパッドと前記リード端子との間に、当該ダイパ
    ッドの外周に沿って引き回され、かつ前記半導体チップ
    表面の電極パッド及び前記リード端子とボンディングワ
    イヤーを介して接続された汎用リードを設けたことを特
    徴とする半導体装置。
  4. 【請求項４】 ダイパッド上に搭載された半導体チップ
    と、先端を前記ダイパッドに向けた状態で配置されると
    共に前記半導体チップ表面の電極パッドとボンディング
    ワイヤーで接続されたリード端子とを備えた半導体装置
    において、 前記ダイパッドと前記リード端子との間に、当該ダイパ
    ッドの外周に沿って引き回され、かつ前記半導体チップ
    表面の電極パッドとボンディングワイヤーを介して接続
    された汎用リードを設け、 前記汎用リードからリード端子を延設させたことを特徴
    とする半導体装置。
JP11007216A 1999-01-14 1999-01-14 リ―ドフレ―ム及び半導体装置 Pending JP2000208692A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11007216A JP2000208692A (ja) 1999-01-14 1999-01-14 リ―ドフレ―ム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11007216A JP2000208692A (ja) 1999-01-14 1999-01-14 リ―ドフレ―ム及び半導体装置

Publications (1)

Publication Number Publication Date
JP2000208692A true JP2000208692A (ja) 2000-07-28

Family

ID=11659814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11007216A Pending JP2000208692A (ja) 1999-01-14 1999-01-14 リ―ドフレ―ム及び半導体装置

Country Status (1)

Country Link
JP (1) JP2000208692A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227278A (ja) * 2007-03-14 2008-09-25 Nec Electronics Corp 半導体装置およびその製造方法
JP2019071488A (ja) * 2019-02-06 2019-05-09 ローム株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227278A (ja) * 2007-03-14 2008-09-25 Nec Electronics Corp 半導体装置およびその製造方法
JP2019071488A (ja) * 2019-02-06 2019-05-09 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5473514A (en) Semiconductor device having an interconnecting circuit board
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP3154579B2 (ja) 半導体素子搭載用のリードフレーム
JPH01107548A (ja) 半導体装置
JPH04307943A (ja) 半導体装置
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
KR20040023483A (ko) 전자소자 및 그 전자소자를 사용한 전자장치
JP2001156251A (ja) 半導体装置
US5550401A (en) Lead on chip semiconductor device having bus bars and crossing leads
JP2000208692A (ja) リ―ドフレ―ム及び半導体装置
JP2002319607A (ja) 半導体チップ
JP3942495B2 (ja) 半導体装置
JPS60180154A (ja) 半導体装置
CN220710307U (zh) 芯片结构和固态硬盘
JPH08250620A (ja) 半導体装置
JP2507855B2 (ja) 半導体装置
US6459157B1 (en) Semiconductor device and double-sided multi-chip package
JPH0666351B2 (ja) 半導体集積回路
JP2562773Y2 (ja) 半導体集積回路素子
JP4502489B2 (ja) マルチチップ半導体装置
JPH0376260A (ja) 半導体集積回路
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JPS5823469A (ja) 複合パワ−トランジスタ
CN116960091A (zh) 芯片结构、芯片制造方法和固态硬盘
JPS6022327A (ja) 半導体装置