CN109817598B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109817598B
CN109817598B CN201811391663.5A CN201811391663A CN109817598B CN 109817598 B CN109817598 B CN 109817598B CN 201811391663 A CN201811391663 A CN 201811391663A CN 109817598 B CN109817598 B CN 109817598B
Authority
CN
China
Prior art keywords
semiconductor device
outer edge
conductor
edge portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811391663.5A
Other languages
English (en)
Other versions
CN109817598A (zh
Inventor
太田尚城
宫地庆太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN109817598A publication Critical patent/CN109817598A/zh
Application granted granted Critical
Publication of CN109817598B publication Critical patent/CN109817598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明的半导体装置具备：基体、半导体元件、第一导体和第二导体。基体具有外缘，外缘包括第一部分和第二部分以及第三部分，第一部分和第二部分实质上互相平行，第三部分在与第一部分和第二部分双方交叉的方向上延伸。半导体元件被基体覆盖。第一导体与半导体元件连接，并且从外缘中的第一部分向基体的外部突出。第二导体与半导体元件连接，并且从外缘中的第三部分向基体的外部突出。

Description

半导体装置
技术领域
本发明涉及一种具备被基体覆盖的半导体元件的半导体装置。
背景技术
已知在基板上具备半导体元件的半导体装置。在制造这样的半导体装置时，使用安装有半导体元件的引线框(例如参照专利文献1。)
现有技术文献
专利文献
专利文献1：日本实公昭49-22855号公报
发明内容
然而，在如上所述使用支撑半导体元件的引线框的情况下，最终引线框被从半导体装置上除去。但是，用于支撑半导体元件的导电性的线条部分的一部分残存在半导体装置中，并且呈前端从模制成形的绝缘体突出的状态。这样的导电性的线条部分被称作连杆(T ie bar)等。因为该连杆大多与半导体元件导通，所以在例如其他导体无意中与连杆接触的情况下，有可能给半导体元件造成不良影响。
因此，期望提供一种操控性优异且具有更高的动作可靠性的半导体装置。
本发明的一种实施方式的半导体装置具备：基体、半导体元件、第一导体和第二导体。基体具有外缘，外缘包括第一部分和第二部分以及第三部分，第一部分和第二部分实质上互相平行，第三部分在与第一部分和第二部分双方交叉的方向上延伸。半导体元件被基体覆盖。第一导体与半导体元件连接，并且从外缘中的第一部分向基体的外部突出。第二导体与半导体元件连接，并且从外缘中的第三部分向基体的外部突出。
附图说明
图1A是表示本发明的一种实施方式的半导体装置的外观的概略结构例子的平面图。
图1B是表示图1A所示的半导体装置的内部的概略结构例子的平面图。
图2A是表示图1A所示的半导体装置的制造方法的一个工序的平面图。
图2B是表示继图2A之后的一个工序的平面图。
图2C是表示继图2B之后的一个工序的平面图。
图2D是表示继图2C之后的一个工序的平面图。
图2E是表示继图2D之后的一个工序的平面图。
图3是表示作为第一变形例的半导体装置的外观的概略结构例子的平面图。
图4是表示作为第二变形例的半导体装置的外观的概略结构例子的平面图。
图5是表示作为第三变形例的半导体装置的外观的概略结构例子的平面图。
符号的说明
1、1A～1C 半导体装置
10、10A～10C 模制树脂
11 半导体元件
12 半导体芯片
13 基板
14 第一焊垫
15 第二焊垫
16第三焊垫
21 支持部
31 第一电子部件
32 第二电子部件
E1～E6、E11、E12、E21～E24 外缘部分
T1～T4 连杆
具体实施方式
以下，参照附图对用于实施本发明的实施方式进行详细说明。以下说明的实施方式全都表示本发明所优选的一个具体例子。因此，在以下的实施方式中所示的数值、形状、材料、构成要素、构成要素的配置位置以及连接形态等，仅仅是一个例子，并不旨在限定本发明。因此，对以下的实施方式的构成要素中的、在表示本发明的最上位概念的独立权利要求中没有记载的构成要素，作为任意的构成要素进行说明。再有，各个附图仅是示意图，图示并不一定严密。另外，在各个附图中，对实质上同一的结构附加同一的符号，并且省略或简化重复的说明。再有，说明按以下的顺序进行。
1.实施方式(从埋设有半导体元件的模制树脂突出3个连杆的半导体装置的例子。)
1.1半导体装置的整体结构
1.2半导体装置的制造方法
1.3半导体装置的作用效果
2.变形例(第一～第三变形例)
2.1第一变形例(从埋设有半导体元件的模制树脂突出4个连杆的半导体装置的例子。)
2.2第二变形例(从埋设有半导体元件的半圆形状的模制树脂的弯曲的外缘部分突出3个连杆的半导体装置的例子。)
2.3第三变形例(从埋设有半导体元件的模制树脂的弯曲的外缘部分和直线状的外缘部分突出多个连杆的半导体装置的例子。)
<1.实施方式>
[1.1半导体装置1的整体结构]
图1A是示意性地表示具备本发明的一种实施方式的半导体元件11的半导体装置1的外观的概略结构例子的平面图。另外，图1B是示意性地表示半导体装置1的内部的概略结构例子的平面图。
如图1A和图1B所示，半导体装置1具有：埋设有包括半导体元件11的半导体芯片12的模制树脂10，以及从该模制树脂10的外缘突出的连杆T1～T3和多根导线(Lead)2。
模制树脂10由例如环氧树脂构成，并且在XY平面上呈通过由外缘部分E1～E5构成的外缘划定的五角形。在这里，外缘部分E1与外缘部分E5实质上互相平行，全都在X轴方向上延伸。另外，外缘部分E2与外缘部分E4实质上互相平行，全都在Y轴方向上延伸。也就是说，外缘部分E1和外缘部分E5与外缘部分E2和外缘部分E4实质上互相正交。并且，外缘部分E3在与外缘部分E1和外缘部分E5以及外缘部分E2和外缘部分E4双方的交叉方向上延伸。也就是说，外缘部分E3在对X轴方向和Y轴方向双方倾斜的方向上延伸。
连杆T1～T3分别从模制树脂10的外缘部分E1～E3向模制树脂10的外部突出。多根导线2分别从模制树脂10的外缘部分E5向-Y方向突出，并且以沿着外缘部分E5排列即在X轴方向上相邻的方式配置。多根导线2发挥作为用于进行半导体芯片12与外部装置连接的布线的功能。
半导体芯片12是在基板13上设置有半导体元件11等的部件，基板13载置在与连杆T2连接的支持部21上。在基板13上，除了半导体元件11之外，还分别设置有第一焊垫(pad)14、多个第二焊垫15和第三焊垫16。第一焊垫14、第二焊垫15和第三焊垫16全都与半导体元件11连接。第一焊垫14通过线W1与连杆T1连接。多个第二焊垫15分别通过多根线W2与多根导线2连接。并且，第三焊垫16通过线W3与连杆T3连接。因此，连杆T1、导线2和连杆T3分别通过线W1～W3以及第一焊垫14、第二焊垫15和第三焊垫16与半导体元件11连接。
再有，本实施方式的模制树脂10对应于本发明的“基体”的一个具体例子。另外，本实施方式的外缘部分E1、E5、E2和E3分别对应于本发明的“第一部分”、“第二部分”、“第三部分”和“第四部分”的一个具体例子。另外，本实施方式的半导体元件11对应于本发明的“半导体元件”的一个具体例子，本实施方式的连杆T1～T3分别对应于本发明的“第一～第三导体”的一个具体例子。
在该半导体装置1中，在连杆T1与连杆T2之间设置有第一电子部件31，并且在连杆T3与一根导线2之间设置有第二电子部件32。第一电子部件31和第二电子部件32是例如电容器、电阻体等。
另外，在半导体装置1中，如图1A所示，连杆T1的从外缘部分E1突出的长度L1、连杆T2的从外缘部分E2突出的长度L2和连杆T3的从外缘部分E3突出的长度L3，全都比导线2的从外缘部分E5突出的长度LL充分小。
[1.2半导体装置1的制造方法]
其次，参照图2A～图2E，对半导体装置1的制造方法进行说明。图2A～图2E分别示意性地表示半导体装置1的制造方法的一个工序的平面图。
首先，如图2A所示，准备引线框2Z。引线框2Z是最终成为支持部21、连杆T1～T3和多根导线2的部分分别与框部分20连接而一体化的导体。
其次，如图2B所示，在成为引线框2Z的支持部21的部分载置半导体芯片12。之后，如图2C所示，通过引线接合法(Wire bonding)，分别形成连接连杆T1与第一焊垫14的线W1，连接导线2与第二焊垫15的线W2，以及连接连杆T3与第三焊垫16的线W3。
接着，如图2D所示，以横架连杆T1与连杆T2的方式载置第一电子部件31，并且以横架一根导线2与连杆T3的方式载置第二电子部件32。
其次，由未图示的一对模具夹持引线框2Z中的设置有半导体芯片12的部分，并且在被该一对模具彼此夹持的空间填充环氧树脂等且固化，由此如图2E所示，形成埋设有半导体芯片12的模制树脂10。
最后，通过用切割刀等切掉引线框2Z的框部分20，可以获得图1A和图1B所示的半导体装置1。
[1.3半导体装置1的作用效果]
在这样的本实施方式的半导体装置1中，连杆T1从外缘部分E1向模制树脂10的外部突出，连杆T2从外缘部分E2向模制树脂10的外部突出。在这里，外缘部分E1与外缘部分E2在互相交叉的方向(在图1A和图1B中为正交方向)上延伸。也就是说，外缘部分E1与外缘部分E2以互相不平行的方式延伸。因此，在用镊子等导电性器具抓住半导体装置1的模制树脂10时，该导电性器具与连杆T1和连杆T2双方同时接触的可能性变得极低。因此，能够避免下列意外的事态：由于连杆T1与连杆T2通过镊子等导电性器具而短路，从而导致半导体元件11受到损伤等。因此，根据半导体装置1，能够确保优异的操控性和更高的动作可靠性。
特别是，在本实施方式的半导体装置1中，具有与半导体元件11连接的连杆T3，并且连杆T3从外缘部分E3向模制树脂10的外部突出，该外缘部分E3在与模制树脂10中的外缘部分E1和外缘部分E2双方交叉的斜方向上延伸。因此，在用镊子等导电性器具抓住半导体装置1的模制树脂10时，该导电性器具与连杆T1和连杆T3双方同时接触、导电性器具与连杆T2和连杆T3双方同时接触的可能性变得极低。因此，能够避免下列意外的事态：由于连杆T1与连杆T3短路、连杆T2与连杆T3短路，从而导致半导体元件11受到损伤等。
另外，在本实施方式的半导体装置1中，连杆T1的从外缘部分E1突出的长度L1、连杆T2的从外缘部分E2突出的长度L2和连杆T3的从外缘部分E3突出的长度L3，全都比导线2的从外缘部分E5突出的长度LL充分小。因此，在用镊子等导电性器具抓住半导体装置1的模制树脂10时，能够充分降低通过该导电性器具产生连杆T1～T3的意外短路的概率。
<2.变形例>
以上，虽然列举实施方式对本发明进行了说明，但是本发明并不限定于该实施方式，可以做出各种变化。
例如，虽然具体举例说明了半导体装置1的各个部件的结构例子(形状、配置、个数等)，但是它们不限定于上述实施方式所述的内容，也可以是其他的形状、配置，个数等。具体地说，本发明的半导体装置的基体的形状不限定于图1A和图1B所示的模制树脂10。另外，本发明的半导体装置的电子部件不限定于图1B等所示的第一电子部件31和第二电子部件32的形状和配置，能够采用其他形状和配置。另外，本发明的半导体装置也可以进一步具有其他电子部件。另外，本发明的第一～第三导体的形状和配置不限定于图1A和图1B等所示的内容，也可以是其他形状和配置。进一步说，本发明的半导体装置的导体的数量不限定于3个，可以是2个，也可以是4个以上。以下，对作为本发明的几个变形例的半导体装置进行说明。
[2.1第一变形例]
图3是表示作为本发明的第一变形例的半导体装置1A的外观的概略结构例子的平面图。在半导体装置1A中，除了用模制树脂10A代替模制树脂10且进一步具备连杆T4之外，其他与上述实施方式的半导体装置1实质上相同。模制树脂10A与模制树脂10不同的是：除了具有外缘部分E1～E5之外，还具有外缘部分E6。连杆T4从外缘部分E6向模制树脂10A的外部突出。在半导体装置1A中，模制树脂10A具有六边形的平面形状，并且夹在外缘部分E1与外缘部分E2之间的外缘部分E6在与外缘部分E1、外缘部分E2和外缘部分E3的任何一个都交叉的方向上延伸。
像这样，在作为本变形例的半导体装置1A中，连杆T1～T4分别从外缘部分E1～E3、E6向模制树脂10A的外部突出。在这里，外缘部分E1～E3、E6在互相交叉的方向(也就是互相不平行)上延伸。因此，在用镊子等导电性器具抓住半导体装置1A的模制树脂10A时，该导电性器具与连杆T1～T4中的2个以上同时接触的可能性变得极低。因此，能够避免下列意外的事态：由于连杆T1～T4中的2个以上彼此通过镊子等导电性器具而短路，从而导致半导体元件11受到损伤等。因此，在半导体装置1A中，也能够确保优异的操控性和更高的动作可靠性。
[2.2第二变形例]
图4是表示作为本发明的第二变形例的半导体装置1B的外观的概略结构例子的平面图。在半导体装置1B中，用模制树脂10B代替模制树脂10。除了这点之外，其他具有与上述实施方式的半导体装置1实质上相同的结构。模制树脂10B具有大致半圆形状的平面形状。模制树脂10B的外缘包括弯曲的外缘部分E11和以大致直线状延伸的外缘部分E12。在这里，连杆T1从外缘部分E11中的部分E11A向模制树脂10B的外部突出，连杆T2从外缘部分E11中的部分E11C向模制树脂10B的外部突出，连杆T3从外缘部分E11中的部分E11D向模制树脂10B的外部突出。但是，在外缘部分E11中，部分E11A的切线S1、部分E11C的切线S2与部分E11D的切线S3不在互相平行而在互相交叉的方向上延伸。特别是，切线S1～S3互相交叉的角度优选地大于等于45°。外缘部分E11在部分E11A的相反侧进一步包含部分E11B。部分E11A的切线S1与部分E11B的切线S4实质上平行。
像这样，在作为本变形例的半导体装置1B中，连杆T1～T3全都从弯曲的外缘部分E11向模制树脂10B的外部突出。在这里，在外缘部分E11中的设置有连杆T1的位置的切线S1，在外缘部分E11中的设置有连杆T2的位置的切线S2，与在外缘部分E11中的设置有连杆T3的位置的切线S3，在互相不同的方向上延伸。因此，在用镊子等导电性器具抓住半导体装置1B的模制树脂10B时，该导电性器具与连杆T1～T3中的2个以上同时接触的可能性变得极低。然而，在假如切线S1～S3平行的情况下，可能例如连杆T1与连杆T2相邻，连杆T1与连杆T3夹着模制树脂10B处于相反的位置。因此，抓住模制树脂10B的导电性器具变得容易与连杆T1和连杆T2双方同时接触，或者，容易与连杆T1和连杆T3双方同时接触。对此，在作为本变形例的半导体装置1B中，因为切线S1～S3互相不平行，所以能够避免下列意外的事态：由于连杆T1～T3中的2个以上彼此通过镊子等导电性器具而短路，从而导致半导体元件11受到损伤等。因此，在半导体装置1B中，也能够确保优异的操控性和更高的动作可靠性。
[2.3第三变形例]
图5是表示作为本发明的第三变形例的半导体装置1C的外观的概略结构例子的平面图。在半导体装置1C中，用模制树脂10C代替模制树脂10。除了这点之外，其他具有与上述实施方式的半导体装置1实质上相同的结构。模制树脂10C包括：弯曲的外缘部分E23，以及以大致直线状延伸的外缘部分E21、E22和E24。外缘部分E21与外缘部分E24互相平行，全都在X轴方向上延伸。外缘部分E22与外缘部分E21和外缘部分E24的双方交叉(在图5中为正交)，在例如Y轴方向上延伸。外缘部分E23与外缘部分E21和外缘部分E24连接，并且在圆弧状上延伸。在这里，连杆T1～T3分别从外缘部分E21～E23向模制树脂10C的外部突出。但是，在外缘部分E23中的设置有连杆T3的位置的切线S23，不在与外缘部分E21和外缘部分E22的任何一个平行的方向上延伸，而在与外缘部分E21和外缘部分E22的任何一个交叉的方向上延伸。特别是，切线S23优选地分别对外缘部分E21和外缘部分E22呈更大的角度(也就是接近45°的角度)。
像这样，在作为本变形例的半导体装置1C中，连杆T1～T3分别从外缘部分E21～E23向模制树脂10C的外部突出。在这里，外缘部分E21与外缘部分E22在互相交叉的方向上延伸，并且在外缘部分E23中的设置有连杆T3的位置的切线S23在与外缘部分E21和外缘部分E22双方交叉的方向上延伸。因此，在用镊子等导电性器具抓住半导体装置1C的模制树脂10C时，该导电性器具与连杆T1～T3中的2个以上同时接触的可能性变得极低。因此，能够避免下列意外的事态：由于连杆T1～T3中的2个以上彼此通过镊子等导电性器具而短路，从而导致半导体元件11受到损伤等。因此，在半导体装置1C中，也能够确保优异的操控性和更高的动作可靠性。
另外，在本发明的半导体装置中，导线的形状、配置和根数不限定于图1A等所示的内容，可以选择其他的形状、配置和根数。
在本发明的一种实施方式的半导体装置中，第一导体从外缘中的第一部分向基体的外部突出，第二导体从外缘中的第三部分向基体的外部突出。第三部分在与第一部分交叉的方向上延伸。因此，在用镊子等导电性器具抓住半导体装置的基体时，该导电性器具与第一导体和第二导体双方同时接触的可能性变得极低。
根据本发明的一种实施方式的半导体装置，能够确保优异的操控性和更高的动作可靠性。
再有，本说明书所记载的效果仅仅是例示，并不限定于此，另外，也可以有其他效果。
再有，本发明也能够采用以下结构。
(1)
一种半导体装置，具备：
基体，具有外缘，所述外缘包括第一部分和第二部分以及第三部分，所述第一部分和第二部分实质上互相平行，所述第三部分在与所述第一部分和所述第二部分双方交叉的方向上延伸；
半导体元件，被所述基体覆盖；
第一导体，与所述半导体元件连接，并且从所述外缘中的所述第一部分向所述基体的外部突出；以及
第二导体，与所述半导体元件连接，并且从所述外缘中的所述第三部分向所述基体的外部突出。
(2)
所述(1)所述的半导体装置，其中，
进一步具备第三导体，所述第三导体与所述半导体元件连接，
所述外缘进一步包括第四部分，所述第四部分在与所述第一部分、所述第二部分和所述第三部分的任何一个都交叉的方向上延伸，
所述第三导体从所述外缘中的所述第四部分向所述基体的外部突出。
(3)
所述(2)所述的半导体装置，其中，
在所述第一导体与所述第二导体之间设置有第一电子部件。
(4)
所述(2)或所述(3)所述的半导体装置，其中，
进一步具备1根以上的导线，
所述1根以上的导线与所述半导体元件连接，并且从所述第二部分向所述基体的外部突出。
(5)
所述(4)所述的半导体装置，其中，
在所述第三导体与所述导线之间设置有第二电子部件。
(6)
所述(4)或所述(5)所述的半导体装置，其中，
所述第一导体的从所述第一部分突出的长度、所述第二导体的从所述第三部分突出的长度和所述第三导体的从所述第四部分突出的长度，全都比所述导线的从所述第二部分突出的长度小。
(7)
所述(4)至所述(6)中的任一项所述的半导体装置，其中，
所述导线沿着所述外缘中的所述第二部分排列有多根。
(8)
所述(1)所述的半导体装置，其中，
进一步具备1根以上的导线，
所述1根以上的导线与所述半导体元件连接，并且从所述第二部分向所述基体的外部突出。
(9)
所述(8)所述的半导体装置，其中，
所述第一导体的从所述第一部分突出的长度和所述第二导体的从所述第三部分突出的长度，比所述导线的从所述第二部分突出的长度小。
(10)
所述(8)或所述(9)所述的半导体装置，其中，
所述导线沿着所述外缘中的所述第二部分排列有多根。
本公开含有涉及在2017年11月22日在日本专利局提交的日本优先权专利申请JP2017-224288中公开的主旨，其全部内容包含在此，以供参考。
本领域的技术人员应该理解，虽然根据设计要求和其他因素可能出现各种修改，组合，子组合和可替换项，但是它们均包含在附加的权利要求或它的等同物的范围内。

Claims (7)

1.一种半导体装置，具备：
基体，具有外缘，所述外缘包括相互成为平行以外的角度的多个部分；
半导体元件，其设置于所述基体；以及
多个导体，其与所述半导体元件连接，
所述多个导体分别从所述多个部分的不同部分向所述基体的外部突出，
所述多个部分包括第一部分、第三部分以及第四部分，
所述多个导体包括分别与所述半导体元件连接的第一导体、第二导体和第三导体，
所述第一导体作为唯一导体从所述外缘中的所述第一部分向所述基体的外部突出；
所述第二导体作为唯一导体从所述外缘中的所述第三部分向所述基体的外部突出；
所述第三导体作为唯一导体从所述外缘中的所述第四部分向所述基体的外部突出。
2.根据权利要求1所述的半导体装置，其中，
进一步具备与所述半导体元件连接的1根以上的导线，
所述外缘包括与所述第一部分实质上平行并且相对于所述第三部分交叉的第二部分，
所述1根以上的导线仅从所述第一部分和所述第二部分中的所述第二部分向所述基体的外部突出。
3.根据权利要求2所述的半导体装置，其中，
所述导线沿着所述第二部分排列有多根。
4.根据权利要求2或3所述的半导体装置，其中，
所述第四部分在与所述第一部分、所述第二部分和所述第三部分的任何一个都交叉的方向上延伸。
5.根据权利要求1~4中任一项所述的半导体装置，其中，
在所述第一导体与所述第二导体之间设置有第一电子部件。
6.根据权利要求4所述的半导体装置，其中，
在所述第三导体与所述导线之间设置有第二电子部件。
7.根据权利要求4所述的半导体装置，其中，
所述第一导体的从所述第一部分突出的长度、所述第二导体的从所述第三部分突出的长度和所述第三导体的从所述第四部分突出的长度，全都比所述导线的从所述第二部分突出的长度小。
CN201811391663.5A 2017-11-22 2018-11-21 半导体装置 Active CN109817598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-224288 2017-11-22
JP2017224288A JP6743802B2 (ja) 2017-11-22 2017-11-22 半導体装置

Publications (2)

Publication Number Publication Date
CN109817598A CN109817598A (zh) 2019-05-28
CN109817598B true CN109817598B (zh) 2024-01-09

Family

ID=66336591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811391663.5A Active CN109817598B (zh) 2017-11-22 2018-11-21 半导体装置

Country Status (4)

Country Link
US (1) US11189551B2 (zh)
JP (1) JP6743802B2 (zh)
CN (1) CN109817598B (zh)
DE (1) DE102018129214A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
JP2000124380A (ja) * 1998-10-15 2000-04-28 Nec Kansai Ltd 樹脂モールド型半導体装置
JP2006032635A (ja) * 2004-07-15 2006-02-02 Denso Corp 半導体装置
CN101131940A (zh) * 2007-09-14 2008-02-27 广东省粤晶高科股份有限公司 在sop封装线上实现多芯片、被动元件封装的工艺
CN103140923A (zh) * 2011-09-30 2013-06-05 联发科技股份有限公司 半导体封装
CN109923651A (zh) * 2016-11-17 2019-06-21 德州仪器公司 利用具有随机配置空隙的纳米粒子层的增强型粘合

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922855Y1 (zh) 1970-08-17 1974-06-19
JPS5244506B2 (zh) 1972-06-21 1977-11-08
JPS61269345A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
JPH01230263A (ja) * 1989-01-27 1989-09-13 Hitachi Ltd 電子装置の組立方法
JP4471600B2 (ja) * 2003-08-20 2010-06-02 三洋電機株式会社 回路装置
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP5163069B2 (ja) * 2007-11-20 2013-03-13 株式会社デンソー 半導体装置
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
US8023279B2 (en) * 2009-03-12 2011-09-20 Fairchild Semiconductor Corporation FLMP buck converter with a molded capacitor and a method of the same
US8629539B2 (en) * 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
JP6130238B2 (ja) * 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
JP2000124380A (ja) * 1998-10-15 2000-04-28 Nec Kansai Ltd 樹脂モールド型半導体装置
JP2006032635A (ja) * 2004-07-15 2006-02-02 Denso Corp 半導体装置
CN101131940A (zh) * 2007-09-14 2008-02-27 广东省粤晶高科股份有限公司 在sop封装线上实现多芯片、被动元件封装的工艺
CN103140923A (zh) * 2011-09-30 2013-06-05 联发科技股份有限公司 半导体封装
CN109923651A (zh) * 2016-11-17 2019-06-21 德州仪器公司 利用具有随机配置空隙的纳米粒子层的增强型粘合

Also Published As

Publication number Publication date
JP6743802B2 (ja) 2020-08-19
DE102018129214A1 (de) 2019-05-23
US20190157189A1 (en) 2019-05-23
JP2019096715A (ja) 2019-06-20
US11189551B2 (en) 2021-11-30
CN109817598A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
US8383962B2 (en) Exposed die pad package with power ring
USRE36773E (en) Method for plating using nested plating buses and semiconductor device having the same
US10264673B2 (en) Board and electronic device
US20170033039A1 (en) Semiconductor package and method of manufacturing the same
CN107437509B (zh) 半导体装置及其制造方法
US20060192273A1 (en) Integrated circuit package and method of manufacture thereof
WO2008042932A2 (en) Interdigitated leadfingers
JP2010135737A (ja) 半導体装置
JP2008501242A (ja) 可撓性リードフレーム構造および集積回路パッケージの形成方法
CN102270619A (zh) 用于电子封装组件的焊盘配置
CN109817598B (zh) 半导体装置
CN107342276B (zh) 半导体器件及相应方法
JP5291381B2 (ja) 半導体パッケージ
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
CN107958875B (zh) 半导体装置以及布线基板的设计方法
JP2008112929A (ja) 回路装置およびその製造方法
JP2006278355A (ja) 集積回路パッケージ組立構造及び集積回路パッケージの製造方法
CN210274697U (zh) 一种pcb板的封装结构
US11335628B2 (en) Semiconductor package, semiconductor device and semiconductor package manufacturing method
KR102363175B1 (ko) 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법
US20150162269A1 (en) Semiconductor die package with insulated wires for routing power signals
JP4207671B2 (ja) 半導体パッケージの製造方法
CN113851431A (zh) 半导体封装结构及其形成方法
KR20160130014A (ko) 회로 기판 및 이를 포함하는 칩 패키지
JP2004031562A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant