CN113851431A - 半导体封装结构及其形成方法 - Google Patents

半导体封装结构及其形成方法 Download PDF

Info

Publication number
CN113851431A
CN113851431A CN202110919264.7A CN202110919264A CN113851431A CN 113851431 A CN113851431 A CN 113851431A CN 202110919264 A CN202110919264 A CN 202110919264A CN 113851431 A CN113851431 A CN 113851431A
Authority
CN
China
Prior art keywords
interposer
face
substrate
semiconductor package
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110919264.7A
Other languages
English (en)
Inventor
叶昶麟
黄耀霆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110919264.7A priority Critical patent/CN113851431A/zh
Publication of CN113851431A publication Critical patent/CN113851431A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Abstract

本发明涉及一种半导体封装结构及其形成方法。半导体封装结构包括：基板；中介层，电连接于基板的上表面，中介层包括分别设置有I/O的第一I/O面和第二I/O面，第一I/O面与第二I/O面不平行，中介层内包括分别与第一I/O面处的I/O和第二I/O面处的I/O连接的迹线和通孔，其中，第一I/O面处的I/O或第二I/O面处的I/O中的一个是通孔切面，在俯视图中，通孔切面处的I/O是多个非同心圆通孔堆叠的一部分。

Description

半导体封装结构及其形成方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构及 其形成方法。
背景技术
针对现行人体穿戴设备，主要采用两个非共平面模块设计以符合穿戴 者需求，因此当前一主要目标是如何将两个非共平面模块进行电性连接。
参考图1A和图1B所示，目前设计中的一种，主要利用软板12作为 连接两个非共平面模块14、16之间的连接件(connector)来进行接合，以 符合人体曲面穿戴需求。然而此种设计具有体积大的缺点，并且当两个模 块中的任一模块故障(fail)时存在无法模块化更换的缺点。
参考图1C、图1D和图1E所示，目前设计中的另一种，是在模块中 的非水平面上通过焊锡(solder)21(图1C)、导电架22(图1D)或是接 合引线23(图1E)作为连接件直接外接IO。此种设计虽然可以缩小连接 件体积，但此种设计方式中外接线路间的节距(pitch)太大，不符合未来 细间距需求。
发明内容
针对相关技术中的上述体积大、无法模块化更换、及线路节距太大的问题， 本发明提出一种半导体封装结构及其形成方法。
根据本发明实施例的一个方面，提供了一种半导体封装结构，包括： 基板；中介层，电连接于基板的上表面，中介层包括分别设置有I/O的第 一I/O面和第二I/O面，第一I/O面与第二I/O面不平行，中介层内包括分 别与第一I/O面处的I/O和第二I/O面处的I/O连接的迹线和通孔，其中， 第一I/O面处的I/O或第二I/O面处的I/O中的一个是通孔切面，在俯视图 中，通孔切面处的I/O是多个非同心圆通孔堆叠的一部分。
在一些实施例中，在沿着多个非同心圆堆叠的方向上，通孔切面处的 I/O具有不同的宽度。
在一些实施例中，第一I/O面与基板连接，并且第一I/O面是通孔切面。
在一些实施例中，在垂直于第二I/O面的方向上，中介层包括多个交 替的通孔层与迹线层的堆叠。
在一些实施例中，第二I/O面处的I/O的最外层为焊料层。
在一些实施例中，第一I/O面与基板连接，并且第二I/O面是通孔切面。
在一些实施例中，在垂直于第一I/O面的方向上，中介层包括多个交 替的通孔层与迹线层的堆叠。
在一些实施例中，半导体封装结构还包括模制物，模制物位于基板上 方，第一I/O面与基板连接，模制物包围中介层且暴露出第二I/O面处的 I/O。
在一些实施例中，第一I/O面与第二I/O面垂直。
根据本发明实施例的一个方面，提供了一种形成半导体封装结构的方 法，包括：形成具有通孔切面的中介层，其中，形成通孔切面包括：在中 介层中形成以多个非同心圆相互连接的方式配置的多个通孔；在与多个非 同心圆所在平面垂直的方向上，对中介层的多个通孔处进行切割以形成通 孔切面，通孔切面是中介层的第一I/O面或是与第一I/O面不平行的第二 I/O面，其中，第一I/O面处的I/O通过中介层内的线路与第二I/O面处的 I/O相互连接；通过第一I/O面将中介层电连接至基板。
在一些实施例中，通孔切面是第二I/O面，并且在将中介层电连接至 基板之后执行对中介层的切割。
在一些实施例中，在将中介层电连接至基板之后，中介层中的多个线 路层与基板平行。
在一些实施例中，通孔切面是第一I/O面，并且在将中介层电连接至 基板之前执行对中介层的切割。
在一些实施例中，在将中介层电连接至基板之后，中介层的多个线路 层与基板垂直。
在一些实施例中，形成中介层还包括：形成线路层；在线路层上覆盖 介电层。
在一些实施例中，中介层具有与切割的切割面相对的侧面，切割面与 侧面不平行。
在一些实施例中，第二I/O面处的I/O具有不同的宽度。
在一些实施例中，通孔切面是第一I/O面，第二I/O包括焊料球，其中， 方法还包括：对焊料球执行切割以去除焊料球的部分，焊料球的剩余部分 形成第二I/O的最外层。
在一些实施例中，方法还包括：在基板上方形成模制物；切割模制物 使得模制物暴露出第二I/O面。
在一些实施例中，第一I/O面与第二I/O面垂直。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方 面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实 上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
图1A至图1E是现有的半导体封装结构的示意图。
图2是根据本发明实施例的半导体封装结构的示意图。
图3A示出了形成通孔切面之前中介层220在多个通孔的堆叠方向上的 俯视图。
图3B是图3A中的区域A的放大示意图。
图3C和图3D分别是示出根据一些实施例的暴露I/O的示意图。
图4是根据一些实施例的中介层的俯视图。
图5是根据本发明实施例的半导体封装结构的示意图。
图6A至图6C示出了形成根据本发明实施例的半导体封装结构的方法 的多个阶段的示意图。
图7A至图7C示出了形成根据本发明实施例的半导体封装结构的方法 的多个阶段的示意图。
具体实施例
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或 实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是 实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形 成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括 在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以 不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字 母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例 和/或配置之间的关系。
根据本发明的实施例提供了一种半导体封装结构。图2是根据本发明 一个实施例的半导体封装结构的侧视示意图。在图2所示的半导体封装结 构200中，中介层220(interposer)电连接在基板210的上表面上。中介 层220包括第一I/O(输入/输出)面221和第二I/O面222，第一I/O面221 和第二I/O面222上分别设置有多个I/O231、232。在一实施例中，第一 I/O面221和第二I/O面222处的多个I/O可以为阵列排列。第二I/O面222 处的I/O可以用于连接外部元件。
第一I/O面221与第二I/O面222彼此不平行。在示出的实施例中，第 一I/O面221与第二I/O面222垂直。在其他实施例中，第一I/O面221也 可以与第二I/O面222形成为其他角度。中介层220内还可以包括分别与 第一I/O面221处的I/O和第二I/O面222处的I/O连接的迹线和通孔。
在垂直于基板210的上表面的方向上，中介层220可以包括堆叠设置 的多个介电层，迹线和通孔可以位于多个介电层，并且相邻介电层中的迹 线可以通过通孔相互电连接，故中介层220包括多个交替的通孔层与迹线 层的堆叠。在一些实施例中，中介层220中的迹线的线宽/线距L/S可以达 到15/15μm以下。中介层220在多个介电层堆叠方向上具有厚度，在一些 实施例中，中介层220的厚度可以小于100μm。除中介层220之外，也可 以将其他电子元件250接合在载板110的上表面上。
在图2所示的实施例中，第二I/O面222是穿过中介层220中的通孔 241的通孔切面。图3A示出了形成通孔切面之前中介层220在多个通孔的 堆叠方向上的俯视图。图3B是图3A中的区域A的放大示意图。参考图 3A，在形成通孔切面和通孔切面处的IO之前，中介层220中具有由多个 非同心圆通孔243彼此部分重叠而形成的通孔241。沿着例如切割线L1对通孔进行切割，而形成中介层220的通孔切面和IO。因此，形成在第一I/O 面221处的I/O是多个非同心圆通孔243堆叠的一部分。
可以通过进行多次钻孔制程来形成由多个非同心圆通孔243堆叠的通 孔241。使用多次钻孔方式形成通孔241，且每一次钻孔范围向外水平延伸 以形成长条形态的多通孔堆叠结构的通孔241。因此增加了通孔241在多 个非同心圆通孔243堆叠的方向上的尺寸。这样，当沿着图3B中的切割线 L1执行切割制程以形成I/O时，即使切割线与预设切割线发生偏移而实际 沿着线L2执行切割时，由于在通孔241的长度方向具有增加的尺寸，因此 可以保证沿线L2切割时所暴露出的I/O232的面积是足够的，如图3C所 示。而与形成单个圆形通孔相比，如果切割线偏移至L2(图3B)执行切 割时，所暴露出的I/O232的面积(如图3D所示)将小于沿切割线L1所 得到的I/O232的面积。
图4示出了在另一实施例中的中介层220的俯视图。如图4所示，中 介层220具有与切割的切割面相对的侧面229，切割面与侧面229不平行。 即，第二IO面232(即，通孔切面)可以与中介层220的相对侧面229不 平行。在该实施例中，在沿着多个非同心圆堆叠的方向上，通孔切面处的 I/O232具有不同的宽度或尺寸。
继续参考图2所示，在半导体封装结构200中，中介层220通过第一 I/O面221与基板210连接。在一些实施例中，第一I/O面221通过焊料球 252连接至基板210上的迹线。基板210上的中介层220和其他电子元件 250由模制物260包围。并且，模制物260暴露第二I/O面222处的I/O232。
图5是根据本发明一个实施例的半导体封装结构的侧视示意图。其中 对于与图2类似元件采用了相同的附图标号，并省略其详细说明。在图5 所示的半导体封装结构500中，中介层220(interposer)电连接在基板210 的上表面上。中介层220包括第一I/O面221和第二I/O面222，第一I/O 面221和第二I/O面222上分别设置有多个I/O231、232。第二I/O面222 处的I/O232可以用于连接外部元件。基板210上的模制物260包围中介层 220。模制物260的上表面可以与中介层220的上表面齐平。在其他实施例 中，模制物260的上表面也可以高于中介层220的上表面。在垂直于第二 I/O面222的方向上，中介层220包括多个交替的通孔层与迹线层的堆叠。
在图5的半导体封装结构500中，第一I/O面221与基板210连接。 第一I/O面221是通孔切面。模制物260暴露出第二I/O面222处的I/O。 与以上参考图3A至图3D所描述类似的，形成在第二I/O面222处的I/O232 是多个非同心圆通孔堆叠的一部分，如以上关于图3A至图3D所描述的。 此处省略对此的详细描述。
第二I/O面222处的I/O232由模制物260暴露的最外层为焊料层238。 焊料层238可以与中介层220中的迹线连接。
在图2的半导体封装结构200和图5的半导体封装结构500中，利用 中介层中的通孔作为外接I/O，整体封装结构具有较小的体积，并且易于进 行模块化更换，并且也缩小了外接I/O的节距。此外，为了避免切割时偏 移无法正确切到通孔位置而影响I/O面积并导致电性降低，本发明进一步 揭示外接I/O的通孔设计，以多次钻孔方式形成多通孔堆叠结构，以此方 式可克服切割有偏移时而造成I/O面变小的问题。
根据本发明的实施例，还提供了形成半导体封装结构的方法。图6A 至图6C示出了形成根据本发明实施例的半导体封装结构的方法的多个阶 段的示意图。图6A至图6C所示的方法可用于形成例如如图2所示的半导 体封装结构200。
首先参考图6A所示，在基板210上提供中介层220。还可以在基板210 上放置其他电子元件250。形成中介层220的步骤可以包括：形成第一线 路层并在第一线路层上覆盖第一介电层，然后在第一介电层上形成第二线 路层并在第二线路层上覆盖第二介电层，以此类推而形成所需层数的线路 层和介电层。中介层220中的线路包括迹线和通孔。
中介层220具有第一I/O面221。通过第一I/O面221将中介层220电 连接至基板210。在一些实施例中，第一I/O面221通过焊料球252连接至 基板210上的迹线。在将中介层220电连接至基板210之后，中介层220 的多个线路层与基板210平行。
参考图6B所示，在基板210上方形成模制物260。模制物260包围中 介层220和电子元件250。模制物260的上表面可以与中介层220的上表 面齐平。在其他实施例中，模制物260的上表面也可以高于中介层220的 上表面。
参考图6C所示，形成中介层220的通孔切面。具体的，中介层220 中可以形成有以多个非同心圆相互连接的方式配置的多个通孔241，如以 上关于图3A至图3D所描述的，此处不再重复描述。在与多个非同心圆所 在平面垂直的方向上，即垂直于第一I/O面221的方向上，对中介层220 的多个通孔241处的进行切割以形成通孔切面。通孔切面是中介层220的 第二I/O面222。第一I/O面221处的I/O231通过中介层220内的线路与 第二I/O面222处的I/O232相互连接。
中介层220具有与切割的切割面相对的侧面，切割面与侧面不平行。 第二I/O面222处的I/O具有不同的宽度。如以上关于图4和图3B所描述 的，此处不再重复描述。
图7A至图7C示出了形成根据本发明另一实施例的半导体封装结构的 方法的多个阶段的示意图。图7A至图7C所示的方法可用于形成例如如图 5所示的半导体封装结构500。
参考图7A所示，在基板210上提供中介层220。还可以在基板210上 放置其他电子元件。形成中介层220的步骤可以包括：形成第一线路层并 在第一线路层上覆盖第一介电层，然后在第一介电层上形成第二线路层并 在第二线路层上覆盖第二介电层，以此类推而形成所需层数的线路层和介 电层。中介层220中的线路包括迹线和通孔。
中介层220具有第一I/O面221。通过第一I/O面221将中介层220电 连接至基板210。在一些实施例中，第一I/O面221通过焊料球252连接至 基板210上的迹线。在将中介层220电连接至基板210之后，中介层220 的多个线路层与基板210垂直。此处，中介层220已形成有以上所描述的 通孔切面。通孔切面是第一I/O面221。在与第一I/O面221垂直的侧面上具有焊料球228。
如上所述，可以在将中介层220电连接至基板210之前对中介层220 执行切割以形成通孔切面。中介层220具有与切割的切割面相对的侧面， 切割面与侧面不平行。第二I/O面222处的I/O具有不同的宽度。如以上关 于图4和图3B所描述的，此处不再重复描述。
参考图7B所示，在基板210上方形成模制物260。模制物260包围中 介层220和电子元件。模制物260的上表面也可以高于中介层220的上表 面。在其他实施例中，模制物260的上表面可以与中介层220的上表面齐 平。
参考图7C所示，对模制物260、基板210和焊料球228进行切割形成 中介层的第二I/O面222。以去除焊料球228的部分，焊料球的剩余部分而 形成焊料层238，焊料层238为第二I/O的最外层。
图6A至图6C及图7A至图7C的方法获得的半导体封装结构可具有 以上关于图2和图5的半导体封装结构所讨论的益处。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解 本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明 作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施 例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等 效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围 的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种半导体封装结构，其特征在于，包括：
基板；
中介层，电连接于所述基板的上表面，所述中介层包括分别设置有I/O的第一I/O面和第二I/O面，所述第一I/O面与所述第二I/O面不平行，所述中介层内包括分别与所述第一I/O面处的I/O和所述第二I/O面处的I/O连接的迹线和通孔，
其中，所述第一I/O面处的I/O或所述第二I/O面处的I/O中的一个是通孔切面，在俯视图中，所述通孔切面处的I/O是多个非同心圆通孔堆叠的一部分。
2.根据权利要求1所述的半导体封装结构，其特征在于，在沿着所述多个非同心圆堆叠的方向上，所述通孔切面处的I/O具有不同的宽度。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述第一I/O面与所述基板连接，并且所述第一I/O面是所述通孔切面。
4.根据权利要求3所述的半导体封装结构，其特征在于，在垂直于所述第二I/O面的方向上，所述中介层包括多个交替的通孔层与迹线层的堆叠。
5.根据权利要求3所述的半导体封装结构，其特征在于，所述第二I/O面处的I/O的最外层为焊料层。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述第一I/O面与所述基板连接，并且所述第二I/O面是所述通孔切面。
7.根据权利要求6所述的半导体封装结构，其特征在于，在垂直于所述第一I/O面的方向上，所述中介层包括多个交替的通孔层与迹线层的堆叠。
8.根据权利要求1所述的半导体封装结构，其特征在于，还包括模制物，所述模制物位于所述基板上方，所述第一I/O面与所述基板连接，所述模制物包围所述中介层且暴露出所述第二I/O面处的I/O。
9.根据权利要求1所述的半导体封装结构，其特征在于，所述第一I/O面与所述第二I/O面垂直。
10.一种形成半导体封装结构的方法，其特征在于，包括：
形成具有通孔切面的中介层，其中，形成所述通孔切面包括：
在所述中介层中形成以多个非同心圆相互连接的方式配置的多个通孔；
在与所述多个非同心圆所在平面垂直的方向上，对所述中介层的所述多个通孔处进行切割以形成所述通孔切面，所述通孔切面是所述中介层的第一I/O面或是与所述第一I/O面不平行的第二I/O面，其中，所述第一I/O面处的I/O通过所述中介层内的线路与所述第二I/O面处的I/O相互连接；
通过所述第一I/O面将所述中介层电连接至基板。
11.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，所述通孔切面是所述第二I/O面，并且在将所述中介层电连接至所述基板之后执行对所述中介层的所述切割。
12.根据权利要求11所述的形成半导体封装结构的方法，其特征在于，在将所述中介层电连接至所述基板之后，所述中介层中的多个线路层与所述基板平行。
13.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，所述通孔切面是所述第一I/O面，并且在将所述中介层电连接至所述基板之前执行对所述中介层的所述切割。
14.根据权利要求13所述的形成半导体封装结构的方法，其特征在于，在将所述中介层电连接至所述基板之后，所述中介层的多个线路层与所述基板垂直。
15.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，形成所述中介层还包括：
形成线路层；
在所述线路层上覆盖介电层。
16.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，
所述中介层具有与所述切割的切割面相对的侧面，所述切割面与所述侧面不平行。
17.根据权利要求16所述的形成半导体封装结构的方法，其特征在于，所述第二I/O面处的I/O具有不同的宽度。
18.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，所述通孔切面是所述第一I/O面，所述第二I/O包括焊料球，其中，所述方法还包括：
对所述焊料球执行切割以去除所述焊料球的部分，所述焊料球的剩余部分形成所述第二I/O的最外层。
19.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，还包括：
在所述基板上方形成模制物；
切割所述模制物使得所述模制物暴露出所述第二I/O面。
20.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，所述第一I/O面与所述第二I/O面垂直。
CN202110919264.7A 2021-08-11 2021-08-11 半导体封装结构及其形成方法 Pending CN113851431A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110919264.7A CN113851431A (zh) 2021-08-11 2021-08-11 半导体封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110919264.7A CN113851431A (zh) 2021-08-11 2021-08-11 半导体封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113851431A true CN113851431A (zh) 2021-12-28

Family

ID=78975700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110919264.7A Pending CN113851431A (zh) 2021-08-11 2021-08-11 半导体封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113851431A (zh)

Similar Documents

Publication Publication Date Title
US7876573B2 (en) Stacked mounting structure
US6646335B2 (en) Flexible tape carrier with external terminals formed on interposers
US6670701B2 (en) Semiconductor module and electronic component
US7022552B2 (en) Semiconductor device and method for fabricating semiconductor device
US20100175917A1 (en) Wiring board and method of manufacturing the same
US8951048B2 (en) Printed circuit board having terminals
US9977074B2 (en) Semiconductor device, semiconductor apparatus and method for manufacturing semiconductor device
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR101797760B1 (ko) 반도체 장치 및 그 제조 방법
US20070096271A1 (en) Substrate frame
US8294250B2 (en) Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate
CN107958889B (zh) 半导体装置
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
EP2849226B1 (en) Semiconductor package
US10163746B2 (en) Semiconductor package with improved signal stability and method of manufacturing the same
TWI493668B (zh) 接墊結構、線路載板及積體電路晶片
CN113851431A (zh) 半导体封装结构及其形成方法
EP1693892A2 (en) Stacked microelectronic layer and module with three-axis channel T-connects
US10219380B2 (en) Electronic device module and manufacturing method thereof
TWI615933B (zh) 半導體裝置及其製造方法
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
US20110062586A1 (en) Chip for Reliable Stacking on another Chip
US20240063107A1 (en) Crack arrest features for miultilevel package substrate
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
CN115939076A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination