KR20160130014A - 회로 기판 및 이를 포함하는 칩 패키지 - Google Patents

회로 기판 및 이를 포함하는 칩 패키지 Download PDF

Info

Publication number
KR20160130014A
KR20160130014A KR1020150061710A KR20150061710A KR20160130014A KR 20160130014 A KR20160130014 A KR 20160130014A KR 1020150061710 A KR1020150061710 A KR 1020150061710A KR 20150061710 A KR20150061710 A KR 20150061710A KR 20160130014 A KR20160130014 A KR 20160130014A
Authority
KR
South Korea
Prior art keywords
substrate
circuit board
present
contact pad
disposed
Prior art date
Application number
KR1020150061710A
Other languages
English (en)
Other versions
KR102397694B1 (ko
Inventor
김동현
이선규
윤형규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150061710A priority Critical patent/KR102397694B1/ko
Publication of KR20160130014A publication Critical patent/KR20160130014A/ko
Application granted granted Critical
Publication of KR102397694B1 publication Critical patent/KR102397694B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 회로 기판 및 이를 포함하는 칩 패키지에 관한 것으로, 기판; 상기 기판 상에 형성되는 복수개의 컨택 패드; 상기 복수개의 컨택 패드와 연결되는 복수개의 통전 바(bar);를 포함하고, 상기 복수개의 통전 바는 상기 기판 상에서 컨택 패드가 형성되는 영역 이외의 영역에 배치된다.

Description

회로 기판 및 이를 포함하는 칩 패키지{CIRCUIT BOARD AND CHIP PACKAGE INCLUDING THE SAME}
본 발명의 실시예는 회로 기판 및 이를 포함하는 칩 패키지에 관한 것이다.
오늘날 반도체 산업에 있어서 반도체 칩의 집적도가 증가하고 있으며, 반도체 칩을 수용하며 외부 시스템에 실장되는 패키지(package)의 크기는 점점 감소하고 있다.
이러한 패키지 크기의 감소에 대한 요구에 부응하여 다양한 패키징(packaging) 기술이 개발되고 있으며, 최근에는 칩 패키지를 포함하는 스마트 카드가 개발되어 사용되고 있다.
일반적으로 IC 칩 패키지의 경우, 기판의 절연층의 캐비티(cavity) 상에 반도체 칩(chip)이 실장되거나, 와이어에 의해 회로패턴과 전기적으로 접속되며, 상기 반도체 칩과 와이어는 수지 등의 몰딩 재료에 의해 몰딩된다.
종래에는 이와 같은 IC 칩 패키지의 제조를 위해서는 기판 상에 다수의 칩을 형성하고, 상기 칩과 연결되는 도전 통전 바(bar)를 칩들의 사이의 공간에 배치하였다.
따라서, 종래에는 칩의 전기 검사를 위해서는 상기 칩들 사이에 배치된 도전 통전 바(bar)를 단선하는 펀칭(punching) 공정이 반드시 필요하였으며, 이와 펀칭 공정으로 인하여 제조 비용이 상승할 뿐만 아니라, 펀칭 공정시에 칩에 불량이 발생하는 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 컨택 패드와 별도의 영역 상에 통전 바를 패터닝하고, 스프라켓 홀을 보강하는 보강 패턴이 통전 바와 연결되는 구조로 형성하여, 스프라켓 홀의 제거시에 보강 패턴을 함께 제거할 수 있는 구조를 통해, 펀칭 공정을 제거하여 제조 공정을 단순화하고 제조 비용을 낮추고자 한다.
또한, 본 발명은 통전 바를 스프라켓 홀들 간의 사이 영역에 배치하여, 제조 단가를 낮추고자 한다.
전술한 문제를 해결하기 위한 본 실시예에 따른 회로 기판은 기판; 상기 기판 상에 형성되는 복수개의 컨택 패드; 상기 복수개의 컨택 패드와 연결되는 복수개의 통전 바(bar);를 포함하고, 상기 복수개의 통전 바는 상기 기판 상에서 컨택 패드가 형성되는 영역 이외의 영역에 배치된다.
본 발명의 다른 일실시예에 따르면 상기 통전 바는 상기 기판 상에 상기 컨택 패드를 기준으로 일방향으로 배치될 수 있다.
본 발명의 다른 일실시예에 따르면 상기 통전 바는 상호 간에 연결되지 않도록 분리될 수 있다.
본 발명의 다른 일실시예에 따르면 상기 컨택 패드의 주변 영역에 형성된 스프라켓 홀(sprocket hole);을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면 상기 스프라켓 홀의 주변부에 형성되는 보강 패턴;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면 상기 통전 바는 상기 상호 인접한 스프라켓 홀 간의 영역을 지나도록 배치될 수 있다.
본 발명의 다른 일실시예에 따르면 상기 통전 바는 상기 보강 패턴과 연결될 수 있다.
본 발명의 다른 일실시예에 따르면 상기 컨택 패드는 구리(Cu), 니켈(Ni) 및 금(Cu) 크롬(Cr), 알루미늄(Al), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 중에서 적어도 어느 하나의 재료를 포함할 수 있다.
본 발명의 일실시예에 따른 칩 패키지는 상기 회로 기판; 상기 기판을 관통하는 비아(via); 상기 기판 상에 배치되어 비아와 와이어 또는 범프를 통해 상기 비아와 연결되는 칩;을 포함한다.
본 발명의 실시예에 따르면 칩의 종류 또는 구조에 상관없이, 컨택 패드와 별도의 영역 상에 통전 바를 패터닝하고, 스프라켓 홀을 보강하는 보강 패턴이 통전 바와 연결되는 구조로 형성하여, 스프라켓 홀의 제거시에 보강 패턴을 함께 제거할 수 있는 구조를 통해, 펀칭 공정을 제거하여 제조 공정을 단순화 하고 제조 비용을 낮출 수 있다.
또한, 본 발명의 일실시예에 따르면 통전 바를 스프라켓 홀들 간의 사이 영역에 배치하여 칩의 제조 단가를 낮출 수 있다.
도 1 및 도 2는 본 발명의 일실시예에 따른 회로 기판을 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 칩 패키지의 단면도이다.
도 4는 본 발명의 다른 일실시예에 따른 칩 패키지의 단면도이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
또한, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
도 1 및 도 2는 본 발명의 일실시예에 따른 회로 기판을 도시한 도면으로, 보다 상세하게는 도 1은 본 발명의 일실시예에 따른 회로 기판의 상면도이고, 도 2는 본 발명의 일실시예에 따른 회로 기판의 하면도이다.
도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 회로 기판의 구성을 설명하기로 한다.
도 1에 도시된 바와 같이 본 발명의 일실시예에 따른 회로 기판은 기판(101), 컨택 패드(110)와 통전 바(bar: 120)를 포함하며, 스프라켓 홀(sprocket hole: 130) 및 보강 패턴(135)을 더 포함할 수 있다.
보다 상세하게 설명하면, 상기 컨택 패드(110)는 기판(101) 상에 복수개의 컨택 패드(111, 112, 113)로 형성되며, 각 컨택 패드(111, 112, 113)는 각각 통전 바(120)와 연결된다.
본 발명의 일실시예에 따른 통전 바(120)는 컨택 패드(111, 112, 113)와 연결되는 칩의 전기 검사를 위해 형성되는 것으로, 각 통전 바(120)는 컨택 패드(111, 112, 113) 주변의 영역(200) 상에 패터닝되어 형성될 수 있다.
즉, 상기 통전 바(120)는 도 1에서와 같이 기판(101) 상에서 상기 컨택 패드(110)를 기준으로 하여 일방향으로 배치되고, 통전 바(120)와 컨택 패드(110)는 상호 간에 연결되지 않도록 분리되어 형성될 수 있다. 예를 들어, 상기 통전 바(120)는 도 1에서와 같이 컨택 패드(111, 112, 113)의 주변의 영역(200) 상에서 일 방향으로 형성될 수 있다.
또한, 본 발명의 일실시예에 따른 회로 기판은 스프라켓 홀(sprocket hole: 130)을 더 포함할 수 있다.
상기 스프라켓 홀(130)은 회로 기판을 릴 투 릴 라인(Reel To Reel) 공정으로 제조하기 위한 것으로서, 상기 컨택 패드(111, 112, 113)의 주변의 영역(200)에 형성될 수 있으며, 상기 스프라켓 홀(130)의 주변부에는 보강 패턴(135)이 더 형성될 수 있다.
한편, 상기 보강 패턴(135)은 상기 스프라켓 홀(130)을 보강하기 위한 것으로, 상기 통전 바(120)와 상기 보강 패턴(135)이 상호 연결되는 구조로 형성될 수 있다. 이와 같이 상기 통전 바(120)와 상기 보강 패턴(135)이 연결되는 형태로 함께 형성하면, 스프라켓 홀(130)의 제거시에 상기 보강 패턴(135)을 함께 제거하여 제조 공정을 단순화하여 제조 비용을 낮출 수 있다.
또한, 릴 투 릴 공정시에 기판의 찢어짐을 방지하여 강도 향상에도 도움을 줄 수 있다.
또한, 상기 통전 바(120)는 상호 인접한 스프라켓 홀(130) 간의 사이 영역을 지나도록 배치될 수 있다. 이와 같이 통전 바(120)를 컨택 패드(111, 112, 113)들 간의 사이 공간이 아닌, 스프라켓 홀(130) 간의 사이 영역에 배치하면, 보다 많은 회로 기판을 제조하여 제조 단가를 낮출 수 있다.
한편, 도 2에 도시된 바와 같이 칩용 탭 패키지의 하부의 본딩 면(bonding side)에는 기판(101)을 관통하여 컨택 패드(111, 112, 113)와 연결되는 비아(105)가 노출될 수 있으며, 상기 기판(101)의 하부의 본딩 면에 칩이 실장될 수 있다.
도 3은 본 발명의 일실시예에 따른 칩 패키지의 단면도이고, 도 4는 본 발명의 다른 일실시예에 따른 칩 패키지의 단면도이다.
도 3 및 도 4를 참조하여 본 발명의 일실시예에 따른 칩 패키지의 구성을 설명하기로 한다.
도 3에 도시된 바와 같이, 칩 패키지는 기판(101) 상에 컨택 패드(110)가 형성되고, 상기 컨택 패드(110)가 형성되는 기판(101)의 타면 측에 칩(115)이 실장된다.
보다 상세하게 설명하면, 비아(via: 105)는 상기 기판(101)을 관통하도록 형성된다. 이때, 상기 기판(101)은 폴리이미드(polyimide), PEN(Polyethylene Naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 중에서 적어도 어느 하나의 재료를 포함하는 강화 또는 연성 플라스틱으로 형성될 수 있다.
이때, 칩(115)은 범프(bump: 102) 및 회로 패턴(106)을 통해 상기 비아(105)와 전기적으로 연결되고, 상기 비아(105)는 기판 상에 형성된 컨택 패드(110)와 전기적으로 연결될 수 있으며, 상기 칩(115)을 보호하는 몰드(150)가 형성될 수 있다.
한편, 컨택 패드(110)는 구리(Cu), 니켈(Ni) 및 금(Cu) 크롬(Cr), 알루미늄(Al), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 중에서 적어도 어느 하나의 재료를 포함하도록 형성하여, 상기 비아(105)와의 접합성과 도전성을 확보할 수 있다.
또한, 본 발명의 다른 실시예에 따르면 도 4에 도시된 바와 같이 기판(101) 상에 칩(115)이 실장되며, 기판(101)에 비아(105)가 형성되고 와이어(103)가 상기 비아(105)를 통해 상기 칩(115)과 컨택 패드(110)를 전기적으로 연결할 수 있다. 마찬가지로, 상기 칩(115)을 보호하는 몰드(150)가 형성될 수 있다.
이와 같이, 본 발명의 일실시예에 따르면 칩의 종류 또는 구조에 상관없이, 컨택 패드와 별도의 영역 상에 통전 바를 패터닝하고, 스프라켓 홀(130)을 보강하는 보강 패턴(135)이 통전 바(120)와 연결되는 구조로 형성하여, 스프라켓 홀(130)의 제거시에 보강 패턴(135)을 함께 제거하여 제조 공정을 단순화하여 제조 비용을 낮출 수 있다.
또한, 본 발명의 일실시예에 따르면 통전 바(120)를 스프라켓 홀(130)들 간의 사이 영역에 배치하여 제조 단가를 낮출 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
101: 기판
102: 범프
104: 비아 홀
105: 비아
106: 회로 패턴
110, 111, 112, 113: 컨택 패드
115: 칩
120: 통전 바
130: 스프라켓 홀
135: 보강 패턴
150: 몰드

Claims (9)

  1. 기판; 상기 기판 상에 형성되는 복수개의 컨택 패드; 상기 복수개의 컨택 패드와 연결되는 복수개의 통전 바(bar);를 포함하고,
    상기 복수개의 통전 바는,
    상기 기판 상에서 컨택 패드가 형성되는 영역 이외의 영역에 배치되는 회로 기판.
  2. 청구항 1에 있어서,
    상기 통전 바는,
    상기 기판 상에 상기 컨택 패드를 기준으로 일방향으로 배치되는 회로 기판.
  3. 청구항 1에 있어서,
    상기 통전 바는,
    상호 간에 연결되지 않도록 분리되는 회로 기판.
  4. 청구항 1에 있어서,
    상기 컨택 패드의 주변 영역에 형성된 스프라켓 홀(sprocket hole);
    을 더 포함하는 회로 기판.
  5. 청구항 4에 있어서,
    상기 스프라켓 홀의 주변부에 형성되는 보강 패턴;
    을 더 포함하는 회로 기판.
  6. 청구항 4에 있어서,
    상기 통전 바는,
    상기 상호 인접한 스프라켓 홀 간의 영역을 지나도록 배치되는 회로 기판.
  7. 청구항 5에 있어서,
    상기 통전 바는,
    상기 보강 패턴과 연결되는 회로 기판.
  8. 청구항 1에 있어서,
    상기 컨택 패드는,
    구리(Cu), 니켈(Ni) 및 금(Cu) 크롬(Cr), 알루미늄(Al), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 중에서 적어도 어느 하나의 재료를 포함하는 회로 기판.
  9. 청구항 1 내지 청구항 3 중 어느 한 항의 회로 기판;
    상기 기판을 관통하는 비아(via);
    상기 기판 상에 배치되어 비아와 와이어 또는 범프를 통해 상기 비아와 연결되는 칩;
    을 포함하는 칩 패키지.
KR1020150061710A 2015-04-30 2015-04-30 회로 기판 및 이를 포함하는 칩 패키지 KR102397694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150061710A KR102397694B1 (ko) 2015-04-30 2015-04-30 회로 기판 및 이를 포함하는 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150061710A KR102397694B1 (ko) 2015-04-30 2015-04-30 회로 기판 및 이를 포함하는 칩 패키지

Publications (2)

Publication Number Publication Date
KR20160130014A true KR20160130014A (ko) 2016-11-10
KR102397694B1 KR102397694B1 (ko) 2022-05-16

Family

ID=57484539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061710A KR102397694B1 (ko) 2015-04-30 2015-04-30 회로 기판 및 이를 포함하는 칩 패키지

Country Status (1)

Country Link
KR (1) KR102397694B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315863B1 (ko) * 1994-11-08 2002-02-28 후막유전체를구비한전계발광적층판과이적층판을형성하는방법및전계발광디스플레이패널을형성하는공정
US6426467B1 (en) * 1998-08-20 2002-07-30 Sharp Kabushiki Kaisha Film carrier with adjacent electrical sorting pads
KR20030012994A (ko) * 2001-08-06 2003-02-14 삼성전자주식회사 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP2006060211A (ja) * 2004-08-23 2006-03-02 Samsung Electronics Co Ltd テープ配線基板、そのテープ配線基板を含む半導体チップパッケージ及びその半導体チップパッケージを含む液晶表示装置
US20120313219A1 (en) * 2010-04-16 2012-12-13 Hangzhou Silergy Semiconductor Technology LTD Chip package structure and method of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315863B1 (ko) * 1994-11-08 2002-02-28 후막유전체를구비한전계발광적층판과이적층판을형성하는방법및전계발광디스플레이패널을형성하는공정
US6426467B1 (en) * 1998-08-20 2002-07-30 Sharp Kabushiki Kaisha Film carrier with adjacent electrical sorting pads
KR20030012994A (ko) * 2001-08-06 2003-02-14 삼성전자주식회사 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP2006060211A (ja) * 2004-08-23 2006-03-02 Samsung Electronics Co Ltd テープ配線基板、そのテープ配線基板を含む半導体チップパッケージ及びその半導体チップパッケージを含む液晶表示装置
US20120313219A1 (en) * 2010-04-16 2012-12-13 Hangzhou Silergy Semiconductor Technology LTD Chip package structure and method of making the same

Also Published As

Publication number Publication date
KR102397694B1 (ko) 2022-05-16

Similar Documents

Publication Publication Date Title
KR101194549B1 (ko) 인쇄회로기판의 제조방법
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
US9286951B2 (en) Memory card and SD card
KR20130081506A (ko) Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
US8698311B2 (en) Package substrate and semiconductor package including the same
US20170033039A1 (en) Semiconductor package and method of manufacturing the same
US11715677B2 (en) Semiconductor device with frame having arms
US20130285250A1 (en) Semiconductor device
US20040256150A1 (en) Nonconducting substrate, forming a strip or a panel, on which a multiplicity of carrier elements are formed
CN105097758A (zh) 衬底、其半导体封装及其制造方法
US20110241187A1 (en) Lead frame with recessed die bond area
US9666510B2 (en) Dual row quad flat no-lead semiconductor package
US20090065949A1 (en) Semiconductor package and semiconductor module having the same
US20080164469A1 (en) Semiconductor device with measurement pattern in scribe region
KR20160130014A (ko) 회로 기판 및 이를 포함하는 칩 패키지
US20080073762A1 (en) Semiconductor device package
US10699990B2 (en) Integrated circuit device with plating on lead interconnection point and method of forming the device
US9318354B2 (en) Semiconductor package and fabrication method thereof
KR101113518B1 (ko) 리드 프레임
US9704815B2 (en) Package substrate and semiconductor package including the same
CN220400583U (zh) 一种半导体引线框架及半导体封装器件
US11527469B2 (en) Semiconductor device
CN109817598B (zh) 半导体装置
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
KR100686461B1 (ko) 반도체 패키지용 리드프레임 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant