CN220400583U - 一种半导体引线框架及半导体封装器件 - Google Patents
一种半导体引线框架及半导体封装器件 Download PDFInfo
- Publication number
- CN220400583U CN220400583U CN202321480332.5U CN202321480332U CN220400583U CN 220400583 U CN220400583 U CN 220400583U CN 202321480332 U CN202321480332 U CN 202321480332U CN 220400583 U CN220400583 U CN 220400583U
- Authority
- CN
- China
- Prior art keywords
- pin
- main frame
- lead
- semiconductor
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title abstract description 19
- 238000009413 insulation Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000004080 punching Methods 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 239000013072 incoming material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GXDVEXJTVGRLNW-UHFFFAOYSA-N [Cr].[Cu] Chemical compound [Cr].[Cu] GXDVEXJTVGRLNW-UHFFFAOYSA-N 0.000 description 1
- ZUPBPXNOBDEWQT-UHFFFAOYSA-N [Si].[Ni].[Cu] Chemical compound [Si].[Ni].[Cu] ZUPBPXNOBDEWQT-UHFFFAOYSA-N 0.000 description 1
- VRUVRQYVUDCDMT-UHFFFAOYSA-N [Sn].[Ni].[Cu] Chemical compound [Sn].[Ni].[Cu] VRUVRQYVUDCDMT-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- IYRDVAUFQZOLSB-UHFFFAOYSA-N copper iron Chemical compound [Fe].[Cu] IYRDVAUFQZOLSB-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本公开提供一种半导体引线框架,涉及半导体领域。该半导体引线框架包括:第一主框架和第二主框架,第一主框架设置至少一个,第二主框架设置至少一个;第一主框架与第二主框架沿第一方向邻接;第一主框架包括第一基岛焊盘、及彼此独立的第一引脚、第一中间引脚和第二引脚,第一中间引脚位于第一引脚与第二引脚之间,第一基岛焊盘分别与第一引脚、第一中间引脚及第二引脚分离设置;第二主框架包括第二基岛焊盘、彼此独立的第三引脚、第二中间引脚和第四引脚、及连接于第二中间引脚与第二基岛焊盘之间的连接结构;连接结构分别与第三引脚及第四引脚分离设置。本公开的半导体引线框架能够适于匹配不同型号的芯片做封装。
Description
技术领域
本公开涉及半导体封装技术领域,尤其涉及一种半导体引线框架及半导体封装器件。
背景技术
半导体引线框架可作为集成电路的芯片载体,是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件。它起到了和外部导线连接的桥梁作用,绝大部分的半导体集成块中都需要使用引线框架,是电子信息产业中重要的基础材料。
在相关技术中,常规的如TO263型号芯片封装结构的中间引脚均与基岛焊盘连接,由于两者的连接关系导致其他各引脚相对基岛焊盘的距离较小,极易出现其他引脚与基岛焊盘的电气连接的情况,因此TO263型号芯片封装结构无法适配H2pak型号芯片的封装要求。
但是,如果针对H2pak型号芯片做定制封装,就需要重新定制框架,会导致生产成本的提高。
实用新型内容
本公开提供了一种半导体引线框架及半导体封装器件,以至少解决TO263型号芯片封装结构无法适配H2pak型号芯片的技术问题。
本公开所提供的技术方案如下:
根据本公开的第一方面,本公开提供了一种半导体引线框架,包括:第一主框架和第二主框架,其中,所述第一主框架设置至少一个,所述第二主框架设置至少一个。所述第一主框架与所述第二主框架沿第一方向邻接。具体的,所述第一主框架包括第一基岛焊盘、及彼此独立的第一引脚、第一中间引脚和第二引脚,所述第一中间引脚位于所述第一引脚与所述第二引脚之间,所述第一基岛焊盘分别与所述第一引脚、所述第一中间引脚及所述第二引脚分离设置;所述第二主框架包括第二基岛焊盘、彼此独立的第三引脚、第二中间引脚和第四引脚、及连接于所述第二中间引脚与所述第二基岛焊盘之间的连接结构;所述连接结构分别与所述第三引脚及所述第四引脚分离设置。
本公开所带来的有益效果如下:
本公开实施例所提供的半导体引线框架,可包括第一主框架和第二主框架,其中,第一主框架和第二主框架均设置至少一个,且第一主框架与第二主框架邻接。具体的,第一主框架包括第一基岛焊盘、及彼此独立的第一引脚、第一中间引脚和第二引脚,第一中间引脚位于第一引脚与第二引脚之间,且第一基岛焊盘分别与第一引脚、第一中间引脚及第二引脚分离设置。第二主框架包括第二基岛焊盘、及彼此独立的第三引脚、第二中间引脚和第四引脚,第二中间引脚位于第三引脚与第四引脚之间,且第二基岛焊盘与第三引脚及第四引脚分离设置,第二基岛焊盘通过连接结构与第二中间引脚连接,连接结构分别与第三引脚及第四引脚分离设置。基于此,将第一主框架中的第一中间引脚与第一基岛焊盘分离设置,第二主框架中的第二中间引脚通过连接结构与第二基岛焊盘连接设置,相较于相关技术中所有中间引脚均与相应基岛焊盘连接的方式而言,可将常规TO263型号芯片的封装结构改装为适配H2pak型号芯片的封装结构,有效减小H2pak型号芯片引线框架的生产成本。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
通过参考附图阅读下文的详细描述,本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本公开的若干实施方式,其中:
在附图中,相同或对应的标号表示相同或对应的部分。
图1所示为本公开提供的半导体引线框架的一实施例的结构俯视图;
图2所示为图1的左视结构示意图;
图3所示为本公开提供的半导体引线框架的另一实施例的结构俯视图;
图4所示为本公开提供的半导体引线框架的另一实施例的结构轴侧图。
图中标号说明:
100、第一主框架
110、第一基岛焊盘
120、第一引脚
130、第一中间引脚
140、第二引脚
150、第一连筋
150a、第一侧
150b、第二侧
160、第一定位孔
200、第二主框架
210、第二基岛焊盘
220、第三引脚
230、第二中间引脚
240、第四引脚
250、连接结构
260、第二连筋
260a、第三侧
260b、第四侧
270、第二定位孔。
具体实施方式
在本公开的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
为使本公开的目的、特征、优点能够更加的明显和易懂,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而非全部实施例。基于本公开中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
为了解决相关技术中适配H2pak型号芯片的封装结构需要重新定制框架导致成本过高等问题,本公开实施例提供了一种半导体引线框架及半导体封装器件,能够在现有TO263型号芯片的引线框架基础上得到适配H2pak型号芯片的引线框架结构。
请参见图1,本公开实施例所提供的半导体引线框架可以包括:第一主框架100和与第一主框架100邻接的第二主框架200。
第一主框架100可以包括第一基岛焊盘110、第一引脚120、第一中间引脚130和第二引脚140,第二主框架200可以包括第二基岛焊盘210、第三引脚220、第二中间引脚230、第四引脚240和连接结构250。其中,第二中间引脚230通过连接结构250与第二基岛焊盘210连接,连接结构250分别与第三引脚220及第四引脚240分离设置。
在第一主框架100中,第一引脚120、第一中间引脚130及第二引脚140三者是彼此独立的。具体为,第一引脚120、第一中间引脚130及第二引脚140是不同引脚,这三者引脚之间彼此分离。
在第二主框架200中,第三引脚220、第二中间引脚230及第四引脚240三者是彼此独立的。具体为,第三引脚220、第二中间引脚230及第四引脚240是不同引脚,这三者引脚之间彼此分离。
采用如上的结构,能够同时满足中间引脚与基岛焊盘电性连接及中间引脚不与基岛焊盘电性连接两种需求,以进一步匹配H2pak型号芯片的封装应用。所谓中间引脚与基岛焊盘电性连接,是指第二中间引脚230通过连接结构250与第二基岛焊盘210连接;所谓中间引脚不与基岛焊盘电性连接,是指第一中间引脚130不与第二基岛焊盘110连接。
进一步的,第一主框架100与第二主框架200沿第一方向邻接。示例性的,邻接可以理解为相邻连接。当第一主框架100设置多个,第二主框架200设置多个时,各第一主框架100与各第二主框架200之间的串联顺序可以根据适配芯片的封装要求而定。其中,可以采用各第一主框架100沿第一方向顺次排布后,再顺次排布各第二主框架200;或者,也可以采用各第一主框架100与各第二主框架200沿第一方向的有序或无序排列,可参见图3和图4所示的一种排布方式。其中,第一方向可以理解为本公开实施例中半导体引线框架的长度方向。
示例性的,顺次排布的每两个第一主框架100之间均连接有一个第二主框架200。采用这样的结构排布能够适配H2pak型号芯片的封装应用,且能够在现有TO263型号芯片的引线框架基础上快速适配H2pak型号芯片的封装应用。
如图3所示,图中虚线只作为结构分割的指示线,不限定为实际存在的连接线。各第一主框架100与各第二主框架200之间的连接可以为有痕连接,也可以为无痕连接,例如,无痕连接时,整体结构可以为一体成型的框架结构。
当采用各第一主框架100与各第二主框架200为一体成型的框架结构时,本公开实施例的半导体引线框架可以对来料的TO263型号芯片引线框架进行相应加工,将符合本方案需求的对应中间引脚位置的连接结构进行去除,进而得到适配H2pak型号芯片的引线框架。采用去除连接结构的加工方案其工艺步骤简单,同时能够节省用于制备H2pak型号芯片的引线框架的加工成本。具体请参阅如下阐述。
示例性的,在第一主框架100中,第一中间引脚130配置为初始状态与第一基岛焊盘110连接,通过蚀刻或冲压方式实现第一中间引脚130与第一基岛焊盘110的分离设置。采用如上的方式,能够对来料的整体引线框架进行加工,进而得到相互没有电性连接关系且相互独立的第一中间引脚130与第一基岛焊盘110结构。
相应地,采用本公开实施例所示半导体引线框架对H2pak型号芯片进行封装时,示例性的,以H2pak型号芯片中的半导体芯片为场效应晶体管为例,其源极(source端)可以连接第一主框架100中的第一引脚120,其门级(gate端)可以连接第一主框架100中的第二引脚140,其漏极(Drain端)可以连接第一主框架100中的第一基岛焊盘110。这样能够将H2pak型号芯片通过本公开实施例中的半导体引线框架连接至外部电路,以使所有信号及电源经由各引脚及基岛焊盘通过引线与其它器件相连接。
示例性的,第一主框架100还包括第一连筋150,第一连筋150包括第一侧150a和第二侧150b,第一主框架100中的第一引脚120、第一中间引脚130及第二引脚140均伸出于第一连筋150的第一侧150a。第二主框架200还包括第二连筋260,第二连筋260包括第三侧260a和第四侧260b,第二主框架200中的第三引脚220、第二中间引脚230及第四引脚240均伸出于第二连筋260的第四侧260b;第一连筋150通过其第二侧150b与第二连筋260的第三侧260a电性连接。
本公开实施例对第一侧150a及第二侧150b的侧向方位不做限定,以第一侧150a为靠近基岛焊盘110一侧,第二侧150b为靠近第二主框架200一侧为例进行方案阐述。
本公开实施例对第三侧260a及第四侧260b的侧向方位不做限定,以第四侧260b为靠近基岛焊盘210一侧,第三侧260a为靠近第一主框架100一侧为例进行方案阐述。
本公开实施例中的第一主框架100及第二主框架200均由导电材料制成,导电材料可以为铜合金,铜合金可以分为铜—铁系、铜—镍—硅系、铜—铬系、铜—镍—锡系(JK--2合金)等。例如:第一连筋150、第二连筋260、第一引脚120、第一中间引脚130、第二引脚140、第三引脚220、第二中间引脚230、第四引脚240及连接结构250均采用铜合金制成。
其中,第一连筋150通过第二侧150b与第二连筋260的第三侧260a电性连接,可以理解为,两者之间在相应的侧位方向有痕连接或无痕连接。
本公开实施例以两者之间采用无痕连接为例,即,第一连筋150与第二连筋260可以是来料时的一体成型结构。
示例性的,第一连筋150与第二连筋260在第二侧150b及第三侧260a连接为一体结构,即可以采用这样的整体结构进行相应的工艺加工。
本公开实施例中的半导体引线框架,为了确保能够适配H2pak型号芯片的封装应用,需要确保第一引脚120与第一基岛焊盘110之间的最短距离大于对应器件管脚的最小空气绝缘距离即可。示例性的,本公开实施例中H2pak型号芯片可以为场效应晶体管,其器件源极管脚与漏极管脚之间的最小空气绝缘距离可以为4mm,其中,对应器件可以理解为本公开实施例中的场效应晶体管。本公开对对应器件管脚的最小空气绝缘距离不做限定,针对不同的半导体芯片,可以存在不同的对应器件管脚的最小空气绝缘距离。
进一步的,为了避免第一引脚120与第一基岛焊盘110形成电性连接,需要确保第一引脚120与第一基岛焊盘110之间的间距大于对应器件管脚的最小空气绝缘距离。示例性的,以对应器件管脚的最小绝缘距离是4mm为例。第一引脚120与第一基岛焊盘110之间的最短距离大于4mm。
本公开实施例对第一中间引脚130及第二引脚140分别与第一基岛焊盘110之间的距离不做限定。本公开实施例对第二主框架200中的第三引脚220、第四引脚240、第二中间引脚230分别与第二基岛焊盘210之间的距离不做限定。这样能够进一步适配H2pak型号芯片的封装应用。
采用如上的方案,能够确保第一引脚120与第一基岛焊盘110之间分离且不会形成相互之间的电性连接。
示例性的,如图2所示,在第一主框架100及第二主框架200中,第一引脚120、第一中间引脚130、第二引脚140、第一连筋150、第三引脚220、第二中间引脚230、第四引脚240及第二连筋260在同一平面平铺设置,第一基岛焊盘110、第二基岛焊盘210所在平面与第一中间引脚130和第二中间引脚230所在平面存在高度差。
本申请对第一基岛焊盘110、第二基岛焊盘210所在平面与第一中间引脚130和第二中间引脚230所在平面存在的高度差范围不做限定,只要能够实现第一基岛焊盘110与第一引脚120之间的最短距离大于对应器件管脚的最小空气绝缘距离即可。
为了实现基岛焊盘的基本功能,第一基岛焊盘110包括至少一个用于承载导电件的焊接区;第二基岛焊盘210包括至少一个用于承载导电件的焊接区。
示例性的,第一基岛焊盘110可以具有一个焊接区,或者,第一基岛焊盘110也可以具有两个焊接区。
示例性的,第二基岛焊盘210可以具有一个焊接区,或者,第二基岛焊盘210也可以具有两个焊接区。
为了在器件封装过程中,将各部分框架定位于操作台,第一连筋150、第一引脚120及第二引脚140分别具有沿自身厚度方向贯穿设置的第一定位孔160。第二连筋260、第三引脚220及第四引脚240分别具有沿自身厚度方向贯穿设置的用于承载导电件的第二定位孔270,本公开实施例对第一定位孔160或第二定位孔270的形状及尺寸不做限定。
另外,考虑到节省引线框架的原材料,可以对第一连筋150及第二连筋260中多余的部分去除,示例性的,进一步参照图1,第一连筋150及第二连筋260中的方形长孔为多余去除的结构。
本公开实施例还提供一种半导体封装器件,其包括如上的半导体引线框架,还包括至少一个半导体芯片。能够实现上述的全部效果,在此不再赘述。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种半导体引线框架,其特征在于,包括:
第一主框架,所述第一主框架设置至少一个;
第二主框架,所述第二主框架设置至少一个;
所述第一主框架与所述第二主框架沿第一方向邻接;
所述第一主框架包括第一基岛焊盘、及彼此独立的第一引脚、第一中间引脚和第二引脚,所述第一中间引脚位于所述第一引脚与所述第二引脚之间,所述第一基岛焊盘分别与所述第一引脚、所述第一中间引脚及所述第二引脚分离设置;
所述第二主框架包括第二基岛焊盘、彼此独立的第三引脚、第二中间引脚和第四引脚、及连接于所述第二中间引脚与所述第二基岛焊盘之间的连接结构;所述连接结构分别与所述第三引脚及所述第四引脚分离设置。
2.根据权利要求1所述的半导体引线框架,其特征在于,顺次排布的每两个所述第一主框架之间均连接有一个所述第二主框架。
3.根据权利要求1所述的半导体引线框架,其特征在于,在所述第一主框架中,所述第一中间引脚配置为初始状态与所述第一基岛焊盘连接,通过蚀刻或冲压实现所述第一中间引脚与所述第一基岛焊盘分离设置。
4.根据权利要求3所述的半导体引线框架,其特征在于,所述第一主框架还包括第一连筋,所述第一连筋包括第一侧和第二侧,所述第一主框架中的所述第一引脚、所述第一中间引脚及所述第二引脚均伸出于所述第一连筋的所述第一侧;
所述第二主框架还包括第二连筋,所述第二连筋包括第三侧和第四侧,所述第二主框架中的所述第三引脚、所述第二中间引脚及所述第四引脚均伸出于所述第二连筋的所述第四侧;
所述第一连筋通过所述第二侧与所述第二连筋的所述第三侧电性连接。
5.根据权利要求4所述的半导体引线框架,其特征在于,所述第一连筋与所述第二连筋在所述第二侧及所述第三侧连接为一体结构。
6.根据权利要求4所述的半导体引线框架,其特征在于,在所述第一主框架中,所述第一引脚与所述第一基岛焊盘之间的最短距离大于对应器件管脚的最小空气绝缘距离。
7.根据权利要求4所述的半导体引线框架,其特征在于,在所述第一主框架及所述第二主框架中,所述第一引脚、所述第一中间引脚、所述第二引脚、所述第三引脚、所述第二中间引脚、所述第四引脚、所述第一连筋及所述第二连筋在同一平面平铺设置,所述第一基岛焊盘、所述第二基岛焊盘所在平面与所述第一中间引脚和所述第二中间引脚所在平面存在高度差。
8.根据权利要求7所述的半导体引线框架,其特征在于,所述第一基岛焊盘包括至少一个用于承载导电件的焊接区;所述第二基岛焊盘包括至少一个用于承载导电件的焊接区。
9.根据权利要求7所述的半导体引线框架,其特征在于,所述第一连筋、所述第一引脚及所述第二引脚分别具有沿自身厚度方向贯穿设置的用于承载导电件的第一定位孔;
所述第二连筋、所述第三引脚及所述第四引脚分别具有沿自身厚度方向贯穿设置的用于承载导电件的第二定位孔。
10.一种半导体封装器件,包括如权利要求1-9任一项所述的半导体引线框架,还包括至少一个半导体芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321480332.5U CN220400583U (zh) | 2023-06-12 | 2023-06-12 | 一种半导体引线框架及半导体封装器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321480332.5U CN220400583U (zh) | 2023-06-12 | 2023-06-12 | 一种半导体引线框架及半导体封装器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220400583U true CN220400583U (zh) | 2024-01-26 |
Family
ID=89611586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321480332.5U Active CN220400583U (zh) | 2023-06-12 | 2023-06-12 | 一种半导体引线框架及半导体封装器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220400583U (zh) |
-
2023
- 2023-06-12 CN CN202321480332.5U patent/CN220400583U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10943885B2 (en) | Method for making semiconductor device with sidewall recess and related devices | |
JP4634146B2 (ja) | 半導体ダイパッケージを形成する方法 | |
US6949816B2 (en) | Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same | |
US7112875B1 (en) | Secure digital memory card using land grid array structure | |
US7598599B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
US7977774B2 (en) | Fusion quad flat semiconductor package | |
US7274092B2 (en) | Semiconductor component and method of assembling the same | |
US8525311B2 (en) | Lead frame for semiconductor device | |
KR101440933B1 (ko) | 범프 기술을 이용하는 ic 패키지 시스템 | |
US5804871A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
US9666510B2 (en) | Dual row quad flat no-lead semiconductor package | |
CN220400583U (zh) | 一种半导体引线框架及半导体封装器件 | |
US20160293523A1 (en) | Semiconductor device including conductive clip with flexible leads and related methods | |
US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
KR102605702B1 (ko) | 리드 프레임 및 이를 포함하는 반도체 패키지 | |
JP2002076232A (ja) | リードフレーム | |
CN217134361U (zh) | 一种封装基材、封装结构 | |
KR100235107B1 (ko) | 탭 패키지 | |
KR102563273B1 (ko) | 반도체 패키지의 제조 방법 | |
KR100525091B1 (ko) | 반도체 패키지 | |
JP2005294755A (ja) | 半導体装置 | |
KR20020009885A (ko) | 반도체패키지용 리드프레임 | |
KR20040060535A (ko) | 볼 그리드 어레이 반도체 패키지 | |
KR20160130014A (ko) | 회로 기판 및 이를 포함하는 칩 패키지 | |
KR20150064461A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |