KR20020009885A - 반도체패키지용 리드프레임 - Google Patents

반도체패키지용 리드프레임 Download PDF

Info

Publication number
KR20020009885A
KR20020009885A KR1020000043430A KR20000043430A KR20020009885A KR 20020009885 A KR20020009885 A KR 20020009885A KR 1020000043430 A KR1020000043430 A KR 1020000043430A KR 20000043430 A KR20000043430 A KR 20000043430A KR 20020009885 A KR20020009885 A KR 20020009885A
Authority
KR
South Korea
Prior art keywords
gate
lead frame
space
encapsulant
width
Prior art date
Application number
KR1020000043430A
Other languages
English (en)
Inventor
김병철
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000043430A priority Critical patent/KR20020009885A/ko
Publication of KR20020009885A publication Critical patent/KR20020009885A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체패키지용 리드프레임에 관한 것으로, 싱귤레이션 단계에서 게이트의 플래시를 동시에 제거하여 디게이트 펀칭 단계를 생략할 수 있도록, 일정크기의 공간부를 가지며, 봉지 공정중 상기 공간부를 향하여 봉지재가 용이하게 흘러가도록 일정공간의 게이트가 형성된 판상의 프레임몸체와; 상기 공간부 내측에 위치되어 반도체칩이 탑재될 수 있도록 소정 크기를 가지며 타이바에 의해 상기 프레임몸체에 연결된 칩탑재판과; 상기 칩탑재판과 일정거리 이격된 상기 공간부에 상기 칩탑재판의 외측 방향을 향하여 연장된 다수의 리드로 이루어진 리드프레임에 있어서, 상기 게이트는 공간부와 인접한 영역의 폭이 봉지재가 유입되기 시작하는 영역의 폭보다 작게 형성된 것을 특징으로 하는 반도체패키지용 리드프레임.

Description

반도체패키지용 리드프레임{Leadframe for semiconductor package}
본 발명은 반도체패키지용 리드프레임에 관한 것으로, 더욱 상세하게 설명하면 싱귤레이션(Singulation) 단계에서 게이트의 플래시(Gate Flash)를 동시에 제거하여 디게이트 펀칭(Degate Punching) 단계를 생략할 수 있는 반도체패키지용 리드프레임에 관한 것이다.
일반적으로 리드프레임이란 반도체칩의 입출력패드와 메인보드에 형성된 전기회로를 연결시켜 주는 전선(Lead) 역할과 반도체패키지를 메인보드에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 것을 말하며, 상기 리드프레임을 이용한 반도체패키지는 각종 전자회로 및 배선이 형성된 단일소자, 집적회로, 또는 하이브리드회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체칩의 전기적 성능을 최적화, 극대화시키기 위해 전술한 리드프레임 등을 이용해 메인보드로의 신호 인출단자를 형성하고 봉지재 등을 이용하여 봉지한 것을 말한다.
이러한 리드프레임(LF')의 일반적인 구조는 도1a에 도시된 바와 같이, 구리(Cu) 또는 알로이(Alloy, Fe+Ni) 재질의 금속류로서 일정크기의 공간부(18)를 가지며, 봉지 공정중 상기 공간부(18)를 향하여 봉지재가 용이하게 흘러들어갈 수 있도록 일정공간의 게이트(16)가 형성된 프레임몸체(12)가 구비되어 있다.
상기 공간부에는 반도체칩이 탑재되는 사각모양의 칩탑재판(2)이 형성되어 있고, 상기 칩탑재판(2)은 양측에서 외측으로 타이바(4)가 연장되어 있다. 물론, 상기 타이바(4)의 타단은 프레임몸체(12)에 연결되어 있다.
상기 칩탑재판(2)의 외주연에는 대응되는 2방향 또는 4방향에, 차후 반도체칩의 외부단자인 각 입출력패드로부터 도전성와이어에 의해 연결되도록, 다수의 내부리드(6)가 형성되어 있으며, 상기 내부리드(6)로부터 연장되어 외측으로는 외부리드(10)가 형성되어 있다. 물론, 상기 외부리드(10)도 일측이 프레임몸체(12)에 연결되어 있다.
또한, 상기 다수의 내부리드(6)와 외부리드(10)들은 댐바(8)에 의해 상호 연결되어 있으며, 이 댐바(8)는 봉지 공정중 봉지재가 외측으로 흘러 넘치지 않토록 하는 역할을 한다.
또한, 상기 리드프레임(LF')은 다수가 대략 행과 열을 이루는 매트릭스 형상을 하며, 상기 각각의 리드프레임(LF')은 전술한 바와 같이 판상의 프레임몸체(12)에 연결되어 지지되고 있다. 즉, 각 리드프레임(LF')의 외부리드(10), 댐바(8) 및 타이바(4) 등은 프레임몸체(12)에 연결되어 있다.
한편, 상기 각각의 리드프레임(LF') 사이에는 그 프레임몸체(12)를 관통하여 직선상의 런너(14)가 형성되어 있으며, 이 런너(14)는 봉지 공정중 봉지재가 흘러가는 통로 역할을 한다.
또한, 전술한바와 같이 상기 리드프레임(LF')의 칩탑재판(2)과 어느 한 타이바(4)의 측면에는 대략 사각 또는 직사각 모양으로 개구되어 상기 공간부(18)와 연통된 게이트(16)가 형성되어 있으며, 상기 게이트(16)는 상기 런너(14)를 통해 흘러들어온 봉지재가 상기 칩탑재판(2) 및 내부리드(6) 쪽으로 용이하게 흘러 들어가도록 하는 역할을 한다.
한편, 이러한 리드프레임(LF')을 이용한 반도체패키지의 제조 방법을 간단히설명하면 다음과 같다.
1. 반도체칩 탑재 단계로서, 웨이퍼로부터 양품의 반도체칩을 선별하여, 이를 리드프레임(LF')의 칩탑재판(2)에 접착제를 개재하여 접착한다.
2. 와이어 본딩 단계로서, 상기 반도체칩의 입출력패드와 리드프레임(LF')의 내부 리드 사이를 전기적으로 도통시키기 위해 도전성와이어를 이용하여 상호 본딩한다.
3. 봉지 단계로서, 금형 내측에 상기 리드프레임(LF')을 위치시키고 상기 칩탑재판(2), 반도체칩, 도전성와이어 및 내부리드(6)를 봉지재(20)로 봉지한다.
이때 봉지재(20)는 상기 리드프레임(LF')의 각 런너(14)를 통해 유입되며, 상기 런너(14)의 봉지재(20)는 게이트(16)를 통해 상기 칩탑재판(2), 반도체칩, 도전성와이어 및 내부리드(6)쪽으로 충진되어 봉지 작업이 수행된다.
4. 트림 및 디게이팅(Trim/Degating) 단계로서, 상기 리드프레임(LF)에서 내,외부리드(10) 사이에 위치된 댐바(8)를 컷팅하고, 또한 디게이팅 펀치를 이용하여 상기 게이트(16)에 형성된 플래시(22)(봉지재(20) 찌꺼기)를 제거한다.
5. 폼 및 싱귤레이션(Form/Singulation) 단계로서, 상기 리드프레임(LF')의 각 외부리드(10)를 소정 형태로 구부린 후, 상기 리드프레임(LF')의 타이바(4) 등을 싱귤레이션하여 낱개의 반도체패키지가 제공되도록 한다.
여기서, 도1b를 참조하면 칩탑재판(2)과 프레임몸체(12) 사이의 타이바(4) 중앙 부근이 싱귤레이션 툴로 펀칭되며, 도면 부호 SL는 그 싱귤레이션 라인이다.
그러나 이러한 종래의 리드프레임은 상기 리드프레임에 형성된 사각 또는 직사각 모양의 게이트가 폭이 비교적 넓음으로써 다음과 같은 문제점이 있다.
첫째, 트림 및 디게이팅 단계에서 내,외부 리드 사이에 위치된 댐바를 트림하는 단계외에 반듯이 게이트에 형성된 플래시를 제거하는 디게이팅 단계를 수행하여야 함으로써 공정수가 증가되는 문제점이 있다. 즉, 상기 디게이팅 단계를 생략하게 되면 싱귤레이션 단계에서 상기 게이트에 형성된 플래시를 싱귤레이션툴로 제거해야 하는데 이럴 경우에는 상기 싱귤레이션 툴의 마모가 커지고 이에 따라 그 수명이 대폭 단축되기 때문이다. 또한, 상기 싱귤레이션 툴로 디게이팅을 동시에 수행하게 될 경우에는 상기 디게이팅 작업이 원할히 수행되지 못하고, 그 타이바의 절단면이 매끄럽지 못하여 상품성이 저하되는 문제점이 있다.
둘째, 상기와 같은 싱귤레이션 단계에서 봉지재 외측에는 플래시가 어느 정도 발생하게 되는데 대부분의 플래시가 상기 리드프레임의 게이트에 집중됨으로써 외관이 깨끗하지 못하여 그 상품성이 저하되는 문제점이 있다. 즉, 게이트의 폭이 비교적 넓음으로써 싱귤레이션 후에도 상기 게이트 부분에 플래시가 다량 존재하게 됨으로써 그 외관이 지저분한 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 싱귤레이션 단계에서 게이트의 플래시를 제거하여 디게이트 펀칭 단계를 생략할 수 있는 반도체패키지용 리드프레임을 제공하는데 있다.
도1a는 종래의 리드프레임을 도시한 평면도이고, 도1b는 봉지가 완료된 도1a의 리드프레임을 도시한 평면도이다.
도2a 내지 도2c는 본 발명에 의한 리드프레임을 도시한 평면도이다.
도3은 도2a의 리드프레임이 봉지된 상태를 도시한 평면도이다.
- 도면중 주요 부호에 대한 설명 -
LF; 본 발명에 의한 리드프레임
2; 칩탑재판 4; 타이바
6; 내부리드 8; 댐바
10; 외부리드 12; 프레임몸체
14; 런너 16; 게이트
18; 공간부 19; 돌출부
SL; 싱귤레이션 라인 20; 봉지재
22; 플래시
상기한 목적을 달성하기 위해 본 발명은 일정크기의 공간부를 가지며, 봉지공정중 상기 공간부를 향하여 봉지재가 용이하게 흘러가도록 일정공간의 게이트가 형성된 판상의 프레임몸체와; 상기 공간부 내측에 위치되어 반도체칩이 탑재될 수 있도록 소정 크기를 가지며 타이바에 의해 상기 프레임몸체에 연결된 칩탑재판과; 상기 칩탑재판과 일정거리 이격된 상기 공간부에 상기 칩탑재판의 외측 방향을 향하여 연장된 다수의 리드로 이루어진 리드프레임에 있어서, 상기 게이트는 공간부와 인접한 영역의 폭이 봉지재가 유입되기 시작하는 영역의 폭보다 작게 형성된 것을 특징으로 한다.
여기서, 상기 게이트는 평면상 대략 "H"자형으로 형성되거나 또는 대략 삼각형으로 형성될 수 있다.
또한, 상기 게이트는 내측에 다수의 돌출부를 평행하게 형성할 수도 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 리드프레임에 의하면, 공간부와 인접한 영역의 게이트 폭을 봉지재가 유입되기 시작하는 영역의 폭보다 작게 형성함으로써 싱귤레이션 단계에서 동시에 디게이팅을 수행할 수 있게 된다. 즉, 싱귤레이션툴이 폭이 가장 작은 게이트의 영역을 통과하게 됨으로써 그 싱귤레이션툴과 플래시의 마찰 표면적이 작아지게 되고 따라서 싱귤레이션 툴의 수명이 연장됨과 아울러 종래 트림 단계에 반듯이 수행하여만 했던 디게이팅 펀치의 사용을 회피할 수 있게 된다.
또한, 싱귤레이션된 면 즉, 싱귤레이션툴이 게이트를 통과하여 형성된 절단면에 플래시가 적게 남아있음으로써 외관이 깨끗해지고, 따라서 완성된 반도체패키지의 상품성이 향상된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명에 의한 리드프레임(LF)을 도시한 평면도이다. 여기서, 편의상 도2b 및 도2c는 게이트(16)만을 확대 도시하였다. 또한, 이하의 설명에서 종래 기술과 중복되는 내용은 본 발명의 요지를 흐리지 않토록 그 설명을 생략하기로 한다.
먼저 도2a에 도시된 바와 같이 본 발명에 의한 리드프레임(LF)은 공간부(18)와 인접한 영역(싱귤레이션되는 영역)의 게이트(16) 폭(W1)이 봉지재(20)가 유입되지 시작하는 영역의 폭(W2)보다 작게 형성된 것이 특징이다. 즉, 상기 게이트(16)는 도2a에 도시된 바와 같이 봉지재(20)가 유입되기 시작하는 영역의 폭(W2)은 넓게 형성하고, 공간부(18)와 인접한 영역은 그 폭(W1)을 작게 형성하였다. 따라서, 싱귤레이션 공정에서 싱귤레이션툴은 상기 공간부(18)와 인접한 영역을 통과하게 되므로 상기 게이트(16)에 형성된 플래시(22)와의 마찰 면적이 최소화된다.
한편, 상기 게이트(16)는 도2b에 도시된 바와같이 대략 삼각 모양으로 형성할 수도 있다. 즉, 삼각형의 꼭지점 부근이 상기 공간부(18)와 연통되도록 한 것이다. 이 경우에도 봉지재(20)가 유입되는 영역의 폭(W2)은 넓게 형성되고, 공간부(18)와 인접한 영역의 폭(W1)은 작게 형성된다.
또한, 상기 게이트(16)는 도2c에 도시된 바와 같이 봉지재(20)가 유입되기 시작하는 게이트(16)의 내측 공간에서 부터 상기 공간부(18)와 인접한 영역 부근까지 서로 평행한 다수의 돌출부(19)를 형성할 수도 있다. 이 경우에도 마찬가지로 상기 공간부(18)와 인접한 영역의 게이트(16)에는 종래보다 적은 량의 플래시(22)가 발생됨으로써 차후 싱귤레이션툴과의 마찰 면적이 최소화된다.
여기서, 상기 게이트(16)의 디자인은 도면에서와 같이 "H"자형, 삼각형 또는 게이트(16) 내측에 다수의 돌출부(19)를 더 형성한 구조만 설명하였지만 이러한 구조로 본 발명을 한정하는 것은 아니며, 봉지재(20)가 충진되는 공간부(18)와 인접한 게이트(16)의 폭(W1)을 그 봉지재(20)가 유입되기 시작하는 영역의 폭(W2)보다 작게 형성한 다양한 구조가 가능할 것이다.
도3은 도2a의 리드프레임(LF)이 봉지된 상태를 도시한 평면도로서, 도시된 바와 같이 공간부(18)와 인접한 부근의 게이트(16)에는 폭이 작은 플래시(22)가 형성된다. 따라서, 싱귤레이션 툴이 싱귤레이션 라인(SL)을 통과하게 될 때 적은 량의 플래시(22)와 마찰하게 됨으로써 그 수명이 길어지게 될 뿐만 아니라, 싱귤레이션 후에도 그 절단면에는 적은 량의 플래시(22)가 남아 있게 되어 외관이 깨끗해진다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지용 리드프레임에 의하면, 공간부와 인접한 영역의 게이트 폭을 봉지재가 유입되기 시작하는 영역의 폭보다 작게 형성함으로써 싱귤레이션 단계에서 동시에 디게이팅을 수행할 수 있게 된다. 즉, 싱귤레이션툴이 폭이 가장 작은 게이트의 영역을 통과하게 됨으로써 그 싱귤레이션툴과 플래시의 마찰 표면적이 작아지게 되고 따라서 싱귤레이션 툴의 수명이 연장됨과 아울러 종래 트림 단계에 반듯이 수행하여만 했던 디게이팅 펀치의 사용을 회피할 수 있게 된다.
또한, 싱귤레이션된 면 즉, 싱귤레이션툴이 게이트를 통과하여 형성된 절단면에 플래시가 적게 남아있음으로써 외관이 깨끗해지고, 따라서 완성된 반도체패키지의 상품성이 향상된다.

Claims (4)

  1. 일정크기의 공간부를 가지며, 봉지 공정중 상기 공간부를 향하여 봉지재가 용이하게 흘러가도록 일정공간의 게이트가 형성된 판상의 프레임몸체와;
    상기 공간부 내측에 위치되어 반도체칩이 탑재될 수 있도록 소정 크기를 가지며 타이바에 의해 상기 프레임몸체에 연결된 칩탑재판과;
    상기 칩탑재판과 일정거리 이격된 상기 공간부에 상기 칩탑재판의 외측 방향을 향하여 연장된 다수의 리드로 이루어진 리드프레임에 있어서,
    상기 게이트는 공간부와 인접한 영역의 폭이 봉지재가 유입되기 시작하는 영역의 폭보다 작게 형성된 것을 특징으로 하는 반도체패키지용 리드프레임.
  2. 제1항에 있어서, 상기 게이트는 평면상 대략 "H"자형으로 형성된 것을 특징으로 하는 반도체패키지용 리드프레임.
  3. 제1항에 있어서, 상기 게이트는 평면상 대략 삼각형으로 형성된 것을 특징으로 하는 반도체패키지용 리드프레임.
  4. 제1항에 있어서, 상기 게이트는 내측에 다수의 돌출부가 봉지재가 흘러가는 방향으로 평행하게 형성된 것을 특징으로 반도체패키지용 리드프레임.
KR1020000043430A 2000-07-27 2000-07-27 반도체패키지용 리드프레임 KR20020009885A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043430A KR20020009885A (ko) 2000-07-27 2000-07-27 반도체패키지용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043430A KR20020009885A (ko) 2000-07-27 2000-07-27 반도체패키지용 리드프레임

Publications (1)

Publication Number Publication Date
KR20020009885A true KR20020009885A (ko) 2002-02-02

Family

ID=19680343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043430A KR20020009885A (ko) 2000-07-27 2000-07-27 반도체패키지용 리드프레임

Country Status (1)

Country Link
KR (1) KR20020009885A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818963A (zh) * 2016-09-14 2018-03-20 富士电机株式会社 半导体装置及半导体装置的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315514A (ja) * 1992-05-01 1993-11-26 Apic Yamada Kk リードフレームのディゲート方法およびこれに用いるリードフレーム
JPH0722562A (ja) * 1993-07-06 1995-01-24 Fujitsu Miyagi Electron:Kk 切断整形金型
JPH10178137A (ja) * 1996-10-18 1998-06-30 Sony Corp 樹脂モールド型半導体装置の製造方法
JPH1187596A (ja) * 1997-09-10 1999-03-30 Nec Kyushu Ltd リードフレーム及びこのリードフレームを用いる半導体装置及びこの半導体装置の製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315514A (ja) * 1992-05-01 1993-11-26 Apic Yamada Kk リードフレームのディゲート方法およびこれに用いるリードフレーム
JPH0722562A (ja) * 1993-07-06 1995-01-24 Fujitsu Miyagi Electron:Kk 切断整形金型
JPH10178137A (ja) * 1996-10-18 1998-06-30 Sony Corp 樹脂モールド型半導体装置の製造方法
JPH1187596A (ja) * 1997-09-10 1999-03-30 Nec Kyushu Ltd リードフレーム及びこのリードフレームを用いる半導体装置及びこの半導体装置の製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818963A (zh) * 2016-09-14 2018-03-20 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107818963B (zh) * 2016-09-14 2023-08-29 富士电机株式会社 半导体装置及半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US6627977B1 (en) Semiconductor package including isolated ring structure
JP3759131B2 (ja) リードレスパッケージ型半導体装置とその製造方法
US7087462B1 (en) Method for forming leadless semiconductor packages
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR101277391B1 (ko) 반도체 장치
US7274092B2 (en) Semiconductor component and method of assembling the same
US20120181676A1 (en) Power semiconductor device packaging
JP4146290B2 (ja) 半導体装置
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
CN107039368B (zh) 树脂密封型半导体装置
US9000570B2 (en) Semiconductor device with corner tie bars
US20120181677A1 (en) Semiconductor device package with two component lead frame
JP2005294871A (ja) 半導体装置
KR20020009885A (ko) 반도체패키지용 리드프레임
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH11297917A (ja) 半導体装置及びその製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP4353935B2 (ja) リードレスパッケージ型半導体装置
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
US20240178106A1 (en) Lead frame apparatus, semiconductor device and method of making a semiconductor device
KR102586967B1 (ko) 리드 프레임
JP5512784B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application