KR101113518B1 - 리드 프레임 - Google Patents

리드 프레임 Download PDF

Info

Publication number
KR101113518B1
KR101113518B1 KR1020090111365A KR20090111365A KR101113518B1 KR 101113518 B1 KR101113518 B1 KR 101113518B1 KR 1020090111365 A KR1020090111365 A KR 1020090111365A KR 20090111365 A KR20090111365 A KR 20090111365A KR 101113518 B1 KR101113518 B1 KR 101113518B1
Authority
KR
South Korea
Prior art keywords
die pad
bonding
lead frame
semiconductor chip
plating layer
Prior art date
Application number
KR1020090111365A
Other languages
English (en)
Other versions
KR20110054635A (ko
Inventor
배효근
송영진
박주영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090111365A priority Critical patent/KR101113518B1/ko
Priority to CN2010105313235A priority patent/CN102064150A/zh
Publication of KR20110054635A publication Critical patent/KR20110054635A/ko
Application granted granted Critical
Publication of KR101113518B1 publication Critical patent/KR101113518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 리드 프레임은, 반도체 칩을 실장하기 위한 다이 패드; 및 상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드;를 포함하며, 상기 다이 패드상에는 와이어 본딩을 위한 본딩 아일랜드가 형성될 수 있다.
와이어 본딩, 수분 민감성 레벨(moisture sensitivity level, MSL)

Description

리드 프레임{lead frame}
본 발명은 리드 프레임에 관한 것으로서, 더욱 상세하게는 몰딩 컴파운드와의 결합력이 강화되어 신뢰성이 향상되는 리드 프레임에 관한 것이다.
반도체 칩은 개별 칩이 단독으로 이용되기보다는 여러개의 반도체 칩을 포함한 하나의 반도체 패키지로 제작되어 이용되는 것이 일반적이다.
이때, 여러개의 반도체 칩을 포함하는 하나의 반도체 패키지를 제작하기 위하여 리드 프레임이 사용된다.
구체적으로 리드 프레임의 다이 패드에 다수의 반도체 칩이 실장되고, 상기 실장된 반도체 칩들은 와이어를 통하여 리드 프레임의 리드에 전기적으로 연결되게 된다. 반도체 칩의 실장과 와이어 본딩이 완료되면 몰딩 공정을 거치게 되어 최종적으로 반도체 패키지가 완성된다. 이때, 반도체 칩들과 전기적으로 연결된 리드들이 반도체 패키지의 외표면에 노출되어 외부 회로와 연결된다.
그런데, 상기 몰딩 공정에서 리드 프레임과 몰딩 컴파운드간의 결합력이 약할 경우 리드 프레임과 몰딩 컴파운드 사이에 궤면이 발생하고, 반도체 패키지의 수분 민감성 레벨(moisture sensitivity level, MSL)이 낮아지는 등 신뢰성이 떨어지게 되는 문제점이 있다.
종래에는 리드 프레임에서 반도체 칩이 실장되는 다이 패드상의 둘레의 가장자리 부분에 상기 반도체 칩과의 와이어 본딩을 위한 은(Ag) 도금층을 형성하였다.
은 도금층은 몰딩 컴파운드와 접착이 잘 되지 않는데, 종래와 같이 다이 패드의 둘레의 가장자리 부분에 모두 은 도금층을 형성할 경우 상기 살펴본 바와 같은 신뢰성 문제가 발생할 수 있었다.
본 발명의 목적은, 다이 패드상의 와이어 본딩을 위하여 형성되는 도금층의 면적을 줄임으로써 몰딩 컴파운드와의 결합력이 강해져 신뢰성이 향상되는 리드 프레임을 제공하는 것이다.
본 발명의 제1실시예에 따른 리드 프레임은, 반도체 칩을 실장하기 위한 다이 패드; 및 상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드;를 포함하며, 상기 다이 패드상에는 와이어 본딩을 위한 일정 면적을 갖는 본딩 아일랜드가 형성될 수 있다.
본 발명의 제1실시예에 따른 리드 프레임의 본딩 아일랜드는, 일정 면적을 가지는 은(Ag) 또는 금(Au) 도금층일 수 있다.
본 발명의 제1실시예에 따른 리드 프레임의 본딩 아일랜드는, 복수개가 상기 다이 패드의 둘레에 규칙적으로 배열되어 형성될 수 있다.
본 발명의 제2실시예에 따른 리드 프레임은, 반도체 칩을 실장하기 위한 다이 패드; 및 상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드;를 포함하며, 상기 다이 패드상에는 와이어 본딩을 위한 일정 면적을 갖는 본딩 에어리어가 형성되며, 상기 본딩 에어리어에는 몰딩 컴파운드와의 결합력을 높이기 위한 결합보조부가 형성될 수 있다.
본 발명의 제2실시예에 따른 리드 프레임의 본딩 에어리어는, 상기 다이 패드의 둘레에 형성되는 은(Ag) 또는 금(Au) 도금층이며, 상기 결합보조부는 상기 도금층보다 몰딩 컴파운드와의 결합력이 강한 재질로 형성될 수 있다.
본 발명의 제2실시예에 따른 리드 프레임의 결합보조부는, 복수개가 상기 다이 패드의 둘레에 규칙적으로 배열되어 형성될 수 있다.
본 발명의 제3실시예에 따른 리드 프레임은, 반도체 칩을 실장하기 위한 다이 패드; 상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드; 및 상기 다이 패드와 상기 다수의 리드 사이에 배치되는 그라운드 링;을 포함하며, 상기 그라운드 링상에는 와이어 본딩을 위한 일정 면적을 갖는 본딩 아일랜드가 형성될 수 있다.
본 발명의 제3실시예에 따른 리드 프레임의 본딩 아일랜드는, 일정 면적을 가지는 은(Ag) 또는 금(Au) 도금층일 수 있다.
본 발명의 제3실시예에 따른 리드 프레임의 본딩 아일랜드는, 복수개가 상기 그라운드 링에 규칙적으로 배열되어 형성될 수 있다.
본 발명의 제4실시예에 따른 리드 프레임은, 반도체 칩을 실장하기 위한 다이 패드; 상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드; 및 상기 다이 패드와 상기 다수의 리드 사이에 배치되는 그라운드 링;을 포함하며, 상기 그라운드 링상에는 와이어 본딩을 위한 일정 면적을 갖는 본딩 에어리어가 형성되며, 상기 본딩 에어리어에는 몰딩 컴파운드와의 결합력을 높이기 위한 결합보조부가 형성될 수 있다.
본 발명의 제4실시예에 따른 리드 프레임의 본딩 에어리어는, 상기 그라운드 링에 형성되는 은(Ag) 또는 금(Au) 도금층이며, 상기 결합보조부는 상기 도금층보다 몰딩 컴파운드와의 결합력이 강한 재질로 형성된 것일 수 있다.
본 발명의 제4실시예에 따른 리드 프레임의 결합보조부는, 복수개가 상기 그라운드 링에 규칙적으로 배열되어 형성될 수 있다.
본 발명에 의한 리드 프레임은 다이 패드상에 일정 면적을 가진 도금층인 본딩 아일랜드를 다수개 형성함으로써 다이 패드상에 형성되는 전체 도금층의 면적을 감소시켜 리드 프레임과 몰딩 컴파운드간의 결합력을 향상시킬 수 있다. 따라서, 본 발명에 의한 리드 프레임을 이용하여 반도체 패키지를 제작할 경우 신뢰성이 향상되는 효과를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 제1실시예에 따른 리드 프레임의 평면도이다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 리드 프레임(100)은, 다이 패드(110), 본딩 아일랜드(112), 내부 리드(120), 외부 리드(122), 프레임 몸체(130), 서포트 바(132), 및 댐 바(134)를 포함할 수 있다.
상기 다이 패드(110)는 반도체 칩이 실장되기 위한 영역을 제공할 수 있다. 다수의 반도체 칩(미도시)은 상기 다이 패드(110)의 상면에 접착되어 지지될 수 있다.
또한, 상기 다이 패드(110)는 모서리 부분이 상기 서포트 바(132)를 통하여 상기 프레임 몸체(130)에 연결됨으로써 지지될 수 있다.
상기 내부 리드(120)는 상기 댐 바(134)에 의해서 지지되는 동시에 상기 댐 바(134)를 통하여 상기 외부 리드(122)와 연결될 수 있다.
상기 내부 리드(120)는 상기 다이 패드(110)에 실장되는 반도체 칩들과 와이어 본딩을 통하여 직접 전기적으로 연결될 수 있다. 따라서, 와이어 본딩을 위하여 상기 내부 리드(120)의 상면에는 일정 영역 도금층이 형성될 수 있다. 이때, 상기 도금층은 은(Ag) 도금층일 수 있다.
상기 본딩 아일랜드(112)는 상기 다이 패드(110)상에 실장되는 반도체 칩들과의 접지 연결을 위한 와이어 본딩을 위해 상기 다이 패드(110)상에 형성될 수 있다.
상기 본딩 아일랜드(112)는 일정 면적을 가지는 은(Ag) 또는 금(Au) 도금층일 수 있다.
도 1에 도시된 본 발명의 제1실시예에 따른 리드 프레임에서는 종래 기술과 같이 다이 패드(110)의 둘레 가장자리 영역 전체에 와이어 본딩을 위한 도금층을 형성하지 않고, 일정 면적을 가지는 아일랜드 형상의 도금층을 복수개 형성하였다. 따라서 본 발명의 제1실시예에 따른 리드 프레임은 상기 다이 패드(110)상에 형성되는 전체 도금층의 면적이 종래 기술에 비하여 감소함으로써 몰딩 컴파운드와의 결합력이 강화되는 효과를 가질 수 있다.
도 2는 본 발명의 제2실시예에 따른 리드 프레임의 평면도이다.
도 2를 참조하면, 본 발명의 제2실시예에 따른 리드 프레임은 다이 패드(110)상에 결합보조부(116)를 포함한 본딩 에어리어(114)가 형성되는 점을 제외 하면, 상기 본 발명의 제1실시예에 따른 리드 프레임과 동일하다. 따라서, 이하에서는 동일한 구성에 대한 상세한 설명은 생략한다.
상기 본딩 에어리어(114)는 상기 다이 패드(110)의 둘레에 형성되는 은 또는 금 도금층일 수 있다.
상기 다이 패드(110)상에 실장되는 반도체 칩들의 접지 연결을 위한 와이어 본딩은 상기 본딩 에어리어(114)에 이루어질 수 있다.
상기 결합보조부(116)는 상기 본딩 에어리어(114)상에 일정 면적을 가지도록 형성된 것으로서 은 또는 금 도금층보다 몰딩 컴파운드와의 결합력이 강한 재질로 형성된 것이다. 예를 들어, 상기 다이 패드(110)의 상면에 은 또는 금 도금층이 형성되는 영역은 도금층이 형성되지 않은 영역보다 몰딩 컴파운드와의 결합력이 약하므로 상기 결합보조부(116)는 상기 다이 패드(110)의 표면 중 은 또는 금 도금층이 형성되지 않은 영역일 수 있다.
도 3은 본 발명의 제3실시예에 따른 리드 프레임의 평면도이다.
도 3을 참조하면, 본 발명의 제3실시예에 따른 리드 프레임은 다이 패드(110)와 복수의 내부 리드(120) 사이에 그라운드 링(150)이 배치되고, 상기 그라운드 링(150)상에 본딩 아일랜드(152)가 형성된 점을 제외하면, 상기 본 발명의 제1실시예에 따른 리드 프레임과 동일하다. 따라서, 이하에서는 동일한 구성에 대한 상세한 설명은 생략한다.
상기 그라운드 링(150)은 상기 다이 패드(110)와 내부 리드(120) 사이에 배 치되며, 서포트 바(132)에 의해 지지된다.
상기 그라운드 링(150)에는 상기 다이 패드(110)상에 실장되는 반도체 칩들의 접지 연결을 위한 와이어 본딩이 이루어진다. 정확하게는 상기 그라운드 링(150)상에 형성된 다수의 본딩 아일랜드(152)에 와이어 본딩이 이루어지게 된다.
이때, 상기 본딩 아일랜드(152)는 일정 면적을 가지는 은(Ag) 또는 금(Au) 도금층일 수 있다.
도 3에 도시된 본 발명의 제3실시예에 따른 리드 프레임에서는 종래 기술과 같이 그라운드 링(150) 전체에 와이어 본딩을 위한 도금층을 형성하지 않고, 일정 면적을 가지는 아일랜드 형상의 도금층을 복수개 형성하였다. 따라서 본 발명의 제3실시예에 따른 리드 프레임은 상기 그라운드 링(150)상에 형성되는 전체 도금층의 면적이 종래 기술에 비하여 감소함으로써 몰딩 컴파운드와의 결합력이 강화되는 효과를 가질 수 있다.
도 4는 본 발명의 제4실시예에 따른 리드 프레임의 평면도이다.
도 4를 참조하면, 본 발명의 제4실시예에 따른 리드 프레임은 그라운드 링(150)상에 결합보조부(156)를 포함한 본딩 에어리어(154)가 형성되는 점을 제외하면, 상기 본 발명의 제3실시예에 따른 리드 프레임과 동일하다. 따라서, 이하에서는 동일한 구성에 대한 상세한 설명은 생략한다.
상기 본딩 에어리어(154)는 상기 그라운드 링(150)상에 형성되는 은 또는 금 도금층일 수 있다.
상기 다이 패드(110)상에 실장되는 반도체 칩들의 접지 연결을 위한 와이어 본딩은 상기 본딩 에어리어(154)에 이루어질 수 있다.
상기 결합보조부(156)는 상기 본딩 에어리어(154)상에 일정 면적을 가지도록 형성된 것으로서 은 또는 금 도금층보다 몰딩 컴파운드와의 결합력이 강한 재질로 형성된 것이다. 예를 들어, 상기 그라운드 링(150)의 상면에 은 또는 금 도금층이 형성되는 영역은 도금층이 형성되지 않은 영역보다 몰딩 컴파운드와의 결합력이 약하므로 상기 결합보조부(156)는 상기 그라운드 링(150)의 표면 중 은 또는 금 도금층이 형성되지 않은 영역일 수 있다.
도 5는 반도체 칩이 실장된 본 발명의 제1실시예에 따른 리드 프레임의 평면도이다.
도 5를 참조하면, 다수의 반도체 칩(140)들이 다이 패드(110)상에 실장된다. 이때, 상기 반도체 칩(140)들은 접착제를 이용하여 상기 다이 패드(110)에 고정될 수 있다.
상기 반도체 칩(140)들은 와이어(142)를 통하여 내부 리드(120) 또는 본딩 아일랜드(112)에 연결될 수 있다.
일정 면적을 가지고 상기 다이 패드(110)의 둘레에 규칙적으로 형성된 본딩 아일랜드(112)에 필요한 와이어 본딩이 모두 이루어질 수 있고, 상기 본딩 아일랜드(112)의 사이에는 도금층이 형성되지 않은 영역이 존재함으로써 상기 다이 패드(110)의 둘레가 전부 도금층으로 형성된 경우보다 몰딩 컴파운드와의 결합력이 향상되어 신뢰성이 향상되는 효과를 가진다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.
도 1은 본 발명의 제1실시예에 따른 리드 프레임의 평면도,
도 2는 본 발명의 제2실시예에 따른 리드 프레임의 평면도,
도 3은 본 발명의 제3실시예에 따른 리드 프레임의 평면도,
도 4는 본 발명의 제4실시예에 따른 리드 프레임의 평면도,
도 5는 반도체 칩이 실장된 본 발명의 제1실시예에 따른 리드 프레임의 평면도이다.
<도면의 주요부분에 대한 간단한 설명>
100: 리드 프레임 110: 다이 패드
112: 본딩 아일랜드 114, 154: 본딩 에어리어
116, 156: 결합보조부 120: 내부 리드
122: 외부 리드 124, 126, 128: 연결부
130: 프레임 몸체 132: 서포트 바
134: 댐 바 140: 반도체 칩
142: 와이어 150: 그라운드 링

Claims (12)

  1. 반도체 칩을 실장하기 위한 다이 패드; 및
    상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드;
    를 포함하며,
    상기 다이 패드상에는 와이어 본딩을 위한 일정 면적을 갖는 본딩 아일랜드가 형성되는 리드 프레임.
  2. 제1항에 있어서,
    상기 본딩 아일랜드는 일정 면적을 가지는 은(Ag) 또는 금(Au) 도금층인 것을 특징으로 하는 리드 프레임.
  3. 제1항에 있어서,
    상기 본딩 아일랜드는 복수개가 상기 다이 패드의 둘레에 규칙적으로 배열되어 형성된 것을 특징으로 하는 리드 프레임.
  4. 반도체 칩을 실장하기 위한 다이 패드; 및
    상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드;
    를 포함하며,
    상기 다이 패드상에는 와이어 본딩을 위한 일정 면적을 갖는 본딩 에어리어가 형성되며,
    상기 본딩 에어리어에는 몰딩 컴파운드와의 결합력을 높이기 위한 결합보조부가 형성되는 리드 프레임.
  5. 제4항에 있어서,
    상기 본딩 에어리어는 상기 다이 패드의 둘레에 형성되는 은(Ag) 또는 금(Au) 도금층이며, 상기 결합보조부는 상기 도금층보다 몰딩 컴파운드와의 결합력이 강한 재질로 형성된 것임을 특징으로 하는 리드 프레임.
  6. 제4항에 있어서,
    상기 결합보조부는 복수개가 상기 다이 패드의 둘레에 규칙적으로 배열되어 형성된 것을 특징으로 하는 리드 프레임.
  7. 반도체 칩을 실장하기 위한 다이 패드;
    상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드; 및
    상기 다이 패드와 상기 다수의 리드 사이에 배치되는 그라운드 링;
    을 포함하며,
    상기 그라운드 링상에는 와이어 본딩을 위한 일정 면적을 갖는 본딩 아일랜드가 형성되는 리드 프레임.
  8. 제7항에 있어서,
    상기 본딩 아일랜드는 일정 면적을 가지는 은(Ag) 또는 금(Au) 도금층인 것을 특징으로 하는 리드 프레임.
  9. 제7항에 있어서,
    상기 본딩 아일랜드는 복수개가 상기 그라운드 링에 규칙적으로 배열되어 형성된 것을 특징으로 하는 리드 프레임.
  10. 반도체 칩을 실장하기 위한 다이 패드;
    상기 다이 패드에 실장되는 반도체 칩과 전기적으로 연결되기 위하여 상기 다이 패드 주위에 형성된 다수의 리드; 및
    상기 다이 패드와 상기 다수의 리드 사이에 배치되는 그라운드 링;
    을 포함하며,
    상기 그라운드 링상에는 와이어 본딩을 위한 일정 면적을 갖는 본딩 에어리어가 형성되며,
    상기 본딩 에어리어에는 몰딩 컴파운드와의 결합력을 높이기 위한 결합보조부가 형성되는 리드 프레임.
  11. 제10항에 있어서,
    상기 본딩 에어리어는 상기 그라운드 링에 형성되는 은(Ag) 또는 금(Au) 도금층이며, 상기 결합보조부는 상기 도금층보다 몰딩 컴파운드와의 결합력이 강한 재질로 형성된 것임을 특징으로 하는 리드 프레임.
  12. 제10항에 있어서,
    상기 결합보조부는 복수개가 상기 그라운드 링에 규칙적으로 배열되어 형성된 것을 특징으로 하는 리드 프레임.
KR1020090111365A 2009-11-18 2009-11-18 리드 프레임 KR101113518B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090111365A KR101113518B1 (ko) 2009-11-18 2009-11-18 리드 프레임
CN2010105313235A CN102064150A (zh) 2009-11-18 2010-10-29 引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090111365A KR101113518B1 (ko) 2009-11-18 2009-11-18 리드 프레임

Publications (2)

Publication Number Publication Date
KR20110054635A KR20110054635A (ko) 2011-05-25
KR101113518B1 true KR101113518B1 (ko) 2012-02-29

Family

ID=43999364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090111365A KR101113518B1 (ko) 2009-11-18 2009-11-18 리드 프레임

Country Status (2)

Country Link
KR (1) KR101113518B1 (ko)
CN (1) CN102064150A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102661829A (zh) * 2012-04-28 2012-09-12 无锡永阳电子科技有限公司 So8塑料封装传感器
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673953B1 (ko) * 2005-10-26 2007-01-24 삼성테크윈 주식회사 리드 프레임
KR20070027425A (ko) * 2004-06-23 2007-03-09 로무 가부시키가이샤 면실장형 전자부품 및 그 제조방법
KR20070114312A (ko) * 2005-04-13 2007-11-30 로무 가부시키가이샤 반도체 장치 및 리드 프레임
KR20080013865A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 반도체 장치, 기판 및 반도체 장치의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US7602050B2 (en) * 2005-07-18 2009-10-13 Qualcomm Incorporated Integrated circuit packaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070027425A (ko) * 2004-06-23 2007-03-09 로무 가부시키가이샤 면실장형 전자부품 및 그 제조방법
KR20070114312A (ko) * 2005-04-13 2007-11-30 로무 가부시키가이샤 반도체 장치 및 리드 프레임
KR20080013865A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 반도체 장치, 기판 및 반도체 장치의 제조 방법
KR100673953B1 (ko) * 2005-10-26 2007-01-24 삼성테크윈 주식회사 리드 프레임

Also Published As

Publication number Publication date
KR20110054635A (ko) 2011-05-25
CN102064150A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
US10312171B2 (en) Semiconductor device
US10043721B2 (en) Method of manufacturing semiconductor device having semiconductor chip mounted on lead frame
WO2011081696A3 (en) Dap ground bond enhancement
TWI515855B (zh) 具有提升接地接合穩定性之引線架封裝
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US20110156227A1 (en) Semiconductor package structure
JP2013508974A5 (ko)
US20120145446A1 (en) Brace for long wire bond
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
KR101113518B1 (ko) 리드 프레임
US20080224284A1 (en) Chip package structure
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
JP2002359338A (ja) リードフレーム及びそれを用いた半導体装置並びにその製造方法
US10699990B2 (en) Integrated circuit device with plating on lead interconnection point and method of forming the device
JP2005191158A (ja) 半導体装置及びその製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
KR100686461B1 (ko) 반도체 패키지용 리드프레임 구조
KR100337455B1 (ko) 반도체패키지
KR101122463B1 (ko) 리드 프레임
JP3702152B2 (ja) 半導体装置
JP2018064062A (ja) リードフレームおよび半導体装置
JP2005175512A (ja) 半導体装置
KR100753405B1 (ko) 리드온칩형 패키지를 갖는 반도체 장치
TWI553805B (zh) 半導體封裝件之製法
JP2010278308A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9