JPH04186755A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH04186755A JPH04186755A JP2317361A JP31736190A JPH04186755A JP H04186755 A JPH04186755 A JP H04186755A JP 2317361 A JP2317361 A JP 2317361A JP 31736190 A JP31736190 A JP 31736190A JP H04186755 A JPH04186755 A JP H04186755A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tip part
- wire
- lead frame
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子を構成するリードフレームの構造に
関するものである。
関するものである。
従来の技術
第２図は従来のリードフレームの構造を示すものである
。第２図において、１はリードフレームである。２はリ
ードフレームの一部のインナーリードである。３はリー
ドフレームの一部のアウターリードである。４は半導体
チップである。５は半導体チップとインナーリードを接
続するワイヤである。６は半導体チップ上のボンディン
グバットである。従来のリードフレームは、第２図の様
に、半導体チップ４の側周辺部に整列配置した同一形状
パターンのインナーリート２の先端部て・つくられてお
り、前記先端部とポンディングパッド６をワイヤー５で
接続する。
。第２図において、１はリードフレームである。２はリ
ードフレームの一部のインナーリードである。３はリー
ドフレームの一部のアウターリードである。４は半導体
チップである。５は半導体チップとインナーリードを接
続するワイヤである。６は半導体チップ上のボンディン
グバットである。従来のリードフレームは、第２図の様
に、半導体チップ４の側周辺部に整列配置した同一形状
パターンのインナーリート２の先端部て・つくられてお
り、前記先端部とポンディングパッド６をワイヤー５で
接続する。
発明が解決しようとする課題
しかしながら、近年、半導体素子の小型化や多ピン化に
伴い、リートピッチが小さくなる傾向にあり、前記の従
来の構成ではインナーリードの巾が細くなり、ワイヤボ
ンディングが困難になる。
伴い、リートピッチが小さくなる傾向にあり、前記の従
来の構成ではインナーリードの巾が細くなり、ワイヤボ
ンディングが困難になる。
そこでインナーリード２の先端部の面積を維持して、ボ
ンディングを確実に行なえるようにすると、インナーリ
ード２の先端部の相互間隔が狭くなって端子間短絡が生
じるという欠点を有している。また前記欠点を避けるた
めにボンデインパッド６とインナーリード２の先端部と
の距離を大きくするとワイヤー長が長くなるので、ワイ
ヤー切れを起こしやすいという欠点を有していた。
ンディングを確実に行なえるようにすると、インナーリ
ード２の先端部の相互間隔が狭くなって端子間短絡が生
じるという欠点を有している。また前記欠点を避けるた
めにボンデインパッド６とインナーリード２の先端部と
の距離を大きくするとワイヤー長が長くなるので、ワイ
ヤー切れを起こしやすいという欠点を有していた。
本発明は、前記従来の問題点を解決し、インナーリード
相互間の間隔を小さく保ったまま、ボンディングワイヤ
ーと十分な接着強度を有するり−ドフレームを提供する
ことを目的とする。
相互間の間隔を小さく保ったまま、ボンディングワイヤ
ーと十分な接着強度を有するり−ドフレームを提供する
ことを目的とする。
課題を解決するための手段
この目的を達成するために、本発明のリードフレームは
、インナーリード２の先端部を互い違いに千鳥状にし、
かつ、前記インナーリード２の先端部のみ面積を大きく
した構成を有している。
、インナーリード２の先端部を互い違いに千鳥状にし、
かつ、前記インナーリード２の先端部のみ面積を大きく
した構成を有している。
作用
この構成によって、インナーリート２の先端部を千鳥状
にすることにより、インナーリード相互の間隔を狭（す
ることなく前記インナーリード先端部の面積を太き（す
ることができ、しかもリード間短絡を起すこともない。
にすることにより、インナーリード相互の間隔を狭（す
ることなく前記インナーリード先端部の面積を太き（す
ることができ、しかもリード間短絡を起すこともない。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例におけるリードフレームの構
成を示すものである。第１図において、１はリードフレ
ーム、２はインナーリード、３はアウターリード、４は
半導体チップ、５はワイヤー、６はポンディングパッド
である。
成を示すものである。第１図において、１はリードフレ
ーム、２はインナーリード、３はアウターリード、４は
半導体チップ、５はワイヤー、６はポンディングパッド
である。
本発明のり−トフレーム１のアウターリート３は従来ま
まであるが、インナーリート２の先端部は面積を大きく
し、前記先端部を互い違いに千鳥状に配置してポンディ
ングパッド６と前記先端部とをワイヤー５で接続する。
まであるが、インナーリート２の先端部は面積を大きく
し、前記先端部を互い違いに千鳥状に配置してポンディ
ングパッド６と前記先端部とをワイヤー５で接続する。
本発明のリードフレームの加工法には、エツチング加工
、または、プレス加工がある。
、または、プレス加工がある。
このようにして前記発明が実施できる。
発明の効果
本発明によれば、リードピッチが小さくなり、インナー
リードか細くなってもワイヤーボンディングを確実にし
、しかも前記先端部の間隔が狭（なり短絡するとなく、
インナーリードの先端部の面積を大きくすることができ
る。また、リードフレームと半導体チップとの間隔が広
くなることがないので、ワイヤ長が長くなることはない
。したがって、小型化、多ピン化を図ることができる。
リードか細くなってもワイヤーボンディングを確実にし
、しかも前記先端部の間隔が狭（なり短絡するとなく、
インナーリードの先端部の面積を大きくすることができ
る。また、リードフレームと半導体チップとの間隔が広
くなることがないので、ワイヤ長が長くなることはない
。したがって、小型化、多ピン化を図ることができる。
第１図は本発明の実施例におけるリードフレームの平面
図、第２図は従来のリードフレームの平面図である。 １・・・・・・リードフレーム、２・・・・・・インナ
ーリード、３・・・・・・アウターリード、４・・・・
・・半導体チ・ノブ、５・・・・・・ワイヤー、６・・
・・・・ボンディングｌ（、ソド。 代理人の氏名 弁理士小蝦治明 ほか２名＼ 〜 １
寸 も （ Ｎ Ｎ ”＞ 寸 も （
図、第２図は従来のリードフレームの平面図である。 １・・・・・・リードフレーム、２・・・・・・インナ
ーリード、３・・・・・・アウターリード、４・・・・
・・半導体チ・ノブ、５・・・・・・ワイヤー、６・・
・・・・ボンディングｌ（、ソド。 代理人の氏名 弁理士小蝦治明 ほか２名＼ 〜 １
寸 も （ Ｎ Ｎ ”＞ 寸 も （
Claims (1)
- インナーリードの先端部を互い違いに千鳥状にし、かつ
、前記インナーリード先端部の面積を大きくしたリード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317361A JPH04186755A (ja) | 1990-11-20 | 1990-11-20 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317361A JPH04186755A (ja) | 1990-11-20 | 1990-11-20 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186755A true JPH04186755A (ja) | 1992-07-03 |
Family
ID=18087383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317361A Pending JPH04186755A (ja) | 1990-11-20 | 1990-11-20 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484551B1 (ko) * | 1997-07-07 | 2005-08-12 | 프리스케일 세미컨덕터, 인크. | 반도체패키지본드포스트의배치및설계방법 |
| JP2010074034A (ja) * | 2008-09-22 | 2010-04-02 | Sanyo Electric Co Ltd | リードフレーム及び樹脂封止半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283653A (ja) * | 1986-06-02 | 1987-12-09 | Toshiba Corp | 半導体素子用リ−ド装置 |
-
1990
- 1990-11-20 JP JP2317361A patent/JPH04186755A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283653A (ja) * | 1986-06-02 | 1987-12-09 | Toshiba Corp | 半導体素子用リ−ド装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484551B1 (ko) * | 1997-07-07 | 2005-08-12 | 프리스케일 세미컨덕터, 인크. | 반도체패키지본드포스트의배치및설계방법 |
| JP2010074034A (ja) * | 2008-09-22 | 2010-04-02 | Sanyo Electric Co Ltd | リードフレーム及び樹脂封止半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03285338A (ja) | ボンディングパッド | |
| JPH08139257A (ja) | 面実装型半導体装置 | |
| JPH04186755A (ja) | リードフレーム | |
| JPH01123427A (ja) | 樹脂封止形の半導体装置 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPH04199721A (ja) | ワイヤボンディグ方式半導体装置 | |
| JPH01312866A (ja) | 半導体装置用リードフレーム | |
| JPH05114671A (ja) | 半導体装置 | |
| JPH0513658A (ja) | 半導体装置用リードフレーム | |
| JPH0545065B2 (ja) | ||
| JPS6380543A (ja) | 集積回路装置 | |
| JPH04170057A (ja) | Ｉｃパッケージ | |
| JP2023108665A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP2771301B2 (ja) | Ｔａｂリード型半導体装置 | |
| JPH03211865A (ja) | 半導体のリード | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPS633461B2 (ja) | ||
| JPH02166759A (ja) | リードフレーム | |
| JPH01128440A (ja) | 樹脂封止型半導体装置 | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JPS63278360A (ja) | 樹脂封止型半導体装置 | |
| JPH05102376A (ja) | 半導体装置用リードフレーム | |
| JPH01283948A (ja) | 樹脂封止型半導体装置 | |
| JPH04209559A (ja) | 半導体装置 |