JPS63278360A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS63278360A JPS63278360A JP11521487A JP11521487A JPS63278360A JP S63278360 A JPS63278360 A JP S63278360A JP 11521487 A JP11521487 A JP 11521487A JP 11521487 A JP11521487 A JP 11521487A JP S63278360 A JPS63278360 A JP S63278360A
- Authority
- JP
- Japan
- Prior art keywords
- island
- leads
- resin
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000011347 resin Substances 0.000 abstract description 11
- 229920005989 resin Polymers 0.000 abstract description 11
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 238000005476 soldering Methods 0.000 abstract description 4
- 238000005336 cracking Methods 0.000 abstract description 3
- 238000005452 bending Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関する。
従来の樹脂封止型半導体装置は、第３図に示すように、
半導体チップ１を搭載したリードフレームのアイランド
２とリード４ｂとは同一平面に形成され、リード４ｂの
アイランド２側の先端部に金属線３の接続領域５ｂがリ
ード４ｂと同一平面上に形成されている。
半導体チップ１を搭載したリードフレームのアイランド
２とリード４ｂとは同一平面に形成され、リード４ｂの
アイランド２側の先端部に金属線３の接続領域５ｂがリ
ード４ｂと同一平面上に形成されている。
又は、第４図に示すように、リード４ｂはアイランド２
の平面より高い平面に配置されていて、リード４ｂの金
属線３の接続容量５ｂは、リード４、と同一平面に形成
されていた。
の平面より高い平面に配置されていて、リード４ｂの金
属線３の接続容量５ｂは、リード４、と同一平面に形成
されていた。
上述した従来の樹脂封止型半導体装置は、リードフレー
ムが前者の場合はアイランドとリード及び接続領域とが
同一平面にあるので、半導体チップの電極とリードと接
続領域との高低差が大きくなり、接続された金属線がた
れさがり易く半導体チップの端に接触して短絡障害を発
生するという欠点がある。
ムが前者の場合はアイランドとリード及び接続領域とが
同一平面にあるので、半導体チップの電極とリードと接
続領域との高低差が大きくなり、接続された金属線がた
れさがり易く半導体チップの端に接触して短絡障害を発
生するという欠点がある。
又、後者のリードフレーム構造の場合は、アイランドが
リードに対して低くなっているので、半導体チップの電
極とリードの接続領域との高低差を小さくして上記の問
題を改善しているが、アイランドの位置が半導体チップ
の外装用の樹脂の下方に偏して位置しているので、半導
体装置を赤外線リフローはんだやフローはんだ等で実装
する時の熱応力がアイランド端部に大きくかかり、樹脂
にきれつを生じやすく、きれつから浸入する湿気により
半導体チップの劣化を早め信頼性を損うという欠点があ
る。
リードに対して低くなっているので、半導体チップの電
極とリードの接続領域との高低差を小さくして上記の問
題を改善しているが、アイランドの位置が半導体チップ
の外装用の樹脂の下方に偏して位置しているので、半導
体装置を赤外線リフローはんだやフローはんだ等で実装
する時の熱応力がアイランド端部に大きくかかり、樹脂
にきれつを生じやすく、きれつから浸入する湿気により
半導体チップの劣化を早め信頼性を損うという欠点があ
る。
本発明の樹脂封止型半導体装置は、中央部に半導体チッ
プを搭載するアイランドと該アイランドの周囲の前記ア
イランドと同一平面上に放射状に配置される複数のリー
ドとを有するリードフレームと、前記半導体チップの外
周を前記リードの一部を含んで封止する樹脂とを備える
樹脂封止型半導体装置において、前記リードの前記アイ
ランド側の端部は前記アイランド及びリードの面より高
くかつ該面と平行な面に形成される金属線の接続領域を
有している。
プを搭載するアイランドと該アイランドの周囲の前記ア
イランドと同一平面上に放射状に配置される複数のリー
ドとを有するリードフレームと、前記半導体チップの外
周を前記リードの一部を含んで封止する樹脂とを備える
樹脂封止型半導体装置において、前記リードの前記アイ
ランド側の端部は前記アイランド及びリードの面より高
くかつ該面と平行な面に形成される金属線の接続領域を
有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図である。
第１図に示すように、中央部に半導体チップ１を搭載す
るアイランド２とアイランド２の周囲のアイランド２と
同一平面上に放射状に配置される複数のり−ド４とを有
し、リード４のアイランド２側の端部にリード４の面よ
り高い段差をもって形成された接続領域５とを備えるリ
ードフレームと、半導体チップ１の電極と接続領域５と
を接続する金属線３と、半導体チップ１の周囲をリード
４の一部を含んで封止する樹脂６とを有している。
るアイランド２とアイランド２の周囲のアイランド２と
同一平面上に放射状に配置される複数のり−ド４とを有
し、リード４のアイランド２側の端部にリード４の面よ
り高い段差をもって形成された接続領域５とを備えるリ
ードフレームと、半導体チップ１の電極と接続領域５と
を接続する金属線３と、半導体チップ１の周囲をリード
４の一部を含んで封止する樹脂６とを有している。
リード４の接続領域５はそれぞれのり−ド４の先端を折
曲げることにより形成され、接続領域５の表面とアイラ
ンド２の表面とは平行になっている。
曲げることにより形成され、接続領域５の表面とアイラ
ンド２の表面とは平行になっている。
このようにリードフレームを構成することにより、金属
線３の長さが短くなり金属線３が変形してアイランド２
の端部に接触することを防止できる。又、アイランド２
の位置が外装の下方に偏らないので、はんだ付時の熱応
力により樹脂にきれつが入ることを防止している。
線３の長さが短くなり金属線３が変形してアイランド２
の端部に接触することを防止できる。又、アイランド２
の位置が外装の下方に偏らないので、はんだ付時の熱応
力により樹脂にきれつが入ることを防止している。
第２図は本発明の第２の実施例の断面図である。
第２図に示すように、第２の実施例ではり−ド４ａの先
端の接続領域５１を突起状に形成している。
端の接続領域５１を突起状に形成している。
第２の実施例では、接続領域５ａをエツチングにより形
成できるという利点がある。
成できるという利点がある。
以上説明したように本発明は、アイランドとリードとを
同一平面上に形成しかつリードの先端の接続領域をリー
ド面より高い段差をもって形成することにより、アイラ
ンド及びリードを外装の樹脂の中心部に配置できるので
、半導体装置の実装時における熱応力を軽減せしめ、樹
脂にきれつが生じることを防止して耐湿性を向上できる
という効果がある。又、リードフレームの平面に対して
、リード内端の接続領域を高く形成することにより、半
導体チップの電極と接続領域面との高低差を小さくでき
るので、金属線の変形による短絡障害の発生を防止でき
るという効果がある。
同一平面上に形成しかつリードの先端の接続領域をリー
ド面より高い段差をもって形成することにより、アイラ
ンド及びリードを外装の樹脂の中心部に配置できるので
、半導体装置の実装時における熱応力を軽減せしめ、樹
脂にきれつが生じることを防止して耐湿性を向上できる
という効果がある。又、リードフレームの平面に対して
、リード内端の接続領域を高く形成することにより、半
導体チップの電極と接続領域面との高低差を小さくでき
るので、金属線の変形による短絡障害の発生を防止でき
るという効果がある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例の断面図、第３図及び第４図はそれぞれ従来の樹脂
封止型半導体装置の第１及び第２の例の断面図である。 １・・・半導体チップ、２・・・アイランド、３・・・
金属線、４．４−．４ｂ−リード、５．５．．５ｂ・・
・接続領域、６・・・樹脂。 Ｑ；、、、’＝ 代理人 弁理士 内 原 音と、！ ぐ
施例の断面図、第３図及び第４図はそれぞれ従来の樹脂
封止型半導体装置の第１及び第２の例の断面図である。 １・・・半導体チップ、２・・・アイランド、３・・・
金属線、４．４−．４ｂ−リード、５．５．．５ｂ・・
・接続領域、６・・・樹脂。 Ｑ；、、、’＝ 代理人 弁理士 内 原 音と、！ ぐ
Claims (1)
- 中央部に半導体チップを搭載するアイランドと該アイラ
ンドの周囲の前記アイランドと同一平面上に放射状に配
置される複数のリードとを有するリードフレームと、前
記半導体チップの外周を前記リードの一部を含んで封止
する樹脂とを備える樹脂封止型半導体装置において、前
記リードの前記アイランド側の端部は前記アイランド及
びリードの面より高くかつ該面と平行な面に形成される
金属線の接続領域を有することを特徴とする樹脂封止型
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11521487A JPS63278360A (ja) | 1987-05-11 | 1987-05-11 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11521487A JPS63278360A (ja) | 1987-05-11 | 1987-05-11 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63278360A true JPS63278360A (ja) | 1988-11-16 |
Family
ID=14657189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11521487A Pending JPS63278360A (ja) | 1987-05-11 | 1987-05-11 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63278360A (ja) |
-
1987
- 1987-05-11 JP JP11521487A patent/JPS63278360A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468993A (en) | Semiconductor device with polygonal shaped die pad | |
| US20030057542A1 (en) | Leads of a no-lead type package of a semiconductor device | |
| JPH04269856A (ja) | 半導体集積回路装置 | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| JP3403699B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5455454A (en) | Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture | |
| KR100281298B1 (ko) | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 | |
| JPS63278360A (ja) | 樹脂封止型半導体装置 | |
| JPH0287637A (ja) | 半導体集積回路装置の製造方法 | |
| EP0849794A1 (en) | Fine pitch lead frame | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH05243462A (ja) | 半導体パッケージ | |
| JPH0212861A (ja) | 樹脂封止型半導体装置 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPS621239A (ja) | 半導体装置 | |
| JPH02216839A (ja) | 半導体装置 | |
| KR0128247Y1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPS6244531Y2 (ja) | ||
| JPH04134853A (ja) | 半導体装置用リードフレーム | |
| JPH01137661A (ja) | リードフレーム | |
| JPH033354A (ja) | 半導体装置 | |
| JPH01150347A (ja) | 半導体装置製造用リードフレーム | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JPH01128440A (ja) | 樹脂封止型半導体装置 |