JP2004342712A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004342712A JP2004342712A JP2003135275A JP2003135275A JP2004342712A JP 2004342712 A JP2004342712 A JP 2004342712A JP 2003135275 A JP2003135275 A JP 2003135275A JP 2003135275 A JP2003135275 A JP 2003135275A JP 2004342712 A JP2004342712 A JP 2004342712A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chip
- recognition
- lead
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】ＬＯＣの製造コストを下げることのできる技術を提供する。
【解決手段】リードフレーム１に備わる２本の吊りリード３を、リード２が配置されたパッケージ辺と平行する第１の方向に延在する第１の部分３ｙと、第１の部分３ｙの端部に接続する上記第１の方向と直角をなす第２の方向に延在する第２の部分３ｘとで構成し、第１の部分３ｙおよび第２の部分３ｘに特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔で認識用突起４を設ける。この複数の認識用突起４を用いてリードフレーム１とチップとの位置合わせを行うが、チップの外形寸法に応じて認識する認識用突起４の位置を変更することによって、同一形状のリードフレーム１に外形寸法の異なるチップを搭載する。
【選択図】 図１
【解決手段】リードフレーム１に備わる２本の吊りリード３を、リード２が配置されたパッケージ辺と平行する第１の方向に延在する第１の部分３ｙと、第１の部分３ｙの端部に接続する上記第１の方向と直角をなす第２の方向に延在する第２の部分３ｘとで構成し、第１の部分３ｙおよび第２の部分３ｘに特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔で認識用突起４を設ける。この複数の認識用突起４を用いてリードフレーム１とチップとの位置合わせを行うが、チップの外形寸法に応じて認識する認識用突起４の位置を変更することによって、同一形状のリードフレーム１に外形寸法の異なるチップを搭載する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）用リードフレームを用いた半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体チップ（回路パターンが作り込まれた半導体または絶縁物の細片であり、ペレットまたはダイとも言う；以下、単にチップと言う）の組立に用いられるＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）用リードフレームは、通常数個以上のパターンが連結されている。１つのパターンにはダイパッド、リードなどが形成されており、それらにチップボンディング、ワイヤボンディングおよびモールド加工を行い、その後分割することによって半導体装置は形成される。
【０００３】
近年、パッケージの小型化やワイヤを短くできるなどの利点を有することから、ＬＯＣが比較的ピン数の少ないメモリなどに広く使用されている。このＬＯＣは、インインナーリードがチップ上に配置され、チップ中央でワイヤボンディングをするパッケージであり、ＬＯＣでのチップの組立には、インナーリードの上に両面接着テープを貼り付けたＬＯＣ用リードフレームが用いられる（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
“［ＴＯＭＯＥＧＡＷＡ豆知識］”、［ｏｎｌｉｎｅ］、［平成１５年４月１０日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｔｏｍｏｅｇａｗａ．ｃｏ．ｊｐ／ｋｎｏｗ／ｄｉｃ０１／ｄｉｃ＿ｌｏｃ．ｈｔｍｌ＞
【０００５】
【発明が解決しようとする課題】
ところで、ＬＯＣ用リードフレームにチップを装着するチップボンディングでは、チップとＬＯＣ用リードフレームとの位置合わせに、チップ内の認識パッドとＬＯＣ用リードフレームの認識用突起とが使用される。
【０００６】
図１４に、本発明者らが検討したＬＯＣ用リードフレームの要部平面図を示す。このＬＯＣ用リードフレーム５１は、２辺から延びる多数のリード５２を備えており、最も外側に位置する各リード５２ａにＸ方向の位置合わせを行う認識用突起５３がそれぞれ２個設けられている。またこのＬＯＣ用リードフレーム５１は、両面接着テープ５４が貼り付けられた２本の吊りリード５５を備えており、各吊りリード５５にＸ方向と直角をなすＹ方向の位置合わせを行う認識用突起５６が２個設けられている。なお、図中の符号５７は、両面接着テープ５４を介してＬＯＣ用リードフレーム５１に接着した第１のチップ、５８は、ペーストを介して第１のチップ５７上に積み重ねられた第２のチップであり、第１のチップ５７にある電極パッドとリード５２の一端部および第２のチップ５８にある電極パッドとリード５２の一端部とはワイヤ５９によって電気的に接続されている。
【０００７】
しかしながら、上記ＬＯＣ用リードフレーム５１に設けられた認識用突起５３，５６はチップサイズに合わせて配置されているため、チップサイズが変わると認識用突起５３，５６の位置も変えなくてはならない。このためチップサイズが変更される度にＬＯＣ用リードフレーム５１の設計および製造が必要となり、これがＬＯＣの製造コストの増加を招いている。
【０００８】
本発明の目的は、ＬＯＣの製造コストを下げることのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明は、チップを搭載する吊りリードを第１の方向に延在する第１の部分と、第１の方向と直角をなす第２の方向に延在する第２の部分とで構成し、吊りリードの第１および第２の部分に特定の間隔で認識用突起をそれぞれ設け、この認識用突起を用いてチップとＬＯＣ用リードフレームとの位置合わせを行うものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１３】
（実施の形態１）
本発明の実施の形態１であるＬＯＣ用リードフレームを用いたボンディング工程を図１〜図１０を用いて説明する。
【００１４】
図１は、ＬＯＣ用リードフレーム（以下、単にリードフレームと言う）の要部平面図である。
【００１５】
まず、リードフレーム１を用意する。リードフレーム１の周辺には、２辺に沿って複数のリード２が配置されている。リード２は、モールド後にパッケージ本体から露出する部分をアウターリードと称し、パッケージ本体の内側部分をインナーリードと称している。
【００１６】
リードフレーム１は、２本の吊りリード３を備えている。この吊りリード３は、リード２が配置されたパッケージ辺と平行する第１の方向（ここではＹ方向）に延在する第１の部分３ｙと、第１の部分３ｙの端部に接続し、上記第１の方向と直角をなす第２の方向（ここではＸ方向）に延在する第２の部分３ｘとからなり、第１の部分３ｙおよび第２の部分３ｘには、特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔でチップとリードフレーム１との位置合わせを行う認識用突起４が設けられている。なお図では、左の吊りリード３に備わる第２の部分３ｘと右の吊りリード３に備わる第２の部分３ｘとを離しているが、繋げてもよい。
【００１７】
リードフレーム１を構成するリード２および吊りリード３は、導電材からなるフープ材をプレスまたはエッチングにより加工して一体形成したものである。リードフレーム１は、実際には上記した各部によって構成される単位フレームをＹ方向に複数個連設した構成になっている。なおリード２のアウターリードの周囲には、リード２を支持する内枠および外枠が設けられているが、ここでは省略する。
【００１８】
図２は、接着テープを貼り付けたリードフレームの要部平面図である。さらに各々の吊りリード３には、第２の部分３ｘのほぼ中央部に両面に接着ができるポリミド系の接着テープ５が貼り付けられている。
【００１９】
次に、図３は、続く製造工程における第１のチップを搭載したリードフレームの要部断面図である。ここでは、リードフレーム１に、外形寸法が相対的に小さい第１のチップ６を搭載する。まず、マウンタを用いて第１のチップ６を真空チャックでピックアップし、ステージ７上に第１のチップ６を載置した後、第１のチップ６上にリードフレーム１を載せて軽く押し付け、吊りリード３に貼り付いている接着テープ５によって第１のチップ６とリードフレーム１とを接着する。
【００２０】
第１のチップ６とリードフレーム１との位置合わせは、前記図１に示した吊りリード３の第１の部分３ｙおよび第２の部分３ｘに設けられた認識用突起４を用いて行われる。すなわち、予め第１のチップ６の寸法から位置決めに用いるＸ方向およびＹ方向の認識用突起４を決めておき、コンピュータによる制御とロボット技術により、リードフレーム１の正しい位置に第１のチップ６が貼り付けられる。なお第１のチップ６は、例えばフラッシュメモリなどのメモリを形成した単結晶シリコンである。
【００２１】
次に、図４は、続く製造工程における第１および第２のチップを搭載したリードフレームの要部断面図である。ここでは、前記図３に示した第１のチップ６およびリードフレーム１を反転させた後、第１のチップ６の上面（リードフレーム１と接着した面と反対の面）にペースト８を塗布し、さらにペースト８を介して第１のチップ６上に、外形寸法が相対的に小さい第２のチップ９を搭載して第１のチップ６と第２のチップ９とを積み重ねる。第２のチップ９とリードフレーム１との位置合わせもまた、前記図１に示した吊りリード３の第１の部分３ｙおよび第２の部分３ｘに設けられた認識用突起４を用いて行われ、リードフレーム１の正しい位置に第２のチップ９が貼り付けられる。また第２のチップ９は、例えばフラッシュメモリなどのメモリを形成した単結晶シリコンである。
【００２２】
次に、図５（ａ）は、続く製造工程における第１および第２のチップを搭載したリードフレームの要部平面図、図５（ｂ）は、同図（ａ）のＡ−Ａ線における要部断面図である。ここでは、前記図４に示した第１のチップ６、第２のチップ９およびリードフレーム１を反転させた後、ボンディング装置を使用して、第１のチップ６にある電極パッドとリードフレーム１の１辺に設けられたリード２の一端部とをワイヤ１０で電気的に接続する。ワイヤ１０は、例えば直径２０〜３０μｍ程度の金細線で構成されている。
【００２３】
次に、図６（ａ）は、続く製造工程における第１および第２のチップを搭載したリードフレームの要部平面図、図６（ｂ）は、同図（ａ）のＡ−Ａ線における要部断面図である。ここでは、前記図５に示した第１のチップ６、第２のチップ９およびリードフレーム１を反転させた後、ボンディング装置を使用して、第２のチップ９にある電極パッドとリードフレーム１の他辺に設けられたリード２の一端部とをワイヤ１０で電気的に接続する。
【００２４】
次に、図７は、続く製造工程におけるモールド金型に装着された第１および第２のチップを搭載したリードフレームの要部断面図である。ここでは、前記図６に示した第１のチップ６、第２のチップ９およびリードフレーム１を反転させた後、これらをモールド金型１１に装着し、温度を上げて液状化した樹脂を圧送してモールド金型１１に流し込み、モールド成型する。これにより、第１のチップ６および第２のチップ９を樹脂で封止したパッケージ本体１２ａを成形する。続いてモールド金型１１からパッケージ（パッケージ本体１２ａとパッケージ本体１２ａの外部に露出したリード２とを含む）１２を取り出した後、リードフレーム１の余分な樹脂やバリを取ってメッキし、パッケージ本体１２ａの表面に社名、製品名などをレーザ捺印する。
【００２５】
次に、図８は、続く製造工程におけるリード先端カット金型に装着されたパッケージの要部断面図である。ここでは、パッケージ１２をリード先端カット金型１３に装着し、パッケージ本体１２ａの外部に露出したリード２の不要箇所を切断、除去した後、リードフレーム１から１個１個のパッケージ１２を分離する。
【００２６】
次に、図９は、続く製造工程における切断成形金型に装着されたパッケージの要部断面図である。ここでは、パッケージ１２を切断成形金型１４に装着し、リード２のアウターリードを折り曲げてガルウィング状に成形する。これにより図１０に示す半導体装置製品の組立が完了する。
【００２７】
図１１は、外形寸法が相対的に大きい第３のチップおよび第４のチップを搭載したリードフレームの要部平面図を示す。
【００２８】
ここでも前記図１に示したリードフレーム１を用いる。すなわち、吊りリード３の第１の部分３ｙに設けられた認識用突起４によって、第３のチップ１５とリードフレーム１および第４のチップ１６とリードフレーム１とのＹ方向の位置合わせを行い、吊りリード３の第２の部分３ｘに設けられた認識用突起４によって、第３のチップ１５とリードフレーム１および第４のチップ１６とリードフレーム１とのＸ方向の位置合わせを行う。すなわちチップの外形寸法に応じて認識する認識用突起４の位置を変更することにより、チップの外形寸法が異なる複数種類のチップを１つのリードフレーム１に搭載することができる。なおワイヤ１０によるリード２と第３チップ１５との接続を信頼度の高いものとするためには、第３のチップ１５の端部とリード２との距離（図１１中のＬ１）が０．４ｍｍ以上、またはリード２のワイヤ１０が接続される位置からチップの電極パッドとの距離（図１１中のＬ２）が１．０ｍｍ〜３．５ｍｍ程度となる外形寸法を有する第３のチップ１５を搭載することが望ましく、これは、リードフレーム１に搭載される第１のチップ６、第２のチップ９、第４のチップ１６についても同様である。
【００２９】
このように、本実施の形態１によれば、吊りリード３に特定の間隔で複数の認識用突起４を設けて、チップの外形寸法に応じて認識する認識用突起４の位置を変更することにより、同一形状のリードフレーム１に外形寸法の異なるチップを搭載することができる。
【００３０】
（実施の形態２）
図１２に、本発明の実施の形態２であるリードフレームの要部平面図を示す。
【００３１】
リードフレーム２１の周辺には、２辺に沿って多数のリード２２が配置されており、リードフレーム２１は、２本の吊りリード２３を備えている。この吊りリード２３は、リード２２が配置されたパッケージ辺と平行する第１の方向（ここではＹ方向）に延在する第１の部分２３ｙと、第１の部分２３ｙの端部に接続する上記第１の方向と直角をなす第２の方向（ここではＸ方向）に延在する第２の部分２３ｘとからなり、第２の部分２３ｘはリード２２と反対側に延在している。また第１の部分２３ｙおよび第２の部分２３ｘには、特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔で認識用突起２４が設けられている。さらに最も外側に位置する最外側のリード２２ａがＸ方向に延在しており、この最外側のリード２２ａにも、特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔で４個の認識用突起２５が設けられている。
【００３２】
従って、このリードフレーム２１では、吊りリード２３の第１の部分２３ｙに設けられた認識用突起２４によってチップとリードフレーム２１とのＹ方向の位置合わせが行われ、また吊りリード２３の第２の部分２３ｘに設けられた認識用突起２４および最外側のリード２２ａに設けられた認識用突起２５によってチップとリードフレーム２１とのＸ方向の位置合わせが行われる。しかしこれら認識用突起２４，２５は、チップの外形寸法に応じて任意に選択することが可能であり、認識する認識用突起２４，２５の位置を変更することによって、チップの外形寸法が異なる複数種類のチップを１つのリードフレーム２１に搭載することができる。
【００３３】
（実施の形態３）
図１３に、本発明の実施の形態３である第５のチップを搭載したリードフレームの要部平面図を示す。
【００３４】
リードフレーム３１の周辺には、４辺に沿って多数のリード３２が配置されている。リードフレーム３１は吊りリード３３を備えており、リードフレーム３１の中央に位置する吊りリード３３上には第５のチップ３４が接着されている。第５のチップ３４にある電極パッドとリードフレーム３１の４辺に設けられたリード３２とはワイヤ３５で電気的に接続されている。さらに第５のチップ３４とリード３２との間には、その一部が吊りリード３３に繋がった枠３６を備えており、この枠３６には、特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔で複数の認識用突起３７が設けられている。
【００３５】
第５のチップ３４は、枠３６に設けられた認識用突起３７を用いてリードフレーム３１と位置合わせされる。すなわち、予め第５のチップ３４の寸法から位置決めに用いるＸ方向およびＹ方向の認識用突起３７を決めておき、リードフレーム３１の正しい位置に第５のチップ３４を載せて軽く押し付けて、第５のチップ３４とリードフレーム３１とが接着される。しかし認識用突起３７は、チップの外形寸法に応じて任意に選択することが可能であり、認識する認識用突起３７の位置を変更することによって、第５のチップ３４と外形寸法が異なる複数種類のチップをリードフレーム３１に搭載することができる。
【００３６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００３７】
たとえば、前記実施の形態では、認識用突起を、例えば０．５ｍｍ、１．０ｍｍの等間隔で設けたが、異なる間隔で認識用突起を設けてもよい。
【００３８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３９】
特定の間隔で複数の認識用突起を設けることによって、チップの外形寸法に応じて認識させる認識用突起を変更することができるので、チップの外形寸法が異なる複数種類のチップを同一形状のリードフレームに搭載することができる。これにより、チップの外形寸法が変更となる度にリードフレームを新たに設計、製造する必要が無くなり、開発費用および開発日程を短縮することができ、また同一形状のリードフレームの製造数が増加することからリードフレームのコスト低減が図れて、ＬＯＣの製造コストを下げることができる。
【図面の簡単な説明】
【図１】本実施の形態１であるＬＯＣ用リードフレームの要部平面図である。
【図２】接着テープを貼り付けたリードフレームの要部平面図である。
【図３】図１および図２に続く製造工程における第１のチップを搭載したリードフレームの要部断面図である。
【図４】図３に続く製造工程における第１および第２のチップを搭載したリードフレームの要部断面図である。
【図５】（ａ）は、図４に続く製造工程における第１および第２のチップを搭載したリードフレームの要部平面図、（ｂ）は、同図（ａ）のＡ−Ａ線における要部断面図である。
【図６】（ａ）は、図５に続く製造工程における第１および第２のチップを搭載したリードフレームの要部平面図、（ｂ）は、同図（ａ）のＡ−Ａ線における要部断面図である。
【図７】図６に続く製造工程におけるモールド金型に装着された第１および第２のチップを搭載したリードフレームの要部断面図である。
【図８】図７に続く製造工程におけるリード先端カット金型に装着されたパッケージの要部断面図である。
【図９】図８に続く製造工程における切断成形金型に装着されたパッケージの要部断面図である。
【図１０】図９に続く製造工程における半導体装置の要部外観図である。
【図１１】外形寸法が相対的に大きい第３のチップおよび第４のチップを搭載したリードフレームの要部平面図である。
【図１２】本実施の形態２であるリードフレームの要部平面図である。
【図１３】本実施の形態３であるリードフレームの要部平面図である。
【図１４】本発明者が検討したリードフレームの要部平面図である。
【符号の説明】
１ リードフレーム
２ リード
３ 吊りリード
３ｙ 第１の部分
３ｘ 第２の部分
４ 認識用突起
５ 接着テープ
６ 第１のチップ
７ ステージ
８ ペースト
９ 第２のチップ
１０ ワイヤ
１１ モールド金型
１２ パッケージ
１２ａ パッケージ本体
１３ リード先端カット金型
１４ 切断成形金型
１５ 第３のチップ
１６ 第４のチップ
２１ リードフレーム
２２ リード
２２ａ 最外側のリード
２３ 吊りリード
２３ｙ 第１の部分
２３ｘ 第２の部分
２４ 認識用突起
２５ 認識用突起
３１ リードフレーム
３２ リード
３３ 吊りリード
３４ 第５のチップ
３５ ワイヤ
３６ 枠
３７ 認識用突起
５１ ＬＯＣ用リードフレーム
５２ リード
５２ａ 最外側のリード
５３ 認識用突起
５４ 両面接着テープ
５５ 吊りリード
５６ 認識用突起
５７ 第１のチップ
５８ 第２のチップ
５９ ワイヤ
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）用リードフレームを用いた半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体チップ（回路パターンが作り込まれた半導体または絶縁物の細片であり、ペレットまたはダイとも言う；以下、単にチップと言う）の組立に用いられるＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）用リードフレームは、通常数個以上のパターンが連結されている。１つのパターンにはダイパッド、リードなどが形成されており、それらにチップボンディング、ワイヤボンディングおよびモールド加工を行い、その後分割することによって半導体装置は形成される。
【０００３】
近年、パッケージの小型化やワイヤを短くできるなどの利点を有することから、ＬＯＣが比較的ピン数の少ないメモリなどに広く使用されている。このＬＯＣは、インインナーリードがチップ上に配置され、チップ中央でワイヤボンディングをするパッケージであり、ＬＯＣでのチップの組立には、インナーリードの上に両面接着テープを貼り付けたＬＯＣ用リードフレームが用いられる（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
“［ＴＯＭＯＥＧＡＷＡ豆知識］”、［ｏｎｌｉｎｅ］、［平成１５年４月１０日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｔｏｍｏｅｇａｗａ．ｃｏ．ｊｐ／ｋｎｏｗ／ｄｉｃ０１／ｄｉｃ＿ｌｏｃ．ｈｔｍｌ＞
【０００５】
【発明が解決しようとする課題】
ところで、ＬＯＣ用リードフレームにチップを装着するチップボンディングでは、チップとＬＯＣ用リードフレームとの位置合わせに、チップ内の認識パッドとＬＯＣ用リードフレームの認識用突起とが使用される。
【０００６】
図１４に、本発明者らが検討したＬＯＣ用リードフレームの要部平面図を示す。このＬＯＣ用リードフレーム５１は、２辺から延びる多数のリード５２を備えており、最も外側に位置する各リード５２ａにＸ方向の位置合わせを行う認識用突起５３がそれぞれ２個設けられている。またこのＬＯＣ用リードフレーム５１は、両面接着テープ５４が貼り付けられた２本の吊りリード５５を備えており、各吊りリード５５にＸ方向と直角をなすＹ方向の位置合わせを行う認識用突起５６が２個設けられている。なお、図中の符号５７は、両面接着テープ５４を介してＬＯＣ用リードフレーム５１に接着した第１のチップ、５８は、ペーストを介して第１のチップ５７上に積み重ねられた第２のチップであり、第１のチップ５７にある電極パッドとリード５２の一端部および第２のチップ５８にある電極パッドとリード５２の一端部とはワイヤ５９によって電気的に接続されている。
【０００７】
しかしながら、上記ＬＯＣ用リードフレーム５１に設けられた認識用突起５３，５６はチップサイズに合わせて配置されているため、チップサイズが変わると認識用突起５３，５６の位置も変えなくてはならない。このためチップサイズが変更される度にＬＯＣ用リードフレーム５１の設計および製造が必要となり、これがＬＯＣの製造コストの増加を招いている。
【０００８】
本発明の目的は、ＬＯＣの製造コストを下げることのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明は、チップを搭載する吊りリードを第１の方向に延在する第１の部分と、第１の方向と直角をなす第２の方向に延在する第２の部分とで構成し、吊りリードの第１および第２の部分に特定の間隔で認識用突起をそれぞれ設け、この認識用突起を用いてチップとＬＯＣ用リードフレームとの位置合わせを行うものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１３】
（実施の形態１）
本発明の実施の形態１であるＬＯＣ用リードフレームを用いたボンディング工程を図１〜図１０を用いて説明する。
【００１４】
図１は、ＬＯＣ用リードフレーム（以下、単にリードフレームと言う）の要部平面図である。
【００１５】
まず、リードフレーム１を用意する。リードフレーム１の周辺には、２辺に沿って複数のリード２が配置されている。リード２は、モールド後にパッケージ本体から露出する部分をアウターリードと称し、パッケージ本体の内側部分をインナーリードと称している。
【００１６】
リードフレーム１は、２本の吊りリード３を備えている。この吊りリード３は、リード２が配置されたパッケージ辺と平行する第１の方向（ここではＹ方向）に延在する第１の部分３ｙと、第１の部分３ｙの端部に接続し、上記第１の方向と直角をなす第２の方向（ここではＸ方向）に延在する第２の部分３ｘとからなり、第１の部分３ｙおよび第２の部分３ｘには、特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔でチップとリードフレーム１との位置合わせを行う認識用突起４が設けられている。なお図では、左の吊りリード３に備わる第２の部分３ｘと右の吊りリード３に備わる第２の部分３ｘとを離しているが、繋げてもよい。
【００１７】
リードフレーム１を構成するリード２および吊りリード３は、導電材からなるフープ材をプレスまたはエッチングにより加工して一体形成したものである。リードフレーム１は、実際には上記した各部によって構成される単位フレームをＹ方向に複数個連設した構成になっている。なおリード２のアウターリードの周囲には、リード２を支持する内枠および外枠が設けられているが、ここでは省略する。
【００１８】
図２は、接着テープを貼り付けたリードフレームの要部平面図である。さらに各々の吊りリード３には、第２の部分３ｘのほぼ中央部に両面に接着ができるポリミド系の接着テープ５が貼り付けられている。
【００１９】
次に、図３は、続く製造工程における第１のチップを搭載したリードフレームの要部断面図である。ここでは、リードフレーム１に、外形寸法が相対的に小さい第１のチップ６を搭載する。まず、マウンタを用いて第１のチップ６を真空チャックでピックアップし、ステージ７上に第１のチップ６を載置した後、第１のチップ６上にリードフレーム１を載せて軽く押し付け、吊りリード３に貼り付いている接着テープ５によって第１のチップ６とリードフレーム１とを接着する。
【００２０】
第１のチップ６とリードフレーム１との位置合わせは、前記図１に示した吊りリード３の第１の部分３ｙおよび第２の部分３ｘに設けられた認識用突起４を用いて行われる。すなわち、予め第１のチップ６の寸法から位置決めに用いるＸ方向およびＹ方向の認識用突起４を決めておき、コンピュータによる制御とロボット技術により、リードフレーム１の正しい位置に第１のチップ６が貼り付けられる。なお第１のチップ６は、例えばフラッシュメモリなどのメモリを形成した単結晶シリコンである。
【００２１】
次に、図４は、続く製造工程における第１および第２のチップを搭載したリードフレームの要部断面図である。ここでは、前記図３に示した第１のチップ６およびリードフレーム１を反転させた後、第１のチップ６の上面（リードフレーム１と接着した面と反対の面）にペースト８を塗布し、さらにペースト８を介して第１のチップ６上に、外形寸法が相対的に小さい第２のチップ９を搭載して第１のチップ６と第２のチップ９とを積み重ねる。第２のチップ９とリードフレーム１との位置合わせもまた、前記図１に示した吊りリード３の第１の部分３ｙおよび第２の部分３ｘに設けられた認識用突起４を用いて行われ、リードフレーム１の正しい位置に第２のチップ９が貼り付けられる。また第２のチップ９は、例えばフラッシュメモリなどのメモリを形成した単結晶シリコンである。
【００２２】
次に、図５（ａ）は、続く製造工程における第１および第２のチップを搭載したリードフレームの要部平面図、図５（ｂ）は、同図（ａ）のＡ−Ａ線における要部断面図である。ここでは、前記図４に示した第１のチップ６、第２のチップ９およびリードフレーム１を反転させた後、ボンディング装置を使用して、第１のチップ６にある電極パッドとリードフレーム１の１辺に設けられたリード２の一端部とをワイヤ１０で電気的に接続する。ワイヤ１０は、例えば直径２０〜３０μｍ程度の金細線で構成されている。
【００２３】
次に、図６（ａ）は、続く製造工程における第１および第２のチップを搭載したリードフレームの要部平面図、図６（ｂ）は、同図（ａ）のＡ−Ａ線における要部断面図である。ここでは、前記図５に示した第１のチップ６、第２のチップ９およびリードフレーム１を反転させた後、ボンディング装置を使用して、第２のチップ９にある電極パッドとリードフレーム１の他辺に設けられたリード２の一端部とをワイヤ１０で電気的に接続する。
【００２４】
次に、図７は、続く製造工程におけるモールド金型に装着された第１および第２のチップを搭載したリードフレームの要部断面図である。ここでは、前記図６に示した第１のチップ６、第２のチップ９およびリードフレーム１を反転させた後、これらをモールド金型１１に装着し、温度を上げて液状化した樹脂を圧送してモールド金型１１に流し込み、モールド成型する。これにより、第１のチップ６および第２のチップ９を樹脂で封止したパッケージ本体１２ａを成形する。続いてモールド金型１１からパッケージ（パッケージ本体１２ａとパッケージ本体１２ａの外部に露出したリード２とを含む）１２を取り出した後、リードフレーム１の余分な樹脂やバリを取ってメッキし、パッケージ本体１２ａの表面に社名、製品名などをレーザ捺印する。
【００２５】
次に、図８は、続く製造工程におけるリード先端カット金型に装着されたパッケージの要部断面図である。ここでは、パッケージ１２をリード先端カット金型１３に装着し、パッケージ本体１２ａの外部に露出したリード２の不要箇所を切断、除去した後、リードフレーム１から１個１個のパッケージ１２を分離する。
【００２６】
次に、図９は、続く製造工程における切断成形金型に装着されたパッケージの要部断面図である。ここでは、パッケージ１２を切断成形金型１４に装着し、リード２のアウターリードを折り曲げてガルウィング状に成形する。これにより図１０に示す半導体装置製品の組立が完了する。
【００２７】
図１１は、外形寸法が相対的に大きい第３のチップおよび第４のチップを搭載したリードフレームの要部平面図を示す。
【００２８】
ここでも前記図１に示したリードフレーム１を用いる。すなわち、吊りリード３の第１の部分３ｙに設けられた認識用突起４によって、第３のチップ１５とリードフレーム１および第４のチップ１６とリードフレーム１とのＹ方向の位置合わせを行い、吊りリード３の第２の部分３ｘに設けられた認識用突起４によって、第３のチップ１５とリードフレーム１および第４のチップ１６とリードフレーム１とのＸ方向の位置合わせを行う。すなわちチップの外形寸法に応じて認識する認識用突起４の位置を変更することにより、チップの外形寸法が異なる複数種類のチップを１つのリードフレーム１に搭載することができる。なおワイヤ１０によるリード２と第３チップ１５との接続を信頼度の高いものとするためには、第３のチップ１５の端部とリード２との距離（図１１中のＬ１）が０．４ｍｍ以上、またはリード２のワイヤ１０が接続される位置からチップの電極パッドとの距離（図１１中のＬ２）が１．０ｍｍ〜３．５ｍｍ程度となる外形寸法を有する第３のチップ１５を搭載することが望ましく、これは、リードフレーム１に搭載される第１のチップ６、第２のチップ９、第４のチップ１６についても同様である。
【００２９】
このように、本実施の形態１によれば、吊りリード３に特定の間隔で複数の認識用突起４を設けて、チップの外形寸法に応じて認識する認識用突起４の位置を変更することにより、同一形状のリードフレーム１に外形寸法の異なるチップを搭載することができる。
【００３０】
（実施の形態２）
図１２に、本発明の実施の形態２であるリードフレームの要部平面図を示す。
【００３１】
リードフレーム２１の周辺には、２辺に沿って多数のリード２２が配置されており、リードフレーム２１は、２本の吊りリード２３を備えている。この吊りリード２３は、リード２２が配置されたパッケージ辺と平行する第１の方向（ここではＹ方向）に延在する第１の部分２３ｙと、第１の部分２３ｙの端部に接続する上記第１の方向と直角をなす第２の方向（ここではＸ方向）に延在する第２の部分２３ｘとからなり、第２の部分２３ｘはリード２２と反対側に延在している。また第１の部分２３ｙおよび第２の部分２３ｘには、特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔で認識用突起２４が設けられている。さらに最も外側に位置する最外側のリード２２ａがＸ方向に延在しており、この最外側のリード２２ａにも、特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔で４個の認識用突起２５が設けられている。
【００３２】
従って、このリードフレーム２１では、吊りリード２３の第１の部分２３ｙに設けられた認識用突起２４によってチップとリードフレーム２１とのＹ方向の位置合わせが行われ、また吊りリード２３の第２の部分２３ｘに設けられた認識用突起２４および最外側のリード２２ａに設けられた認識用突起２５によってチップとリードフレーム２１とのＸ方向の位置合わせが行われる。しかしこれら認識用突起２４，２５は、チップの外形寸法に応じて任意に選択することが可能であり、認識する認識用突起２４，２５の位置を変更することによって、チップの外形寸法が異なる複数種類のチップを１つのリードフレーム２１に搭載することができる。
【００３３】
（実施の形態３）
図１３に、本発明の実施の形態３である第５のチップを搭載したリードフレームの要部平面図を示す。
【００３４】
リードフレーム３１の周辺には、４辺に沿って多数のリード３２が配置されている。リードフレーム３１は吊りリード３３を備えており、リードフレーム３１の中央に位置する吊りリード３３上には第５のチップ３４が接着されている。第５のチップ３４にある電極パッドとリードフレーム３１の４辺に設けられたリード３２とはワイヤ３５で電気的に接続されている。さらに第５のチップ３４とリード３２との間には、その一部が吊りリード３３に繋がった枠３６を備えており、この枠３６には、特定の間隔、例えば０．５ｍｍ、１．０ｍｍの等間隔で複数の認識用突起３７が設けられている。
【００３５】
第５のチップ３４は、枠３６に設けられた認識用突起３７を用いてリードフレーム３１と位置合わせされる。すなわち、予め第５のチップ３４の寸法から位置決めに用いるＸ方向およびＹ方向の認識用突起３７を決めておき、リードフレーム３１の正しい位置に第５のチップ３４を載せて軽く押し付けて、第５のチップ３４とリードフレーム３１とが接着される。しかし認識用突起３７は、チップの外形寸法に応じて任意に選択することが可能であり、認識する認識用突起３７の位置を変更することによって、第５のチップ３４と外形寸法が異なる複数種類のチップをリードフレーム３１に搭載することができる。
【００３６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００３７】
たとえば、前記実施の形態では、認識用突起を、例えば０．５ｍｍ、１．０ｍｍの等間隔で設けたが、異なる間隔で認識用突起を設けてもよい。
【００３８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３９】
特定の間隔で複数の認識用突起を設けることによって、チップの外形寸法に応じて認識させる認識用突起を変更することができるので、チップの外形寸法が異なる複数種類のチップを同一形状のリードフレームに搭載することができる。これにより、チップの外形寸法が変更となる度にリードフレームを新たに設計、製造する必要が無くなり、開発費用および開発日程を短縮することができ、また同一形状のリードフレームの製造数が増加することからリードフレームのコスト低減が図れて、ＬＯＣの製造コストを下げることができる。
【図面の簡単な説明】
【図１】本実施の形態１であるＬＯＣ用リードフレームの要部平面図である。
【図２】接着テープを貼り付けたリードフレームの要部平面図である。
【図３】図１および図２に続く製造工程における第１のチップを搭載したリードフレームの要部断面図である。
【図４】図３に続く製造工程における第１および第２のチップを搭載したリードフレームの要部断面図である。
【図５】（ａ）は、図４に続く製造工程における第１および第２のチップを搭載したリードフレームの要部平面図、（ｂ）は、同図（ａ）のＡ−Ａ線における要部断面図である。
【図６】（ａ）は、図５に続く製造工程における第１および第２のチップを搭載したリードフレームの要部平面図、（ｂ）は、同図（ａ）のＡ−Ａ線における要部断面図である。
【図７】図６に続く製造工程におけるモールド金型に装着された第１および第２のチップを搭載したリードフレームの要部断面図である。
【図８】図７に続く製造工程におけるリード先端カット金型に装着されたパッケージの要部断面図である。
【図９】図８に続く製造工程における切断成形金型に装着されたパッケージの要部断面図である。
【図１０】図９に続く製造工程における半導体装置の要部外観図である。
【図１１】外形寸法が相対的に大きい第３のチップおよび第４のチップを搭載したリードフレームの要部平面図である。
【図１２】本実施の形態２であるリードフレームの要部平面図である。
【図１３】本実施の形態３であるリードフレームの要部平面図である。
【図１４】本発明者が検討したリードフレームの要部平面図である。
【符号の説明】
１ リードフレーム
２ リード
３ 吊りリード
３ｙ 第１の部分
３ｘ 第２の部分
４ 認識用突起
５ 接着テープ
６ 第１のチップ
７ ステージ
８ ペースト
９ 第２のチップ
１０ ワイヤ
１１ モールド金型
１２ パッケージ
１２ａ パッケージ本体
１３ リード先端カット金型
１４ 切断成形金型
１５ 第３のチップ
１６ 第４のチップ
２１ リードフレーム
２２ リード
２２ａ 最外側のリード
２３ 吊りリード
２３ｙ 第１の部分
２３ｘ 第２の部分
２４ 認識用突起
２５ 認識用突起
３１ リードフレーム
３２ リード
３３ 吊りリード
３４ 第５のチップ
３５ ワイヤ
３６ 枠
３７ 認識用突起
５１ ＬＯＣ用リードフレーム
５２ リード
５２ａ 最外側のリード
５３ 認識用突起
５４ 両面接着テープ
５５ 吊りリード
５６ 認識用突起
５７ 第１のチップ
５８ 第２のチップ
５９ ワイヤ
Claims (5)
- 吊りリードを備え、２辺に沿って複数のリードが配置されたＬＯＣ用リードフレームに半導体チップを搭載する半導体装置の製造方法であって、
前記吊りリードは第１の方向に延在する第１の部分と、前記第１の方向と直角をなす第２の方向に延在する第２の部分とからなり、前記第１および第２の部分に特定の間隔で認識用突起がそれぞれ設けられており、前記認識用突起を用いて前記半導体チップと前記ＬＯＣ用リードフレームとの位置合わせを行うことを特徴とする半導体装置の製造方法。 - 吊りリードを備え、２辺に沿って複数のリードが配置されたＬＯＣ用リードフレームに半導体チップを搭載する半導体装置の製造方法であって、
前記吊りリードは第１の方向に延在する第１の部分と、前記第１の方向と直角をなす第２の方向に延在する第２の部分とからなり、前記第１および第２の部分に０．５ｍｍまたは１．０ｍｍの等間隔で認識用突起がそれぞれ設けられており、前記認識用突起を用いて前記半導体チップと前記ＬＯＣ用リードフレームとの位置合わせを行うことを特徴とする半導体装置の製造方法。 - 吊りリードを備え、２辺に沿って複数のリードが配置されたＬＯＣ用リードフレームに半導体チップを搭載する半導体装置の製造方法であって、
前記吊りリードは第１の方向に延在する第１の部分と、前記第１の方向と直角をなす第２の方向に延在する第２の部分とからなり、前記第１の部分、前記第２の部分および前記複数のリードの最も外側に位置するリードに、特定の間隔で認識用突起がそれぞれ設けられており、前記認識用突起を用いて前記半導体チップと前記ＬＯＣ用リードフレームとの位置合わせを行うことを特徴とする半導体装置の製造方法。 - 吊りリードを備え、４辺に沿って複数のリードが配置されたＬＯＣ用リードフレームに半導体チップを搭載する半導体装置の製造方法であって、
前記ＬＯＣ用リードフレームの中央に搭載される前記半導体チップと前記複数のリードとの間に、その一部が前記吊りリードに繋がった四角い枠が備えられ、前記枠のそれぞれの辺に特定の間隔で認識用突起が設けられており、前記認識用突起を用いて前記半導体チップと前記ＬＯＣ用リードフレームとの位置合わせを行うことを特徴とする半導体装置の製造方法。 - 吊りリードを備え、２辺に沿って複数のリードが配置された第１のＬＯＣ用リードフレームに第１の外形サイズの第１の半導体チップを搭載し、前記第１のＬＯＣ用リードフレームと同一形状の第２のＬＯＣ用リードフレームに前記第１の外形サイズと異なる第２の外形サイズの第２の半導体チップを搭載する半導体装置の製造方法であって、
前記第１および第２のＬＯＣ用リードフレームに備わる前記吊りリードは第１の方向に延在する第１の部分と、前記第１の方向と直角をなす第２の方向に延在する第２の部分とからなり、前記第１および第２の部分に特定の間隔で認識用突起がそれぞれ設けられており、前記第１のＬＯＣ用リードフレームと前記第１の半導体チップとの位置合わせに用いる認識用突起の位置と、前記第２のＬＯＣ用リードフレームと前記第２の半導体チップとの位置合わせに用いる認識用突起の位置とを異ならせることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003135275A JP2004342712A (ja) | 2003-05-14 | 2003-05-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003135275A JP2004342712A (ja) | 2003-05-14 | 2003-05-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004342712A true JP2004342712A (ja) | 2004-12-02 |
Family
ID=33525574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003135275A Pending JP2004342712A (ja) | 2003-05-14 | 2003-05-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004342712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099946A (ja) * | 2007-09-28 | 2009-05-07 | Renesas Technology Corp | 半導体装置 |
-
2003
- 2003-05-14 JP JP2003135275A patent/JP2004342712A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099946A (ja) * | 2007-09-28 | 2009-05-07 | Renesas Technology Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4549608B2 (ja) | 超薄型半導体パッケージ及びその製造方法 | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| TW201644024A (zh) | 晶片封裝結構及其製造方法 | |
| JPH08148603A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| WO2000033379A1 (en) | Semiconductor device, method of manufacture thereof, and electronic device | |
| JP2012015202A (ja) | 半導体装置およびその製造方法 | |
| JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
| WO1998043297A1 (fr) | Substrat pour dispositif a semi-conducteurs, araignee de connexions, semi-conducteur et procede de fabrication des memes, carte et equipement electronique | |
| US11004776B2 (en) | Semiconductor device with frame having arms and related methods | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| TW202230654A (zh) | 半導體封裝 | |
| JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004342712A (ja) | 半導体装置の製造方法 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JP4750076B2 (ja) | 半導体装置の製造方法 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JP7073637B2 (ja) | リードフレームおよび半導体装置 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JP2000260931A (ja) | 半導体装置およびその製造方法 | |
| JP2005303169A (ja) | 半導体装置およびその製造方法 | |
| JP2003273311A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2016034011A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2005109007A (ja) | 半導体装置およびその製造方法 |