JP2016034011A - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

Abstract

【課題】外部と接続される端子部の数を増やすことが可能なリードフレームを提供する。
【解決手段】リードフレーム１０は、半導体素子が搭載されるダイパッド１１と、ダイパッド１１周囲に設けられ、それぞれ第１端子部５３を含む複数の長外周リード部１２Ａおよび短外周リード部１２Ｂと、ダイパッド１１と長外周リード部１２Ａおよび短外周リード部１２Ｂとの間に配置され、ダイパッド１１を取り囲む接続リング１４とを備えている。複数の内側リード部２６Ａ〜２６Ｄは、長内側リード部２６Ａ、２６Ｃと、短内側リード部２６Ｂ、２６Ｄとを含んでいる。長内側リード部２６Ａ、２６Ｃと短内側リード部２６Ｂ、２６Ｄとは、接続リング１４に沿って交互に配置されている。
【選択図】図１

Description

本発明は、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。

しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したパッケージの開発が進められている（例えば特許文献１）。このようなパッケージは、ＤＲ−ＱＦＮ（Dual Row QFN）パッケージともよばれている。

特開２００６−１９７６７号公報

近年、ＤＲ−ＱＦＮパッケージを生産するにあたり、チップサイズを変更することなく、リード部の数（ピン数）を増やすことが求められてきている。これに対して、従来、ピン数を増やすために、パッケージサイズを大きくする手法がとられてきた。しかしながら、パッケージを電子機器へ搭載する上での制約があるため、パッケージサイズを大きくすることには限界がある。また、パッケージサイズが大きくなることに伴い、インナーリードの長さが長くなるため、インナーリードに変形が生じやすくなるという問題もある。

本発明はこのような点を考慮してなされたものであり、外部と接続される端子部の数（ピン数）を増やすことが可能な、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。

本発明は、半導体装置用のリードフレームであって、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ第１端子部を含む複数の外周リード部と、前記ダイパッドと前記外周リード部との間に配置され、前記ダイパッドを取り囲む接続リングと、前記接続リングによって支持され、それぞれ第２端子部を含む複数の内側リード部とを備え、前記複数の内側リード部は、長内側リード部と、短内側リード部とを含み、前記長内側リード部と前記短内側リード部とが前記接続リングに沿って交互に配置されていることを特徴とするリードフレームである。

本発明は、前記複数の内側リード部は、前記接続リングの内側および外側の両方から延びていることを特徴とするリードフレームである。

本発明は、前記複数の内側リード部のうち、前記接続リングの内側から延びる前記短内側リード部と、前記接続リングの外側から延びる前記長内側リード部とが、前記接続リングを介して互いに反対側の位置に配置されていることを特徴とするリードフレームである。

本発明は、前記接続リングの表面に、前記接続リングに沿って凹溝が形成されていることを特徴とするリードフレームである。

本発明は、前記内側リード部は、前記接続リングに連結される接続リードを有し、前記接続リードは、裏面側から薄肉化されていることを特徴とするリードフレームである。

本発明は、前記内側リード部は、前記接続リングに連結される接続リードを有し、前記接続リードは、表面側から薄肉化されていることを特徴とするリードフレームである。

本発明は、前記複数の外周リード部は、長外周リード部と、短外周リード部とを含み、前記長外周リード部と前記短外周リード部とが交互に配置され、前記複数の内側リード部は、前記接続リングの少なくとも外側から延びており、前記長外周リード部と前記短内側リード部とが互いに向かい合い、前記短外周リード部と前記長内側リード部とが互いに向かい合うことを特徴とするリードフレームである。

本発明は、７５０Ｍｐａ〜１１００Ｍｐａの引っ張り強度をもつ金属材料から構成されていることを特徴とするリードフレームである。

本発明は、半導体装置用のリードフレームであって、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ第１端子部を含む複数の外周リード部と、前記ダイパッドと前記外周リード部との間に配置されたリード接続部と、前記リード接続部によって支持され、それぞれ第２端子部を含む複数の内側リード部とを備え、前記複数の内側リード部は、長内側リード部と、短内側リード部とを含み、前記長内側リード部と前記短内側リード部とが前記リード接続部に沿って交互に配置されていることを特徴とするリードフレームである。

本発明は、半導体装置であって、ダイパッドと、前記ダイパッド周囲に設けられ、それぞれ第１端子部を含む複数の外周リード部と、前記ダイパッドと前記外周リード部との間に配置され、前記ダイパッドおよび前記外周リード部から分離された複数の第２端子部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と各外周リード部とを電気的に接続するとともに、前記半導体素子と各第２端子部とを電気的に接続する接続部材と、前記ダイパッドと、前記複数の外周リード部と、前記複数の第２端子部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記複数の外周リード部は、前記第１端子部が相対的に内側に位置する長外周リード部と、前記第１端子部が相対的に外側に位置する短外周リード部とを含み、前記長外周リード部と前記短外周リード部とが交互に配置され、前記封止樹脂の裏面のうち、前記外周リード部と前記ダイパッドとの間の領域に、前記ダイパッドを取り囲むように凹部が形成されていることを特徴とする半導体装置である。

本発明は、半導体装置であって、ダイパッドと、前記ダイパッド周囲に設けられ、それぞれ第１端子部を含む複数の外周リード部と、前記ダイパッドと前記外周リード部との間に配置され、前記ダイパッドおよび前記外周リード部から分離された複数の第２端子部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と各外周リード部とを電気的に接続するとともに、前記半導体素子と各第２端子部とを電気的に接続する接続部材と、前記ダイパッドと、前記複数の外周リード部と、前記複数の第２端子部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記複数の外周リード部は、前記第１端子部が相対的に内側に位置する長外周リード部と、前記第１端子部が相対的に外側に位置する短外周リード部とを含み、前記長外周リード部と前記短外周リード部とが交互に配置され、前記封止樹脂の裏面のうち、前記外周リード部と前記ダイパッドとの間の領域に凹部が形成されていることを特徴とする半導体装置である。

本発明は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記外周リード部、前記接続リングおよび前記内側リード部を形成する工程とを備えたことを特徴とするリードフレームの製造方法である。

本発明は、半導体装置の製造方法において、リードフレームを準備する工程と、前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と各外周リード部とを接続部材により電気的に接続する工程と、前記ダイパッドと、前記複数の外周リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、前記リードフレームの裏面側から前記接続リングの少なくとも一部を除去することにより、前記複数の第２端子部をそれぞれ個別に分離する工程とを備えたことを特徴とする半導体装置の製造方法である。

本発明は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記外周リード部、前記リード接続部および前記内側リード部を形成する工程とを備えたことを特徴とするリードフレームの製造方法である。

本発明は、半導体装置の製造方法において、リードフレームを準備する工程と、前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と各外周リード部とを接続部材により電気的に接続する工程と、前記ダイパッドと、前記複数の外周リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、前記リードフレームの裏面側から前記リード接続部の少なくとも一部を除去することにより、前記複数の第２端子部をそれぞれ個別に分離する工程とを備えたことを特徴とする半導体装置の製造方法である。

本発明によれば、外部と接続される端子部の数（ピン数）を増やすことができる。

図１は、本発明の第１の実施の形態によるリードフレームを示す平面図。 図２は、本発明の第１の実施の形態によるリードフレームを示す底面図。 図３（ａ）は、本発明の第１の実施の形態によるリードフレームを示す断面図（図１のIIIA−IIIA線断面図）、図３（ｂ）は、本発明の第１の実施の形態によるリードフレームを示す断面図（図１のIIIB−IIIB線断面図）。 図４は、本発明の第１の実施の形態による半導体装置を示す平面図。 図５は、本発明の第１の実施の形態による半導体装置を示す断面図（図４のＶ−Ｖ線断面図）。 図６（ａ）−（ｆ）は、本発明の第１の実施の形態によるリードフレームの製造方法を示す断面図。 図７（ａ）−（ｆ）は、本発明の第１の実施の形態による半導体装置の製造方法を示す断面図。 図８は、本発明の第２の実施の形態によるリードフレームを示す平面図。 図９は、本発明の第２の実施の形態によるリードフレームを示す底面図。 図１０（ａ）は、本発明の第２の実施の形態によるリードフレームを示す断面図（図８のXA−XA線断面図）、図１０（ｂ）は、本発明の第２の実施の形態によるリードフレームを示す断面図（図８のXB−XB線断面図）。 図１１は、本発明の第２の実施の形態による半導体装置を示す平面図。 図１２は、本発明の第３の実施の形態によるリードフレームを示す平面図。 図１３は、本発明の第３の実施の形態によるリードフレームを示す底面図。 図１４（ａ）は、本発明の第３の実施の形態によるリードフレームを示す断面図（図１２のXIVA−XIVA線断面図）、図１４（ｂ）は、本発明の第３の実施の形態によるリードフレームを示す断面図（図１２のXIVB−XIVB線断面図）。 図１５は、本発明の第３の実施の形態による半導体装置を示す平面図。 図１６は、本発明の第３の実施の形態による半導体装置を示す断面図（図１５のXVI−XVI線断面図）。 図１７は、本発明の第３の実施の形態の変形例によるリードフレームを示す平面図。 図１８は、本発明の第４の実施の形態によるリードフレームを示す平面図。 図１９は、本発明の第４の実施の形態によるリードフレームを示す底面図。 図２０は、本発明の第４の実施の形態による半導体装置を示す平面図。 図２１は、本発明の第４の実施の形態の変形例によるリードフレームを示す平面図。

（第１の実施の形態）
以下、本発明の第１の実施の形態について、図１乃至図７を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。

リードフレームの構成
まず、図１乃至図３により、本実施の形態によるリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームを示す平面図であり、図２は、本実施の形態によるリードフレームを示す底面図である。図３（ａ）（ｂ）は、それぞれ本実施の形態によるリードフレームを示す断面図である。

図１乃至図３に示すように、リードフレーム１０は、半導体素子２１（後述）を搭載するダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長い外周リード部１２Ａ、１２Ｂと、ダイパッド１１と外周リード部１２Ａ、１２Ｂとの間に設けられた接続リング１４とを備えている。また、接続リング１４によって、それぞれ第２端子部１８を有する複数の内側リード部２６Ａ〜２６Ｄが支持されている。

このリードフレーム１０は、それぞれ半導体装置２０（後述）に対応する領域である、複数の単位リードフレーム１０ａを含んでいる。単位リードフレーム１０ａは、図１において仮想線の内側に位置する領域である。これら複数の単位リードフレーム１０ａは、支持リード（支持部材）１３を介して互いに連結されている。この支持リード１３は、ダイパッド１１と外周リード部１２Ａ、１２Ｂと接続リング１４とを支持するものであり、Ｘ方向、およびＸ方向に垂直なＹ方向に沿ってそれぞれ延びている。

ダイパッド１１は、平面略矩形状であり、その４辺はＸ方向又はＹ方向のいずれかに沿って延びている。また、ダイパッド１１の四隅には、吊りリード１６が連結されている。
そしてダイパッド１１は、この４本の吊りリード１６を介して支持リード１３に連結支持されている。

また、複数の外周リード部１２Ａ、１２Ｂは、各単位リードフレーム１０ａの外周に沿って設けられており、相対的に長い長外周リード部１２Ａと、相対的に短い短外周リード部１２Ｂとを含んでいる。本明細書において、長外周リード部１２Ａと短外周リード部１２Ｂとを合わせて外周リード部１２Ａ、１２Ｂともいう。以下、このような外周リード部１２Ａ、１２Ｂの構成について更に説明する。

図１乃至図３に示すように、各外周リード部１２Ａ、１２Ｂは、それぞれ接続リード５２と、第１端子部５３とを有している。このうち第１端子部５３は、その表面に内部端子１５Ａを有している。この内部端子１５Ａは、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５Ａ上には、ボンディングワイヤ２２との密着性を向上させるめっき部２５が設けられている。また、接続リード５２は、第１端子部５３よりも外側（支持リード１３側）に位置しており、その基端部は支持リード１３に連結されている。この接続リード５２は、当該接続リード５２が連結される支持リード１３に対して垂直に延びている。

また、図３（ａ）（ｂ）に示すように、外周リード部１２Ａ、１２Ｂの接続リード５２は、それぞれ裏面側（半導体素子２１を搭載する面の反対側）からハーフエッチングにより薄肉に形成されている。他方、第１端子部５３は、ハーフエッチングされることなく、ダイパッド１１および支持リード１３と同一の厚みを有している。このように、接続リード５２の厚さが第１端子部５３の厚さよりも薄いことにより、幅の狭い外周リード部１２Ａ、１２Ｂを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。

各外周リード部１２Ａ、１２Ｂの第１端子部５３の裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７Ａ、１７Ｂが形成されている。各外部端子１７Ａ、１７Ｂは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。

これら第１端子部５３のうち、長外周リード部１２Ａの第１端子部５３は、相対的に内側（ダイパッド１１側）に位置しており、短外周リード部１２Ｂの第１端子部５３は、相対的に外側（支持リード１３側）に位置している。

また、外周リード部１２Ａ、１２Ｂの外部端子１７Ａ、１７Ｂは、隣り合う外周リード部１２Ａ、１２Ｂ間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。すなわち、ダイパッド１１の周囲において、相対的に内側（ダイパッド１１側）に位置する外部端子（内側外部端子）１７Ａをもつ長外周リード部１２Ａと、相対的に外側（支持リード１３側）に位置する外部端子（外側外部端子）１７Ｂをもつ短外周リード部１２Ｂとが、支持リード１３の各辺に沿って交互に配置されている。これにより、外周リード部１２Ａと１２Ｂを近接して設けた場合でも、外部端子１７Ａと１７Ｂが接触する不具合が防止される。この場合、外部端子１７Ａおよび外部端子１７Ｂは、全て同一の平面形状を有している。

さらに、図２に示すように、複数の外部端子１７Ａは、平面から見ていずれもダイパッド１１の一辺に対して平行な直線に沿って配列されている。同様に、複数の外部端子１７Ｂは、平面から見ていずれもダイパッド１１の一辺に対して平行な直線に沿って配列されている。すなわち、複数の外部端子１７Ａ、１７Ｂは、Ｘ方向又はＹ方向のいずれかに対して平行な直線に沿って、２列に配列されている。

この場合、互いに隣接する外周リード部１２Ａ、１２Ｂ間の間隔は、９０μｍ〜１５０μｍとすることが好ましい。このように、外周リード部１２Ａ、１２Ｂ間の間隔を９０μｍ以上とすることにより、互いに隣接する外周リード部１２Ａ、１２Ｂ間の貫通部分をエッチングにより確実に形成することができる。また、上記間隔を１５０μｍ以下とすることにより、各半導体装置２０の外部端子１７Ａ、１７Ｂの数（ピン数）を一定数以上確保することができる。

次に、接続リング１４および内側リード部２６Ａ〜２６Ｄの構成について説明する。

図１および図２に示すように、接続リング１４は、外周リード部１２Ａ、１２Ｂの先端側において、ダイパッド１１を取り囲むように配置されている。この接続リング１４は、全体として略矩形形状を有しており、その各辺はＸ方向又はＹ方向に沿って延びている。
接続リング１４の四隅にはそれぞれ吊りリード１６が連結されており、接続リング１４は、４本の吊りリード１６を介して支持リード１３に支持されている。

接続リング１４の表面には、接続リング１４の長手方向に沿って凹溝１４ａが形成されている。この凹溝１４ａは、ハーフエッチングにより形成されたものであり、厚み方向に貫通することなく一定の深さを持っている。また、凹溝１４ａは、接続リング１４の幅方向略中央部に形成されており、凹溝１４ａの幅方向両側には、ハーフエッチングされていない土手部１４ｂが形成されている。この場合、接続リング１４の長手方向に垂直な断面は、略凹字形状又は略Ｕ字形状となっている。なお、本実施の形態において、凹溝１４ａは、接続リング１４の四隅を除く全周に設けられているが、これに限らず、例えば接続リング１４の四隅を含む全周にわたって設けられていても良い。また、接続リング１４に凹溝１４が設けられておらず、接続リング１４の全体が金属基板の板厚のままの状態であってもよい。

このように凹溝１４ａを設けたことにより、接続リング１４の体積が減らされるので、後述するように、複数の第２端子部１８を個別に分離する際、接続リング１４をエッチングにより除去しやすくなっている。

一方、接続リング１４からは、複数の内側リード部２６Ａ〜２６Ｄがそれぞれ延出している。これら複数の内側リード部２６Ａ〜２６Ｄは、相対的に長い長内側リード部２６Ａ、２６Ｃと、相対的に短い短内側リード部２６Ｂ、２６Ｄとを含んでいる。本明細書において、長内側リード部２６Ａ、２６Ｃと短内側リード部２６Ｂ、２６Ｄとを合わせて内側リード部２６Ａ〜２６Ｄともいう。

各内側リード部２６Ａ〜２６Ｄは、それぞれその先端に第２端子部１８を有している。
第２端子部１８は、後述するように、ボンディングワイヤ２２を介して半導体素子２１に接続されるものである。

また、複数の第２端子部１８は、接続リング１４に沿って互いに間隔を空けて配列されており、それぞれ接続リング１４に連結支持されている。この第２端子部１８は、後述するように半導体装置２０を作製する際、接続リング１４を除去した後、互いに個別に分離される。すなわち、各第２端子部１８は、接続リング１４を除去した後、ダイパッド１１、接続リング１４および他の第２端子部１８のいずれからも分離されるようになっている。

これら複数の第２端子部１８のうち、長内側リード部２６Ａ、２６Ｃの第２端子部１８は、相対的に接続リング１４から離間した部分に位置しており、短内側リード部２６Ｂ、２６Ｄの第２端子部１８は、相対的に接続リング１４に近接した部分に位置している。

また、複数の内側リード部２６Ａ〜２６Ｄのうち、長内側リード部２６Ａと短内側リード部２６Ｂとは、それぞれ接続リング１４の外側（支持リード１３側）から延びている。
これら長内側リード部２６Ａと短内側リード部２６Ｂとは、接続リング１４の外側において交互に配置されている。

一方、長内側リード部２６Ｃと短内側リード部２６Ｄとは、それぞれ接続リング１４の内側（ダイパッド１１側）から延びている。これら長内側リード部２６Ｃと短内側リード部２６Ｄとは、接続リング１４の内側において交互に配置されている。

図３（ａ）に示すように、各内側リード部２６Ａ〜２６Ｄは、それぞれ接続リング１４に連結される接続リード５７を有しており、各接続リード５７は、裏面側から薄肉化されている。このように、各内側リード部２６Ａ〜２６Ｄの接続リード５７を薄肉化したことにより、封止樹脂２３により樹脂封止した後、裏面側から接続リード５７に向けて封止樹脂２３が進入する（図５参照）。これにより、接続リング１４をエッチングにより除去した後、第２端子部１８が裏面側に脱落する不具合を防止することができる。

また、各第２端子部１８は、表面側に設けられた内部端子１５Ｂと、裏面側に設けられた外部端子１７Ｃ〜１７Ｆとを有している。このうち内部端子１５Ｂは、ボンディングワイヤ２２を介して半導体素子２１に電気的に接続されるものである。なお、内部端子１５Ｂ上には、内部端子１５Ａと同様、ボンディングワイヤ２２との密着性を向上させるためのめっき部２５が設けられている。また外部端子１７Ｃ〜１７Ｆは、外部の実装基板（図示せず）に電気的に接続されるものであり、それぞれ内側リード部２６Ａ〜２６Ｄの先端に設けられている。

図２に示すように、接続リング１４の外側（支持リード１３側）に位置する内側リード部２６Ａ、２６Ｂの外部端子１７Ｃ、１７Ｄは、隣り合う内側リード部２６Ａ、２６Ｂ間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。すなわち、ダイパッド１１の周囲において、相対的に内側（ダイパッド１１側）に位置する外部端子１７Ｄと、相対的に外側（支持リード１３側）に位置する外部端子１７Ｃとが、接続リング１４の各辺に沿って交互に配置されている。これにより、内側リード部２６Ａと２６Ｂを近接して設けた場合でも、外部端子１７Ｃと１７Ｄが接触する不具合が防止される。

同様に、接続リング１４の内側（ダイパッド１１側）に位置する内側リード部２６Ｃ、２６Ｄの外部端子１７Ｅ、１７Ｆは、隣り合う内側リード部２６Ｃ、２６Ｄ間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。すなわち、ダイパッド１１の周囲において、相対的に内側（ダイパッド１１側）に位置する外部端子１７Ｅと、相対的に外側（支持リード１３側）に位置する外部端子１７Ｆとが、接続リング１４の各辺に沿って交互に配置されている。これにより、内側リード部２６Ｃと２６Ｄを近接して設けた場合でも、外部端子１７Ｅと１７Ｆが接触する不具合が防止される。

上述した複数の外部端子１７Ｃ〜１７Ｆは、平面から見ていずれもダイパッド１１の一辺に対して平行な直線に沿って配列されている。すなわち、複数の外部端子１７Ｃ〜１７Ｆは、Ｘ方向又はＹ方向のいずれかに対して平行な直線に沿って、４列に配列されている。

また、接続リング１４の外側から延びる短内側リード部２６Ｂと、長外周リード部１２Ａとが互いに向かい合い、接続リング１４の外側から延びる長内側リード部２６Ａと、短外周リード部１２Ｂとが互いに向かい合っている。これにより、外部端子１７Ａと外部端子１７Ｄとの間の端子間距離と、外部端子１７Ｂと外部端子１７Ｃとの間の端子間距離とを確保することができ、これらの端子同士が接触する不具合を防止することができる。

以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ〜２５０μｍとすることができる。またリードフレーム１０は、７５０Ｍｐａ〜１１００Ｍｐａの引っ張り強度をもつ金属材料から構成されていることが好ましい。本実施の形態のような多ピン構造のリードフレーム１０においては、リード部１２Ａ、１２Ｂ、２６Ａ〜２６Ｄを従来のものよりも細くする必要があるが、上記のような金属からこれを作成することで、細くても変形しにくいリード部１２Ａ、１２Ｂ、２６Ａ〜２６Ｄを有するリードフレーム１０を得ることができる。

なお、図１において、外周リード部１２Ａ、１２Ｂおよび内側リード部２６Ａ〜２６Ｄは、それぞれダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。また、内側リード部２６Ａ〜２６Ｄは、接続リング１４の外側（支持リード１３側）および内側（ダイパッド１１側）の両方から延びているが、これに限られるものではなく、接続リング１４の外側又は内側の一方のみから延びていても良い。

半導体装置の構成
次に、図４および図５により、本実施の形態による半導体装置について説明する。図４および図５は、本実施の形態による半導体装置（ＤＲ−ＱＦＮ（Dual Row QFN）タイプ）を示す図である。

図４および図５に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数の外周リード部１２Ａ、１２Ｂと、ダイパッド１１と外周リード部１２Ａ、１２Ｂとの間に配置された複数の第２端子部１８とを備えている。このうちダイパッド１１上に半導体素子２１が搭載され、半導体素子２１と各外周リード部１２Ａ、１２Ｂの第１端子部５３および各内側リード部２６Ａ〜２６Ｄの第２端子部１８とは、それぞれボンディングワイヤ（接続部材）２２によって電気的に接続されている。また、ダイパッド１１、外周リード部１２Ａ、１２Ｂ、第２端子部１８、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。

このうちダイパッド１１、外周リード部１２Ａ、１２Ｂおよび内側リード部２６Ａ〜２６Ｄは、上述したリードフレーム１０から作製されたものである。このダイパッド１１、外周リード部１２Ａ、１２Ｂおよび内側リード部２６Ａ〜２６Ｄの構成は、単位リードフレーム１０ａに含まれない領域を除き、上述した図１乃至図３に示すものと略同様であり、ここでは詳細な説明を省略する。

一方、上述した接続リング１４は、封止樹脂２３によって樹脂封止された後、裏面側からエッチングにより除去されている。このため、図４および図５に示すように、各内側リード部２６Ａ〜２６Ｄの第２端子部１８は、ダイパッド１１、外周リード部１２Ａ、１２Ｂおよび他の第２端子部１８から分離されており、これらの部材から電気的に独立している。

このように、接続リング１４が除去されたことに伴い、封止樹脂２３の裏面のうち、外周リード部１２Ａ、１２Ｂとダイパッド１１との間であって、内側リード部２６Ａ、２６Ｂと内側リード部２６Ｃ、２６Ｄとの間の領域に、凹部２７が形成されている。この凹部２７は、接続リング１４の形状に概ね対応しており、ダイパッド１１を取り囲むように平面矩形形状を有している。なお、凹部２７内において、封止樹脂２３の一部からなる突起部２７ａが突出している（図５参照）。この突起部２７ａは、上述した接続リング１４の凹溝１４ａに対応する形状を有している。なお、凹部２７には、封止樹脂２３と同じあるいは別の種類の絶縁性樹脂が充填されていても良い。

一方、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。

各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各外周リード部１２Ａ、１２Ｂの内部端子１５Ａ又は第２端子部１８の内部端子１５Ｂにそれぞれ接続されている。なお、内部端子１５Ａ、１５Ｂには、ボンディングワイヤ２２と密着性を向上させるめっき部２５がそれぞれ設けられている。

封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、５００μｍ〜１０００μｍ程度とすることができる。なお、図４において、ダイパッド１１、外周リード部１２Ａ、１２Ｂおよび内側リード部２６Ａ〜２６Ｄよりも表面側に位置する封止樹脂２３の表示を省略している。

なお、半導体装置２０の一辺は、例えば８ｍｍ〜１６ｍｍとしても良い。

リードフレームの製造方法
次に、図１乃至図３に示すリードフレーム１０の製造方法について、図６（ａ）−（ｆ）を用いて説明する。なお、図６（ａ）−（ｆ）は、リードフレーム１０の製造方法を示す断面図（図３（ｂ）に対応する図）である。

まず図６（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図６（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図６（ｃ））。

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図６（ｄ））。これにより、ダイパッド１１、複数の外周リード部１２Ａ、１２Ｂ、接続リング１４、および複数の内側リード部２６Ａ〜２６Ｄの外形が形成される。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングにて行うことができる。

その後、エッチング用レジスト層３２、３３を剥離して除去する（図６（ｅ））。

なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。具体的には、まず所定のパターンをもつエッチング用レジスト層３２、３３を形成し（図６（ｃ）参照）、その後、金属基板３１の裏面側に耐エッチング性のある封止層（図示せず）を設け、この状態で金属基板３１の表面側のみエッチングを実施する。次いで、当該裏面側の封止層を剥離し、金属基板３１の表面側に封止層（図示せず）を設ける。このとき、表面側の封止層は、エッチング加工された金属基板３１の表面側の凹部内にも進入する。続いて、金属基板３１の露出した裏面のみをエッチングし、その後表面側の封止層を剥離することにより、ダイパッド１１、複数の外周リード部１２Ａ、１２Ｂ、接続リング１４、および複数の内側リード部２６Ａ〜２６Ｄの外形が形成される。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、外周リード部１２Ａ、１２Ｂおよび内側リード部２６Ａ〜２６Ｄの変形を回避しやすいという効果が得られる。

次に、ボンディングワイヤ２２と各内部端子１５Ａ、１５Ｂとの密着性を向上させるため、各内部端子１５Ａ、１５Ｂにそれぞれメッキ処理を施し、めっき部２５を形成する（図６（ｆ））。この場合、選択されるメッキ種は、ボンディングワイヤ２２との密着性を確保できればその種類は問わないが、たとえばＡｇやＡｕなどの単層めっきでもよいし、Ｎｉ／ＰｄやＮｉ／Ｐｄ／Ａｕがこの順に積層される複層めっきでもよい。また、めっき部２５は、外周リード部１２Ａ、１２Ｂおよび内側リード部２６Ａ〜２６Ｄのうちボンディングワイヤ２２との接続部のみに施してもよいし、リードフレーム１０の全面に施してもよい。

このようにして、図１乃至図３に示すリードフレーム１０が得られる。

半導体装置の製造方法
次に、図４および図５に示す半導体装置２０の製造方法について、図７（ａ）−（ｆ）を用いて説明する。図７（ａ）−（ｆ）は、半導体装置２０の製造方法を示す断面図（図５に対応する図）である。

まず、例えば図６（ａ）−（ｆ）に示す方法（上述）により、リードフレーム１０を作製する。

次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図７（ａ））。

次に、半導体素子２１の各電極２１ａと、各外周リード部１２Ａ、１２Ｂのめっき部２５（内部端子１５Ａ）とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する。同様に、半導体素子２１の各電極２１ａと、各内側リード部２６Ａ〜２６Ｄのめっき部２５（内部端子１５Ｂ）とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図７（ｂ））。

このとき、リードフレーム１０をワイヤボンディング装置のヒートブロック３６上に載置する。次いで、ヒートブロック３６により、各外周リード部１２Ａ、１２Ｂおよび各内側リード部２６Ａ〜２６Ｄをその裏面側から加熱する。これとともに、ワイヤボンディング装置のキャピラリー（図示せず）を介して超音波を印加しながら、半導体素子２１の各電極２１ａと、各外周リード部１２Ａ、１２Ｂおよび各内側リード部２６Ａ〜２６Ｄのめっき部２５とを、それぞれボンディングワイヤ２２を用いて電気的に接続する。

次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図７（ｃ））。このようにして、ダイパッド１１、複数の外周リード部１２Ａ、１２Ｂ、複数の内側リード部２６Ａ〜２６Ｄ、半導体素子２１、およびボンディングワイヤ２２を樹脂封止する。

続いて、リードフレーム１０および封止樹脂２３の裏面に、所定の開口部３４ａを有するエッチング用レジスト層３４を設ける（図７（ｄ））。

この間、まずリードフレーム１０および封止樹脂２３の裏面全体にそれぞれ感光性レジストを塗布する。続いて、当該感光性レジストをフォトマスクを介して露光し、現像することにより、所望の開口部３４ａを有するエッチング用レジスト層３４が形成される。

この場合、エッチング用レジスト層３４は、開口部３４ａを除くリードフレーム１０および封止樹脂２３の裏面全体を覆っている。また、開口部３４ａは、接続リング１４の位置にほぼ対応する平面略矩形の帯形状を有しており、開口部３４ａからは接続リング１４の裏面（金属部分）が露出している。なお、エッチング用レジスト層３４としては、例えば公知のドライフィルムレジストを用いることができる。

次に、エッチング用レジスト層３４を耐腐蝕膜としてリードフレーム１０に腐蝕液でエッチングを施す（図７（ｅ））。このとき、開口部３４ａから進入した腐蝕液が、接続リング１４の全体を溶解して除去する。この際、内側リード部２６Ａ〜２６Ｄの接続リード５７の一部が、接続リング１４とともに除去されても良い。この場合、接続リング１４の表面に凹溝１４ａが設けられているので、開口部３４ａから進入した腐蝕液が、第２端子部１８や外周リード部１２Ａ、１２Ｂを必要以上に溶解することがなく、接続リング１４を適切に除去することができる。

このようにして、接続リング１４が取り除かれ、内側リード部２６Ａ〜２６Ｄが互いに分離される。この結果、各第２端子部１８は個別に分離され、ダイパッド１１、外周リード部１２Ａ、１２Ｂおよび他の第２端子部１８から電気的に独立する。なお、腐蝕液は、上記と同様（図６（ｄ）参照）、例えば塩化第二鉄水溶液を使用することができる。

次いで、エッチング用レジスト層３４を剥離して除去する。その後、各半導体素子２１間のリードフレーム１０および封止樹脂２３をダイシングすることにより、リードフレーム１０を各単位リードフレーム１０ａ（図１参照）毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各単位リードフレーム１０ａ間のリードフレーム１０および封止樹脂２３を切断しても良い。なお、エッチング用レジスト層３４を除去した後、凹部２７に封止樹脂２３と同じあるいは別の種類の絶縁性樹脂を充填する工程が設けられていても良い。

このようにして、図４および図５に示す半導体装置２０が得られる（図７（ｆ））。

このように本実施の形態によれば、第１端子部５３が相対的に内側に位置する長外周リード部１２Ａと、第１端子部５３が相対的に外側に位置する短外周リード部１２Ｂとが交互に配置されている。これにより、外周リード部１２Ａ、１２Ｂの間隔を狭くするとともにその本数を増やすことができるので、第１端子部５３の数を増やすことができる。

また、本実施の形態によれば、半導体装置２０を作製する際、接続リング１４を除去することにより、複数の第２端子部１８がそれぞれ個別に分離されるようになっている。このため、外周リード部１２Ａ、１２Ｂの第１端子部５３に加え、内側リード部２６Ａ〜２６Ｄの第２端子部１８を用いることもでき、外部の実装基板と接続される端子部の数（ピン数）を更に増やすことができる。これにより、半導体装置２０の高密度化を実現することができる。

とりわけ、本実施の形態によれば、第２端子部１８が相対的に接続リング１４から離間した部分に位置する長内側リード部２６Ａ、２６Ｃと、第２端子部１８が相対的に接続リング１４に近接した部分に位置する短内側リード部２６Ｂ、２６Ｄとが接続リング１４に沿って交互に配置されている。さらに、複数の内側リード部２６Ａ〜２６Ｄは、接続リング１４の内側および外側の両方から延びている。これにより、内側リード部２６Ａ〜２６Ｄの間隔を狭くするとともにその本数を増やすことができるので、第２端子部１８の数を増やすことができる。

なお、本実施の形態においては、接続リング１４の全体がエッチングにより除去される場合を例にとって説明したが、これに限られるものではない。例えば、接続リング１４の一部のみをエッチングにより除去し、接続リング１４のうち除去されなかった部分を半導体装置２０内に残すようにしても良い。

また、上記実施の形態では、内側リード部２６Ａ、２６Ｂの外部端子１７Ｃ、１７Ｄ（内側リード部２６Ｃ、２６Ｄの外部端子１７Ｅ、１７Ｆ）が、隣り合う内側リード部２６Ａ、２６Ｂ（内側リード部２６Ｃ、２６Ｄ）間で内側および外側に位置するよう平面から見て交互に千鳥状に２列に配置されている場合を例にとって説明した。しかしながら、これに限らず、内側リード部２６Ａ、２６Ｂの外部端子１７Ｃ、１７Ｄ（内側リード部２６Ｃ、２６Ｄの外部端子１７Ｅ、１７Ｆ）が、接続リング１４の各辺に沿って一直線上に並んでいても良い。

（第２の実施の形態）
次に、図８乃至図１１を参照して本発明の第２の実施の形態について説明する。図８乃至図１１は本発明の第２の実施の形態を示す図である。図８乃至図１１に示す第２の実施の形態は、接続リング１４に第２端子部を有する内側リード部２６Ａ〜２６Ｄを設ける代わりに、接続リング１４の一部が個別に分離されて第２端子部２８となる点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図８乃至図１１において、第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。

図８乃至図１０に示すリードフレーム１０Ａにおいて、接続リング１４の表面に間隔を空けて複数の凹部１４ｃが形成されている。各凹部１４ｃは、ハーフエッチングにより形成されたものであり、厚み方向に貫通することなく一定の深さを持っている。なお、各凹部１４ｃは、接続リング１４の幅方向略中央部に形成されている。

また、互いに隣接する凹部１４ｃの間には、第２端子部２８が形成されている。すなわち凹部１４ｃと第２端子部２８とは、接続リング１４の長さ方向に沿って交互に配置されている。この場合、第２端子部２８は、ハーフエッチングされておらず、ダイパッド１１および支持リード１３と同一の厚みを有している。なお、各第２端子部２８の表面には、ボンディングワイヤ２２と密着性を向上させるめっき部２５が設けられている。

本実施の形態において、半導体装置２０Ａ（図１１参照）を作製する際、接続リング１４の一部のみがエッチングにより除去される。具体的には、接続リング１４のうち各凹部１４ｃの周辺領域がそれぞれ除去される。一方、接続リング１４のうち、各凹部１４ｃ間に位置する部分は、除去されることなく、それぞれ個別に分離されて第２端子部２８を構成する。

すなわち、リードフレーム１０Ａの裏面側から接続リング１４の一部をエッチング除去する際（図７（ｆ）参照）、各凹部１４ｃおよびその周囲に対応する領域にエッチング用レジスト層３４の開口部３４ａを設けておく。そして当該開口部３４ａから進入した腐蝕液により、接続リング１４のうち各凹部１４ｃの周辺領域を選択的に溶解して除去する。
この場合、接続リング１４の表面に凹部１４ｃが設けられているので、開口部３４ａから進入した腐蝕液が、第２端子部２８や外周リード部１２Ａ、１２Ｂを必要以上に溶解することなく、接続リング１４のうち各凹部１４ｃの周辺領域のみを適切に除去することができる。このようにして、接続リング１４のうち、互いに隣接する２つの凹部１４ｃ同士の間に、それぞれ第２端子部２８が残存する。

なお、本実施の形態において、凹部１４ｃは、それぞれ長外周リード部１２Ａの先端に対応する位置に形成されているが、これに限らず、短外周リード部１２Ｂの先端に対応する位置に形成されていても良い。また、複数の凹部１４ｃは、接続リング１４の周方向全域にわたって設けられているが、これに限らず、接続リング１４の一部分のみに設けられていても良い。

図１１に示す半導体装置２０Ａは、図８乃至図１０に示すリードフレーム１０Ａから作製されたものである。この半導体装置２０Ａにおいて、第２端子部２８は、ダイパッド１１の周囲４辺（図１１においてはＸ方向又はＹ方向に平行な４辺）の全てに沿って、互いに間隔を空けて配列されている。

上述したように、リードフレーム１０Ａの接続リング１４のうち、各凹部１４ｃの周辺領域は、封止樹脂２３によって樹脂封止された後、裏面側からエッチングにより除去されている。このため、図１１に示すように、各第２端子部２８は、ダイパッド１１、外周リード部１２Ａ、１２Ｂおよび他の第２端子部２８から分離されており、これらの部材から電気的に独立している。また、第２端子部２８は、ハーフエッチングされておらず、ダイパッド１１と同一の厚みを有している。さらに第２端子部２８の裏面には、外部の実装基板（図示せず）に電気的に接続される外部端子１７Ｃが形成されている。

また、接続リング１４のうち第２端子部２８を除く部分が除去されたことに伴い、封止樹脂２３の裏面のうち、外周リード部１２Ａ、１２Ｂとダイパッド１１との間の領域に、ダイパッド１１を取り囲むように凹部２７が形成される。

本実施の形態によれば、半導体装置２０Ａを作製する際、接続リング１４の一部が除去され、接続リング１４のうち除去されない部分がそれぞれ個別に分離されて第２端子部２８となる。このように、多数の第２端子部２８が形成されていることにより、外部の実装基板と接続される端子部の数（ピン数）を増やすことができ、半導体装置２０の更なる高密度化を実現することができる。

本実施の形態において、一部の第２端子部２８を他の第２端子部２８よりも大きく形成し、この第２端子部２８に複数のボンディングワイヤ２２を接続することにより、電気信号の調節のためのバスバーやグランド（ＧＮＤ）端子として用いても良い。これにより、端子数の増加に伴う発熱を低減し、より信頼性の高い半導体装置２０Ａとすることができる。

なお、本実施の形態によるリードフレーム１０Ａの製造方法および半導体装置２０Ａの製造方法は、第１の実施の形態によるリードフレーム１０の製造方法（図６（ａ）−（ｆ））および半導体装置２０の製造方法（図７（ａ）−（ｆ））と略同様である。

（第３の実施の形態）
次に、図１２乃至図１７を参照して本発明の第３の実施の形態について説明する。図１２乃至図１７は本発明の第３の実施の形態を示す図である。図１２乃至図１７に示す第３の実施の形態は、主として、内側リード部２６Ａ〜２６Ｄの配置、および接続リード５７が表面側から薄肉化されている点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１２乃至図１７において、第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。

図１２乃至図１４に示すリードフレーム１０Ｂおよび図１５および図１６に示す半導体装置２０Ｂにおいて、複数の内側リード部２６Ａ〜２６Ｄのうち、接続リング１４の内側から延びる長内側リード部２６Ｃと、接続リング１４の外側から延びる短内側リード部２６Ｂとが、接続リング１４を介して互いに反対側の位置に配置されている。すなわち、長内側リード部２６Ｃと、対応する短内側リード部２６Ｂとが、接続リング１４を挟んで一直線上に位置している。

また、接続リング１４の内側から延びる短内側リード部２６Ｄと、接続リング１４の外側から延びる長内側リード部２６Ａとが、接続リング１４を介して互いに反対側の位置に配置されている。すなわち、短内側リード部２６Ｄと、対応する長内側リード部２６Ａとが、接続リング１４を挟んで一直線上に位置している。これにより、外部端子１７Ｄと外部端子１７Ｆとの間の端子間距離を確保することができ、これらの端子同士が接触する不具合を防止することができる。

さらに、接続リング１４の外側から延びる短内側リード部２６Ｂと、長外周リード部１２Ａとが互いに向かい合い、接続リング１４の外側から延びる長内側リード部２６Ａと、短外周リード部１２Ｂとが互いに向かい合っている。

また、本実施の形態において、内側リード部２６Ａ〜２６Ｄの各接続リード５７は、表面側から薄肉化されている。この場合、接続リード５７が裏面側に露出するので、接続リング１４とともに接続リード５７を除去する作業を容易に行うことができる。また、接続リング１４をエッチングにより除去する際（図７（ｅ）参照）、接続リング１４および接続リード５７が確実に除去されたか否かを裏面側から容易に確認することができる。これにより、外部端子１７Ｃ〜１７Ｆを独立させる作業が容易となる。なお、第１の実施の形態においても、接続リード５７を表面側から薄肉化しても良い。

図１５および図１６に示す半導体装置２０Ｂにおいて、接続リング１４とともに接続リード５７が除去されているが、これに限らず、半導体装置２０Ｂに接続リード５７の一部を残しても良く、あるいは接続リード５７の全体を残しても良い。

図１７は、本実施の形態の変形例によるリードフレーム１０Ｃを示している。図１７において、接続リング１４の内側からは、短内側リード部２６Ｄのみが延びており、長内側リード部２６Ｃは延びていない。したがって、外部端子１７Ａ〜１７Ｄ、１７Ｆは、ダイパッド１１の周囲に５列に配置されている。この場合、半導体装置２０Ｂの大きさに対してダイパッド１１の面積を広く確保することができる。なお、第１の実施の形態においても、接続リング１４の内側に長内側リード部２６Ｃを設けなくても良い。

なお、本実施の形態によるリードフレーム１０Ｂ、１０Ｃの製造方法および半導体装置２０Ｂの製造方法は、第１の実施の形態によるリードフレーム１０の製造方法（図６（ａ）−（ｆ））および半導体装置２０の製造方法（図７（ａ）−（ｆ））と略同様である。

本実施の形態において、図１２（外部端子１７Ａ〜１７Ｆが６列）に示すリードフレーム１０Ｂおよび図１７（外部端子１７Ａ〜１７Ｄ、１７Ｆが５列）に示すリードフレーム１０Ｃのいずれにおいても、すべての外部端子１７Ａ〜１７Ｆを、外部端子１７Ａ〜１７Ｆ同士の間隔の等しい千鳥状に配置することができる。これにより、基板実装時における半田ブリッジの発生を抑制することができるため、実装信頼性を向上させることが可能となる。

本実施の形態によれば、例えば１２ｍｍ□のパッケージの場合、図１２に示すリードフレーム１０Ｂ（外部端子１７Ａ〜１７Ｆが６列）を用いると、端子部の数（ピン数）を３０８ピンまで増やすことができる。また、例えば１２ｍｍ□のパッケージの場合、図１７に示すリードフレーム１０Ｂ（外部端子１７Ａ〜１７Ｄ、１７Ｆが５列）を用いると、端子部の数（ピン数）を２８０ピンまで増やすことができる。このように、本実施の形態によれば、高機能のＬＳＩを搭載可能な半導体装置を安価に作製することが可能になる。さらに、例えば１０ｍｍ□のパッケージの場合、図１７に示すリードフレーム１０Ｂ（外部端子１７Ａ〜１７Ｄ、１７Ｆが５列）を用いると、端子部の数（ピン数）を２０８ピン〜２１６ピンまで増やすことが可能となる。このピン数（２０８ピン〜２１６ピン）は、従来の２８ｍｍ□のＱＦＰ（Quad Flat Package）と同等のピン数に相当する。

（第４の実施の形態）
次に、図１８乃至図２１を参照して本発明の第４の実施の形態について説明する。図１８乃至図２１は本発明の第４の実施の形態を示す図である。図１８乃至図２１に示す第４の実施の形態は、主として、接続リング１４に代えてリード接続部（接続バー）６４を設けた点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１８乃至図２１において、第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。

図１８および図１９に示すリードフレーム１０Ｄにおいて、ダイパッド１１と外周リード部１２Ａ、１２Ｂとの間に、リード接続部６４が配置されている。このリード接続部６４によって、それぞれ第２端子部１８を有する複数の内側リード部２６Ａ〜２６Ｄが支持されている。リード接続部６４は、ハーフエッチングされておらず、ダイパッド１１と同一の厚みを有している。しかしながら、これに限らず、リード接続部６４の表面側からハーフエッチングにより薄肉化されていても良い。また、リード接続部６４は、直線状に延びており、その両端はそれぞれ吊りリード１６に連結されている。吊りリード１６は、裏面側からハーフエッチングにより薄肉化されている。なお、リード接続部６４は、必ずしも吊りリード１６に連結されていなくても良く、例えばダイパッド１１に連結されていても良い。

この場合、ダイパッド１１は平面略長方形状であり、その長辺がＸ方向に平行であり、その短辺がＹ方向に平行である。本実施の形態において、リード接続部６４は、１つの単位リードフレーム１０ａあたり２本設けられており、それぞれダイパッド１１の長辺に平行に延びている。しかしながら、これに限らず、リード接続部６４は、１つの単位リードフレーム１０ａあたり１本又は３本以上設けられていても良い。また、リード接続部６４の形状は、直線状に限らず、略円弧等の曲線状、略Ｖ字形状、略Ｌ字形状、略Ｕ字形状等としても良い。

また、本実施の形態において、連続する一部（例えば４個）の外部端子１７Ａが連結部６５によって連結され、連続する一部（例えば３個）の外部端子１７Ｅが連結部６６によって連結されている。連結部６５、６６は、それぞれ例えばバスバーやグランド（ＧＮＤ）端子として用いられても良い。

図２０に示す半導体装置２０Ｄは、図１８および図１９に示すリードフレーム１０Ｄから作製されたものである。この半導体装置２０Ｄにおいて、リード接続部６４が除去されており、これに伴い、封止樹脂２３の裏面のうち、外周リード部１２Ａ、１２Ｂとダイパッド１１との間であって、内側リード部２６Ａ、２６Ｂと内側リード部２６Ｃ、２６Ｄとの間の領域に、凹部６７が形成されている。この凹部６７は１つの半導体装置２０Ｄあたり２本設けられており、それぞれリード接続部６４の形状に概ね対応してダイパッド１１の長辺に対して平行に一直線状に延びている。

本実施の形態によれば、リード接続部６４がダイパッド１１の２辺のみに沿って延びているので、リード接続部６４が設けられていない方向にダイパッド１１を延ばすことによりその面積を広げることができる。これにより、ダイパッド１１に大型の半導体素子２１や複数の半導体素子２１を搭載することが容易となる。

図２１は、本実施の形態の変形例によるリードフレーム１０Ｅを示している。図２１において、各リード接続部６４の内側からは、短内側リード部２６Ｄのみが延びており、長内側リード部２６Ｃは延びていない。この場合、ダイパッド１１の面積を各リード接続部６４側に広げることができる。

なお、本実施の形態によるリードフレーム１０Ｄ、１０Ｅの製造方法および半導体装置２０Ｄの製造方法は、第１の実施の形態によるリードフレーム１０の製造方法（図６（ａ）−（ｆ））および半導体装置２０の製造方法（図７（ａ）−（ｆ））と略同様である。

１０、１０Ａ〜１０Ｃ リードフレーム
１１ ダイパッド
１２Ａ 長外周リード部
１２Ｂ 短外周リード部
１３ 支持リード（支持部材）
１４ 接続リング
１４ａ 凹溝
１４ｂ 土手部
１４ｃ 凹部
１５Ａ、１５Ｂ 内部端子
１６ 吊りリード
１７Ａ〜１７Ｆ 外部端子
１８ 第２端子部
２０、２０Ａ、２０Ｂ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（接続部材）
２３ 封止樹脂
２４ 接着剤
２５ めっき部
２６Ａ、２６Ｃ 長内側リード部
２６Ｂ、２６Ｄ 短内側リード部
２７ 凹部
２８ 第２端子部
５２ 接続リード
５３ 第１端子部
５７ 接続リード
６４ リード接続部

Claims (15)

1. 半導体装置用のリードフレームであって、
   半導体素子が搭載されるダイパッドと、
   前記ダイパッド周囲に設けられ、それぞれ第１端子部を含む複数の外周リード部と、
   前記ダイパッドと前記外周リード部との間に配置され、前記ダイパッドを取り囲む接続リングと、
   前記接続リングによって支持され、それぞれ第２端子部を含む複数の内側リード部とを備え、
   前記複数の内側リード部は、長内側リード部と、短内側リード部とを含み、前記長内側リード部と前記短内側リード部とが前記接続リングに沿って交互に配置されていることを特徴とするリードフレーム。
2. 前記複数の内側リード部は、前記接続リングの内側および外側の両方から延びていることを特徴とする請求項１記載のリードフレーム。
3. 前記複数の内側リード部のうち、前記接続リングの内側から延びる前記短内側リード部と、前記接続リングの外側から延びる前記長内側リード部とが、前記接続リングを介して互いに反対側の位置に配置されていることを特徴とする請求項２記載のリードフレーム。
4. 前記接続リングの表面に、前記接続リングに沿って凹溝が形成されていることを特徴とする請求項１乃至３のいずれか一項記載のリードフレーム。
5. 前記内側リード部は、前記接続リングに連結される接続リードを有し、前記接続リードは、裏面側から薄肉化されていることを特徴とする請求項１乃至４のいずれか一項記載のリードフレーム。
6. 前記内側リード部は、前記接続リングに連結される接続リードを有し、前記接続リードは、表面側から薄肉化されていることを特徴とする請求項１乃至５のいずれか一項記載のリードフレーム。
7. 前記複数の外周リード部は、長外周リード部と、短外周リード部とを含み、前記長外周リード部と前記短外周リード部とが交互に配置され、
   前記複数の内側リード部は、前記接続リングの少なくとも外側から延びており、
   前記長外周リード部と前記短内側リード部とが互いに向かい合い、
   前記短外周リード部と前記長内側リード部とが互いに向かい合うことを特徴とする請求項１乃至６のいずれか一項記載のリードフレーム。
8. ７５０Ｍｐａ〜１１００Ｍｐａの引っ張り強度をもつ金属材料から構成されていることを特徴とする請求項１乃至７のいずれか一項記載のリードフレーム。
9. 半導体装置用のリードフレームであって、
   半導体素子が搭載されるダイパッドと、
   前記ダイパッド周囲に設けられ、それぞれ第１端子部を含む複数の外周リード部と、
   前記ダイパッドと前記外周リード部との間に配置されたリード接続部と、
   前記リード接続部によって支持され、それぞれ第２端子部を含む複数の内側リード部とを備え、
   前記複数の内側リード部は、長内側リード部と、短内側リード部とを含み、前記長内側リード部と前記短内側リード部とが前記リード接続部に沿って交互に配置されていることを特徴とするリードフレーム。
10. 半導体装置であって、
    ダイパッドと、
    前記ダイパッド周囲に設けられ、それぞれ第１端子部を含む複数の外周リード部と、
    前記ダイパッドと前記外周リード部との間に配置され、前記ダイパッドおよび前記外周リード部から分離された複数の第２端子部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と各外周リード部とを電気的に接続するとともに、前記半導体素子と各第２端子部とを電気的に接続する接続部材と、
    前記ダイパッドと、前記複数の外周リード部と、前記複数の第２端子部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記複数の外周リード部は、前記第１端子部が相対的に内側に位置する長外周リード部と、前記第１端子部が相対的に外側に位置する短外周リード部とを含み、前記長外周リード部と前記短外周リード部とが交互に配置され、
    前記封止樹脂の裏面のうち、前記外周リード部と前記ダイパッドとの間の領域に、前記ダイパッドを取り囲むように凹部が形成されていることを特徴とする半導体装置。
11. 半導体装置であって、
    ダイパッドと、
    前記ダイパッド周囲に設けられ、それぞれ第１端子部を含む複数の外周リード部と、
    前記ダイパッドと前記外周リード部との間に配置され、前記ダイパッドおよび前記外周リード部から分離された複数の第２端子部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と各外周リード部とを電気的に接続するとともに、前記半導体素子と各第２端子部とを電気的に接続する接続部材と、
    前記ダイパッドと、前記複数の外周リード部と、前記複数の第２端子部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記複数の外周リード部は、前記第１端子部が相対的に内側に位置する長外周リード部と、前記第１端子部が相対的に外側に位置する短外周リード部とを含み、前記長外周リード部と前記短外周リード部とが交互に配置され、
    前記封止樹脂の裏面のうち、前記外周リード部と前記ダイパッドとの間の領域に凹部が形成されていることを特徴とする半導体装置。
12. 請求項１乃至８のいずれか一項記載のリードフレームの製造方法において、
    金属基板を準備する工程と、
    前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記外周リード部、前記接続リングおよび前記内側リード部を形成する工程とを備えたことを特徴とするリードフレームの製造方法。
13. 半導体装置の製造方法において、
    請求項１乃至８のいずれか一項記載のリードフレームを準備する工程と、
    前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
    前記半導体素子と各外周リード部とを接続部材により電気的に接続する工程と、
    前記ダイパッドと、前記複数の外周リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、
    前記リードフレームの裏面側から前記接続リングの少なくとも一部を除去することにより、前記複数の第２端子部をそれぞれ個別に分離する工程とを備えたことを特徴とする半導体装置の製造方法。
14. 請求項９記載のリードフレームの製造方法において、
    金属基板を準備する工程と、
    前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記外周リード部、前記リード接続部および前記内側リード部を形成する工程とを備えたことを特徴とするリードフレームの製造方法。
15. 半導体装置の製造方法において、
    請求項９記載のリードフレームを準備する工程と、
    前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
    前記半導体素子と各外周リード部とを接続部材により電気的に接続する工程と、
    前記ダイパッドと、前記複数の外周リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、
    前記リードフレームの裏面側から前記リード接続部の少なくとも一部を除去することにより、前記複数の第２端子部をそれぞれ個別に分離する工程とを備えたことを特徴とする半導体装置の製造方法。

Images