TW202230654A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202230654A
TW202230654A TW110136092A TW110136092A TW202230654A TW 202230654 A TW202230654 A TW 202230654A TW 110136092 A TW110136092 A TW 110136092A TW 110136092 A TW110136092 A TW 110136092A TW 202230654 A TW202230654 A TW 202230654A
Authority
TW
Taiwan
Prior art keywords
semiconductor package
pin
dummy
die
semiconductor
Prior art date
Application number
TW110136092A
Other languages
English (en)
Other versions
TWI792588B (zh
Inventor
張晉強
陳銀發
林世欽
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202230654A publication Critical patent/TW202230654A/zh
Application granted granted Critical
Publication of TWI792588B publication Critical patent/TWI792588B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

本發明公開一種半導體封裝，包括：晶片附著焊盤；複數個引腳端子，圍繞該晶粒附著焊盤定位並沿該半導體封裝的側邊緣設置；半導體晶粒，安裝在該晶粒附著焊盤上；模塑料，封裝該複數個引腳端子和該半導體晶粒；以及至少一個虛設引腳，設置在該半導體封裝的拐角區域中的該複數個引腳端子之間。

Description

半導體封裝
本發明涉及半導體技術領域，尤其涉及一種半導體封裝。
四方扁平無引腳 (quad flat no-lead，QFN) 封裝以其小尺寸、成本效益和良好的生產良率而聞名。 QFN 封裝還具有高速電路的某些機械優勢，包括改進的共面性和散熱。
由於薄（slim）的設計，手持設備（handheld device）在跌落時變得更加脆弱。隨著電子封裝越來越薄，跌落和振動可靠性問題變得越來越重要。板級（board-level）跌落衝擊測試是表徵不同焊接組件在印刷電路板 (printed circuit board，PCB) 上的跌落耐久性的有用方法。
圖1是傳統QFN封裝的仰視圖。如圖1所示，傳統的QFN封裝P具有從QFN封裝P的底表面暴露的晶粒附著焊盤（die attach pad）DP。複數個引腳端子（lead terminal）LT佈置在晶粒附著焊盤DP周圍。每個引腳端子LT的底面也暴露於QFN封裝P的底面。通常，QFN封裝P的四個角部（或拐角區域）CR處不佈置引腳。
QFN 封裝在跌落衝擊條件下的失效主要發生在四個角區域（或拐角區域） CR 附近。隨著封裝尺寸的增加，封裝角（或拐角）處的最大應力也會增加。因此，業界期望提供具有改進的板級跌落衝擊性能的改進的 QFN 封裝。
有鑑於此，本發明提供一種涉及具有改進的板級可靠性的四方扁平無引腳(QFN)封裝，以解決上述問題。
根據本發明的第一方面，公開一種半導體封裝，包括：
晶片附著焊盤；
複數個引腳端子，圍繞該晶粒附著焊盤定位並沿該半導體封裝的側邊緣設置；
半導體晶粒，安裝在該晶粒附著焊盤上；
模塑料，封裝該複數個引腳端子和該半導體晶粒；以及
至少一個虛設引腳，設置在該半導體封裝的拐角區域中的該複數個引腳端子之間。
本發明的半導體封裝由於包括：晶片附著焊盤；複數個引腳端子，圍繞該晶粒附著焊盤定位並沿該半導體封裝的側邊緣設置；半導體晶粒，安裝在該晶粒附著焊盤上；模塑料，封裝該複數個引腳端子和該半導體晶粒；以及至少一個虛設引腳，設置在該半導體封裝的拐角區域中的該複數個引腳端子之間。設置在半導體封裝的四個角區域（或拐角區域）的虛設引腳或焊盤透過將最大應力從相鄰的I/O引腳或針腳轉移到虛擬引腳或焊盤本身，可以有效地提高板級跌落衝擊性能和可靠性，減小跌落衝擊條件下半導體封裝失效的可能性。
在下面對本發明的實施例的詳細描述中，參考了附圖，這些附圖構成了本發明的一部分，並且在附圖中透過圖示的方式示出了可以實踐本發明的特定的優選實施例。對這些實施例進行了足夠詳細的描述，以使所屬技術領域具有通常知識者能夠實踐它們，並且應當理解，在不脫離本發明的精神和範圍的情況下，可以利用其他實施例，並且可以進行機械，結構和程式上的改變。本發明。因此，以下詳細描述不應被理解為限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
將理解的是，儘管術語“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用於描述各種元件、組件、區域、層和/或部分，但是這些元件、組件、區域、這些層和/或部分不應受到這些術語的限制。這些術語僅用於區分一個元素，組件，區域，層或部分與另一區域，層或部分。因此，在不脫離本發明構思的教導的情況下，下面討論的第一或主要元件、組件、區域、層或部分可以稱為第二或次要元件、組件、區域、層或部分。
此外，為了便於描述，本文中可以使用諸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之類的空間相對術語，以便於描述一個元件或特徵與之的關係。如圖所示的另一元件或特徵。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋設備在使用或運行中的不同方位。該裝置可以以其他方式定向（旋轉90度或以其他定向），並且在此使用的空間相對描述語可以同樣地被相應地解釋。另外，還將理解的是，當層被稱為在兩層“之間”時，它可以是兩層之間的唯一層，或者也可以存在一個或複數個中間層。
術語“大約”、“大致”和“約”通常表示規定值的±20％、或所述規定值的±10％、或所述規定值的±5％、或所述規定值的±3％、或規定值的±2％、或規定值的±1％、或規定值的±0.5％的範圍內。本發明的規定值是近似值。當沒有具體描述時，所述規定值包括“大約”、“大致”和“約”的含義。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明。如本文所使用的，單數術語“一”，“一個”和“該”也旨在包括複數形式，除非上下文另外明確指出。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明構思。如本文所使用的，單數形式“一個”、“一種”和“該”也旨在包括複數形式，除非上下文另外明確指出。
將理解的是，當將元件或層稱為在另一元件或層“上”，“連接至”，“耦接至”或“鄰近”時，它可以直接在其他元素或層上，與其連接，耦接或相鄰，或者可以存在中間元素或層。相反，當元件稱為“直接在”另一元件或層“上”，“直接連接至”，“直接耦接至”或“緊鄰”另一元件或層時，則不存在中間元件或層。
注意：（i）在整個附圖中相同的特徵將由相同的附圖標記表示，並且不一定在它們出現的每個附圖中都進行詳細描述，並且（ii）一系列附圖可能顯示單個專案的不同方面，每個方面都與各種參考標籤相關聯，這些參考標籤可能會出現在整個序列中，或者可能只出現在序列的選定圖中。
有各種基於引腳框架的表面貼裝元件（surface mount component），例如四方扁平無引腳 (quad flat no-lead，QFN) 封裝、高級 QFN (advanced QFN，aQFN) 封裝、低剖面四方扁平封裝 (low-profile quad flat package，LQFP) 等。例如，可以透過將封裝焊接到 PCB 來將封裝連接到印刷電路板 (PCB)。將封裝（即封裝的積體電路）連接到 PCB 上產生印刷電路板組件 (printed circuit board assembly，PCBA)，可用作電腦、行動電話、平板電腦、筆記本等可擕式設備中的主機板。
通常，引腳框（leadframe）條（strip）填充有複數個引腳框。半導體晶粒或微電子器件可以安裝在每個引腳框架上並用模塑料封裝。引腳框架（或引腳框）在條帶（或條，也即引腳框條）的單一化過程中被分割以創建單獨的半導體封裝。一種類型的半導體封裝是扁平封裝無引腳封裝，其中每個端子在封裝的底部和側面暴露。通常，在條帶（或引腳框條）分割期間的鋸切過程通常導致引腳端子在每個引腳端子的切割端或側面具有至少一些暴露的基底金屬。通常，上述切割端與封裝的側壁表面或模塑料的側壁表面垂直齊平。
四方扁平無引腳封裝或小外形無引腳封裝這一術語表示引腳沒有懸臂式引腳，而是扁平引腳，通常沿封裝器件的週邊排列。引腳的金屬可以透過焊料材料連接到外部部件的相應接觸焊盤的金屬。 QFN 封裝通常使用銅引腳框架進行晶片組裝和 PCB 互連。
本發明體現在四方扁平無引腳(QFN)型封裝中。然而，本領域的普通技術人員將容易理解本發明的細節並且本發明適用於其他封裝類型。
圖2是示出根據本發明實施例的示例性鋸型QFN封裝的等距剖視圖。如圖2所示，QFN封裝1包括引腳框10，引腳框10具有晶粒附著焊盤(或晶粒焊盤)101和以規定的間隔和間距圍繞晶粒附著焊盤101佈置的複數個引腳端子(或輸入/輸出引腳；下文也稱為I/O引腳)110。半導體晶片或晶粒20安裝在晶粒附著焊盤101上，晶粒附著焊盤101透過在QFN封裝1的四個角（或拐角）處延伸的四個連接杆102支撐在QFN封裝1的中心區域。四個連接杆102中的每一個的一端終止於晶粒附著焊盤101，並且四個連接杆102中的每一個的另一端終止於引腳框10的邊緣。例如，在圖3中，QFN封裝1包括從晶粒附著焊盤101的四個角（或拐角）延伸到QFN封裝1對應四個角區域（或拐角區域）CR的四個魚尾連接杆102。圖3中也具有從晶粒附著焊盤101連接到虛設引腳110d的連接杆102，仰視圖中未顯示的原因是例如連接杆102的厚度較小，小於虛設引腳110d（或引腳端子110、或晶粒附著焊盤101）的厚度，因此被模塑料40所遮住（圖5-10所示的也是如此）。連接杆102可以是被半蝕刻因此厚度較小。
QFN封裝1的晶粒焊盤101可以從封裝底部暴露，從而提供更好的散熱。如本領域普通技術人員所理解的，晶粒附著焊盤101和引腳端子110可以由任何合適的材料形成，例如銅、鋁、合金或用於引腳框的任何其他合適的導電材料。引腳端子110可以以網格陣列圖案圍繞晶粒附著焊盤101定位，在半導體晶粒20的外部並且鄰近QFN封裝1的橫向週邊。
應當理解，圖中所示的QFN封裝1的引腳端子110的數量和尺寸僅用於說明目的。應當理解，用於從半導體晶粒20傳輸訊號或向半導體晶粒20傳輸訊號的引腳端子110可以根據不同的設計要求佈置成單排、雙排或三排。雖然希望將引腳端子 110 定位在 QFN 封裝 1 的每一側以便最大化封裝中的引腳數，但一些設計可能不需要這樣的佈置。在一些實施例中，可選地，接地環（未示出）可以設置在複數個引腳端子110和晶粒焊盤101之間。
根據實施例，例如，晶粒20可以透過粘合膜210粘附到晶粒附著焊盤101。根據實施例，複數個輸入/輸出(input/output，I/O)墊（或焊盤）201沿著晶粒20的有源表面（active surface）。根據一個實施例，每個引腳端子110透過諸如銅線或金線的接合線（或接合引線）30電連接到半導體晶粒20的有源表面上的I/O焊盤201 ，但不限於此。在一些實施例中，至少一個半導體晶粒10可以以倒裝晶片（flip-chip）的方式安裝在封裝內。由於虛設引腳110d無需用於電連接來傳輸訊號等，因此虛設引腳110d可以沒有設置引線接合（或接合引線）連接到晶粒20上。
根據實施例，半導體晶粒20和接合線30用模塑料40封裝，模塑料40也部分封裝引腳端子110並延伸在晶粒附著焊盤101和引腳端子110之間。根據一個實施例，如本領域公知的，模塑料40可以包括透過傳遞模塑在熱和壓力下施加的填充有矽顆粒的聚合物材料。
根據一個實施例，複數個引腳端子110中的每一個都具有暴露的外端SL，或位於QFN封裝1的側邊E上的側面。根據一個實施例，QFN封裝1的側邊E上的每排引腳端子110 可以被一對虛設引腳110d夾在中間，該一對虛設引腳110d設置在QFN封裝1的拐角區域CR內。虛設引腳110d設置在拐角區域CR中的複數個引腳端子（例如兩個側邊的引腳端子110 ）之間。根據實施例，在虛設引腳110d上沒有形成焊線（接合線）。虛設引腳110d具有外端SD。
通常，傳統QFN封裝的四個連接杆中的每一個的整個下表面經受半蝕刻製程，使得每個連接杆的厚度小於引腳框架的厚度。這意味著連接杆通常不會從傳統 QFN 封裝的底部暴露出來。需要說明的是，此處的“半刻蝕”不僅是指透過刻蝕精確去除金屬引腳框厚度的一半，還包括僅去除金屬引腳框厚度的一部分的局部刻蝕。
根據一個實施例，每個虛設引腳110d是一體的連接杆102的單片部分。在圖2中，每個虛設引腳110d是連接杆102的未被半蝕刻的遠端部分。每個連接杆102的其餘部分被半蝕刻。根據一個實施例，虛設引腳110d與連接杆102的半蝕刻部分連續連接。也就是說，虛設引腳110d可以與對應的連接杆102是一體結構，而其中連接杆102被半蝕刻，虛設引腳110d未被半蝕刻，因此虛設引腳110d的厚度大於連接杆102。其中虛設引腳與對應的連接杆是一體結構可以大大增加半導體封裝的機械強度，避免跌落衝擊條件下的封裝的失效，增加半導體封裝的抗跌落能力。此外，晶粒附著焊盤、連接杆與虛設引腳也可以是一體的結構，從而進一步增加半導體封裝的機械強度和抗跌落能力。當然取決於製程，晶粒附著焊盤與連接杆和虛設引腳也可以不是一體結構，例如連接杆和虛設引腳是一體結構，而它們與晶粒附著焊盤是分體的（例如後續步驟中接合在一起的）。
圖3是根據本發明實施例的QFN封裝1的示例性仰視圖。例如，QFN封裝1可以具有9mm x 9mm的封裝尺寸和總數76個I/O引腳或針腳。如圖3所示，每個引腳端子110在QFN封裝1的底面上具有暴露表面，用於隨後與諸如印刷電路板(未示出)的另一電子部件電耦合。設置在每個角區（或拐角區域）CR中的兩個虛設引腳110d在QFN封裝1的底表面上呈現L形暴露的底面。設置在每個角區CR中的兩個虛設引腳110d加強了QFN封裝的角區（或拐角區域）CR，從而提高板級跌落衝擊性能和可靠性。
圖4為QFN封裝安裝在PCB上後的焊點（solder joint）結構的組件局部剖視示意圖。如圖4所示，當將QFN封裝1安裝在PCB 2上時，可以在PCB 2的晶片安裝區域CA內提供相應的虛設焊盤210d。可以在虛設引腳110d和110d之間形成焊點230。虛設焊盤210d。要將 QFN 封裝 1 焊接到 PCB 2，可以將焊膏塗在定義區域內的焊盤表面。焊膏可以透過範本印刷方法施加到PCB上，但不限於此。
塗上錫膏後，QFN 封裝 1 可以定位在 PCB 2 上，PCB 組件可以放入烘箱中加熱。加熱導致焊料（如錫膏）熔化，導致潤濕和芯吸（wicking）。根據一個實施例，可以在QFN封裝1的側邊緣上的每個虛設引腳110d的暴露的外端上形成焊腳F。焊腳F進一步提高了拐角區域周圍的引腳端子的接合強度。
圖5至圖10是QFN封裝的局部仰視圖，示出了設置在QFN封裝的拐角區域中的虛設引腳的暴露表面的各種圖案或形狀。在圖5中，設置在角區（或拐角區域）CR的虛設引腳(或虛設焊盤)110d與QFN封裝1的相鄰的兩個側邊E1和E2保持預定距離d，因此在兩個相鄰的側邊 E1 和 E2 中的任何一個上不具有暴露的端面。從QFN封裝1的底部暴露的虛設引腳110d的底表面可以具有矩形或正方形形狀。在一些實施例中，從QFN封裝1的底部暴露的虛設引腳110d的底面可以具有圓形、橢圓形或任何其他合適的形狀。虛設引腳110d可以是連接杆102的未被半蝕刻的部分。在圖6中，矩形虛設引腳110d的兩個端面分別從相鄰的兩個側邊E1和E2露出。虛設引腳110d的暴露的矩形底面的寬度W小於或等於引腳端子110的長度L。在圖7中，同樣地，矩形虛設引腳110d具有兩個末端分別從相鄰的兩個側邊 E1 和 E2 露出的表面。虛設引腳110d的暴露的矩形底面可以具有大於引腳端子110的長度L的寬度W，這樣可以較小角落應力，增強半導體封裝的抗跌落能力。在圖8中，虛設引腳110d的暴露底面可以具有多邊形形狀，例如為八邊形，其兩個頂點分別接觸相鄰的兩個側邊 E1 和 E2。在圖9中，虛設引腳110d的暴露底面為Y形或魚尾形，虛設引腳110d的兩個端面分別從相鄰的兩個側邊E1和E2暴露出來。在圖10中，虛設引腳110d的暴露底面具有三角形形狀，例如等腰直角三角形形狀。同樣地，虛設引腳110d的兩個端面分別從相鄰的兩個側邊緣E1和E2暴露。
使用本發明的優勢在於，設置在QFN封裝的四個角區域（或拐角區域）的虛設引腳或焊盤透過將最大應力從相鄰的I/O引腳或針腳轉移到虛擬引腳或焊盤本身，可以有效地提高板級跌落衝擊性能和可靠性。本發明中在設有連接杆從晶粒附著焊盤101連接到虛設引腳或焊盤時，將顯著的增加半導體封裝的機械強度，顯著的提高板級跌落衝擊性能，進一步的防止跌落時發生損壞的可能性，因此本發明中可以對四個角落的虛設引腳或焊盤至少一個或均分別設置連接杆以連接到晶粒附著焊盤101，增加半導體封裝的抗跌落能力。此外根據實驗結果，如圖7所示的具有較大表面積的矩形虛設引腳具有比其他虛設引腳圖案更好的性能（更低的應力比）。 圖6所示的矩形虛設引腳的跌落衝擊性能優於圖3所示的L形虛設引腳和圖9所示的Y形虛設引腳的跌落衝擊性能。 圖3所示的L形虛設引腳優於圖10所示的三角形虛設引腳和圖5所示的內縮虛設引腳或焊盤。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:半導體封裝 20:晶粒 30:接合線 40:模塑料 101:晶粒附著焊盤 102:連接杆 110:引腳端子 110d:虛設引腳 201:I/O焊盤 210:粘合膜 E:側邊 CR:拐角區域 SD,SL:外端 DP:晶粒附著焊盤 LT:引腳端子 P:QFN封裝 F:焊腳 210d:虛設焊盤 230:焊點 CA:晶片安裝區域 2:PCB E1,E2:側邊
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中： 圖1是傳統QFN封裝的仰視圖； 圖2是根據本發明實施例的四方扁平無引腳(QFN)封裝的等距剖視圖，其中去除了部分模塑料； 圖3是圖2中QFN封裝的仰視圖； 圖4是根據本發明實施例的PCB組件的示意性局部剖視圖，示出了虛設引腳與虛設焊盤之間的焊點結構； 圖5至圖10是QFN封裝的局部仰視圖，示出了設置在QFN封裝的拐角區域中的虛設引腳（dummy lead）的暴露表面的各種圖案。
1:半導體封裝
20:晶粒
30:接合線
40:模塑料
101:晶粒附著焊盤
102:連接杆
110:引腳端子
110d:虛設引腳
201:I/O焊盤
210:粘合膜
E:側邊
CR:拐角區域
SD,SL:外端

Claims (14)

  1. 一種半導體封裝，包括： 晶片附著焊盤； 複數個引腳端子，圍繞該晶粒附著焊盤定位並沿該半導體封裝的側邊緣設置； 半導體晶粒，安裝在該晶粒附著焊盤上； 模塑料，封裝該複數個引腳端子和該半導體晶粒；以及 至少一個虛設引腳，設置在該半導體封裝的拐角區域中的該複數個引腳端子之間。
  2. 如請求項1之半導體封裝，其中，該複數個引腳端子包括沿該半導體封裝的第一側邊佈置的第一排引腳端子和沿第二側邊佈置的第二排引腳端子，該第二側邊連接至該第一側邊緣，其中該至少一個虛設引腳設置於該第一排引腳端子與該第二排引腳端子之間的該拐角區域中。
  3. 如請求項1之半導體封裝，其中，該半導體晶粒包括至少一個沿該半導體晶粒的周邊設置的輸入/輸出焊盤，並且其中該半導體晶粒的該複數個輸入/輸出焊盤透過接合線電連接到該複數個引腳端子。
  4. 如請求項1之半導體封裝，其中，該晶粒焊盤的底面從該半導體封裝的底面露出。
  5. 如請求項1之半導體封裝，其中，還包括： 連接杆，在該晶粒附著焊盤和該拐角區域之間延伸，並連接該晶粒附著焊盤與該虛設引腳。
  6. 如請求項5之半導體封裝，其中，該至少一根虛設引腳與該連接杆為一體結構。
  7. 如請求項5之半導體封裝，其中，該至少一根虛設引腳是該連接杆的未被半蝕刻的末端部分。
  8. 如請求項7之半導體封裝，其中，該至少一虛設引腳與該連接杆的其餘半蝕刻部分連續連接。
  9. 如請求項1之半導體封裝，其中，該至少一虛設引腳在該半導體封裝的底面上具有暴露表面。
  10. 如請求項9之半導體封裝，其中，該暴露表面為矩形表面。
  11. 如請求項10之半導體封裝，其中，該矩形表面的寬度大於該複數個引腳端子中的每一個的暴露表面的長度。
  12. 如請求項9之半導體封裝，其中，該暴露表面具有L形、多邊形形狀、Y形或魚尾形、或三角形形狀。
  13. 如請求項1之半導體封裝，其中，該至少一虛設引腳在該半導體封裝的側邊緣之一上具有暴露的端面；或者，該至少一個虛設引腳在該半導體封裝的側邊緣不具有暴露的端面。
  14. 如請求項1之半導體封裝，其中，沒有引線接合到該至少一個虛設引腳。
TW110136092A 2020-10-08 2021-09-28 半導體封裝 TWI792588B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US202063089064P 2020-10-08 2020-10-08
US63/089,064 2020-10-08
US202163167697P 2021-03-30 2021-03-30
US63/167,697 2021-03-30
US202163185394P 2021-05-07 2021-05-07
US63/185,394 2021-05-07
US17/460,352 2021-08-30
US17/460,352 US11869831B2 (en) 2020-10-08 2021-08-30 Semiconductor package with improved board level reliability

Publications (2)

Publication Number Publication Date
TW202230654A true TW202230654A (zh) 2022-08-01
TWI792588B TWI792588B (zh) 2023-02-11

Family

ID=77666156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136092A TWI792588B (zh) 2020-10-08 2021-09-28 半導體封裝

Country Status (4)

Country Link
US (1) US11869831B2 (zh)
EP (1) EP3982405A1 (zh)
CN (1) CN114300420A (zh)
TW (1) TWI792588B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936533A (zh) * 2022-07-19 2024-04-26 王永明 一款芯片及芯片、屏幕合一器件
WO2024103986A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP3866127B2 (ja) * 2002-03-20 2007-01-10 株式会社ルネサステクノロジ 半導体装置
JP2004214233A (ja) 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2005057067A (ja) 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2007201324A (ja) 2006-01-30 2007-08-09 Denso Corp 電子装置の実装構造および電子部品の実装方法
TWI292936B (en) * 2006-03-24 2008-01-21 Chipmos Technologies Inc Inner lead bonding tape and tape carrier package utilizing the tape
TWI324817B (en) * 2006-12-20 2010-05-11 Advanced Semiconductor Eng Multiple chip package
US8390103B2 (en) * 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
TWI464852B (zh) * 2010-11-03 2014-12-11 Mediatek Inc 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板
US20120126378A1 (en) 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US9305898B2 (en) * 2014-01-23 2016-04-05 Freescale Semiconductor, Inc. Semiconductor device with combined power and ground ring structure
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
JP6807050B2 (ja) 2016-10-14 2021-01-06 大日本印刷株式会社 リードフレームおよび半導体装置

Also Published As

Publication number Publication date
EP3982405A1 (en) 2022-04-13
TWI792588B (zh) 2023-02-11
US11869831B2 (en) 2024-01-09
CN114300420A (zh) 2022-04-08
US20220115303A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
US6781242B1 (en) Thin ball grid array package
TWI453838B (zh) 具有散熱器之無引線封裝
TWI419291B (zh) 引線框架結構、使用引線框架結構之進階四方扁平無引線封裝結構，以及其製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7808084B1 (en) Semiconductor package with half-etched locking features
US20120187562A1 (en) Semiconductor Package and Method for Fabricating the Same
EP1367642A2 (en) Semiconductor device having a heat spreader exposed from a seal resin
US20070210422A1 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
JP2009212315A (ja) 半導体装置及びその製造方法
JP2012104790A (ja) 半導体装置
US8853842B2 (en) Semiconductor device sealed with a resin molding
US20040241908A1 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
TWI792588B (zh) 半導體封裝
TWI794610B (zh) 半導體封裝和電子系統
US20110309483A1 (en) Semiconductor Device
US20090206459A1 (en) Quad flat non-leaded package structure
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
US20100123255A1 (en) Electronic package structure and method
WO2019137117A1 (zh) 半导体器件及用于半导体器件的引线框
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP3132473B2 (ja) 半導体装置
US20230187327A1 (en) Leadless semiconductor package with internal gull wing lead structures
JPH10154768A (ja) 半導体装置及びその製造方法