KR101752056B1 - Mems 패키지 - Google Patents

Mems 패키지 Download PDF

Info

Publication number
KR101752056B1
KR101752056B1 KR1020150105006A KR20150105006A KR101752056B1 KR 101752056 B1 KR101752056 B1 KR 101752056B1 KR 1020150105006 A KR1020150105006 A KR 1020150105006A KR 20150105006 A KR20150105006 A KR 20150105006A KR 101752056 B1 KR101752056 B1 KR 101752056B1
Authority
KR
South Korea
Prior art keywords
mems
base
circuit
mems structure
shield layer
Prior art date
Application number
KR1020150105006A
Other languages
English (en)
Other versions
KR20170011774A (ko
Inventor
홍태선
한종호
서평보
이종성
김광진
Original Assignee
주식회사 스탠딩에그
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 스탠딩에그 filed Critical 주식회사 스탠딩에그
Priority to KR1020150105006A priority Critical patent/KR101752056B1/ko
Priority to PCT/KR2015/008767 priority patent/WO2017018582A1/ko
Publication of KR20170011774A publication Critical patent/KR20170011774A/ko
Application granted granted Critical
Publication of KR101752056B1 publication Critical patent/KR101752056B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/03—Electronic circuits for micromechanical devices which are not application specific, e.g. for controlling, power supplying, testing, protecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/11—Structural features, others than packages, for protecting a device against environmental influences

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Pressure Sensors (AREA)
  • Hall/Mr Elements (AREA)
  • Gyroscopes (AREA)

Abstract

본 발명에 따르면, 부품실장 및 회로패턴을 위한 스택공간(111)이 일측면에 마련된 베이스부(110); 신호선(121)과 전원선(122)을 포함하며 상기 베이스부(110)의 일측면에 회로패턴된 회로라인부(120); 및 상기 베이스부(110)의 일측에 실장되어 소정의 MEMS 기능을 구현하는 MEMS 구조물(130)을 포함하고, 상기 베이스부(110)의 스택공간(111)은, 상기 회로패턴을 위한 패턴영역(112)과 부품실장을 위한 비패턴영역(113)으로 구분되어 일측에 마련되고, 상기 MEMS 구조물(130)은, 상기 베이스부(110)의 일측면 상에서 상기 비패턴영역(113) 내에 배치되어 상기 베이스부(110)와 전기적으로 접속하면서 상기 MEMS 기능을 구현하며, 상기 회로라인부(120)의 신호선(121)은 상기 베이스부(110)의 일측면 상에서 상기 MEMS 구조물(130)과 상하로 대향하지 않도록 상기 패턴영역(112)에 회로패턴되는 MEMS 패키지를 개시한다.

Description

MEMS 패키지{MEMS PACKAGE}
본 발명은 MEMS 패키지에 관한 것으로, 보다 상세하게는 베이스부에 회로패턴된 회로라인부로부터 발생된 전기적 또는 자기적 성분이 상기 베이스부에 실장된 MEMS 구조물에 인가되어 시그널 노이즈가 발생되는 것을 효과적으로 방지할 수 있는 구조로 구비된 MEMS 패키지에 관한 것이다.
일반적으로 MEMS(Micro Electronic Mechanical System)는 마이크로 머시닝(Micro Machining) 공정을 통해 제조되어 미세한 물리량을 감지하거나 조작할 수 있는 극초소형 디바이스이다.
또한, MEMS 구조물은 이러한 MEMS를 포함하는 패키지로서, 통상 MEMS를 구동하기 위한 구동 드라이버 등의 반도체 다이가 금속캡 등의 보호부재 내에 함께 실장되어 패키징되며 장착대상 디바이스의 기판에 실장되어 그 기능을 구현한다
여기서, 도 1에는 종래의 MEMS 구조물(20)이 기판(30)상에 실장된 MEMS 패키지(10)의 구성을 나타낸 평면도 및 측단면도가 도시되어 있다. 도 1을 참고하면 종래의 기판(30)에는 실장되는 MEMS 구조물(20)의 배치와 무관하게 신호선(31) 및 전원선(32) 등의 회로라인이 배선의 최단 거리만을 고려하여 회로설계됨으로써, 기판(30)에 실장된 MEMS 구조물(20)의 하부에는 각 회로라인이 MEMS 구조물(20)과 상하로 상호 대향하게 배치되었다.
그러나, 이러한 대치구조로 인해 신호선(31)을 통해 전달되는 고속통신 신호의 피킹노이즈(Peaking Noise)나, 전원선(32)을 통해 절달되는 구동전원에 의해 형성되는 유도전류가 MEMS 구조물(20)에 인가되어 MEMS 구조물(20)이 갖는 전자기적 특성을 왜곡시켜 시그널 노이즈 발생 등의 부작용이 발생되는 문제점이 있었다.
공개특허공보 제10-2004-0010923호(2004. 02.05), MEMS 소자의 칩규모 패키지 및 이의 제조방법
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은 회로라인부가 회로패턴된 베이스부와 상기 베이스부에 실장된 MEMS 구조물 사이에 차폐기능이 구비된 차폐부가 배치됨으로써, 상기 회로라인부에서 형성되는 피킹노이즈나 유도전류 등의 전기,자기적 영향에 의한 MEMS 센서의 시그널 노이즈 발생을 최소화한 MEMS 패키지를 제공하는 것에 있다.
본 발명의 다른 목적은 베이스부의 스택공간 내에서 패턴영역에는 회로라인부를 회로패턴하고 비패턴영역에는 MEMS 구조물을 실장하여 상기 회로라인부와 MEMS 구조물이 상호 대향하지 않는 최적 구조로 배치됨으로써, 회로라인부에서 형성되는 전기,자기적 영향이 MEMS 센서에 인가되는 것을 최소화한 MEMS 패키지를 제공하는 것에 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 MEMS 패키지는, 부품실장 및 회로패턴을 위한 스택공간(111)이 일측면에 마련된 베이스부(110); 신호선(121)과 전원선(122)을 포함하며 상기 베이스부(110)의 일측면에 회로패턴된 회로라인부(120); 및 상기 베이스부(110)의 일측면에 실장되어 소정의 MEMS 기능을 구현하는 MEMS 구조물(130)를 포함하고, 상기 베이스부(110)의 스택공간(111)은, 상기 회로패턴을 위한 패턴영역(112)과 부품실장을 위한 비패턴영역(113)으로 구분되어 일측에 마련되고, 상기 MEMS 구조물(130)은, 상기 베이스부(110)의 일측면 상에서 상기 비패턴영역(113) 내에 배치되어 상기 베이스부(110)와 전기적으로 접속할 수 있으며, 상기 회로라인부(120)의 신호선(121)은 상기 베이스부(110)의 일측면 상에서 상기 MEMS 구조물(130)과 상하로 대향하지 않도록 상기 패턴영역(112)에 회로패턴될 수 있다.
또한, 상기 비패턴영역(113)은 상기 MEMS 구조물(130)의 하부면과 대응되는 면적을 가지며, 상기 신호선(121)은 상기 비패턴영역(113)의 외곽라인에 근접되어 회로패턴될 수 있다.
또한, 상기 베이스부(110)와 MEMS 구조물(130) 사이에 배치되어 상기 회로라인부(120)로부터 발생되는 전기,자기적 성분이 상기 MEMS 구조물(130)의 MEMS 센서(131)에 인가되지 않도록 흡수하여 차단하는 차폐부(140);를 더 포함할 수 있다.
여기서, 상기 MEMS 구조물(130)은, 상기 차폐부(140)의 상부면에 장착되는 MEMS 센서(131)와, 상기 MEMS 센서(131)의 상부 위치에 배치되는 ASIC부(132) 및, 상기 MEMS 센서(131)와 ASIC부(132) 사이에 배치되어 MEMS 센서(131)와 ASIC부(132)를 전기적으로 이격시키면서 상호 부착시키는 제1절연접착층(133)을 포함할 수있다.
또한, 상기 차폐부(140)는, 상기 회로라인부(120)의 전기,자기적 성분을 흡수하여 차단 가능한 금속재질로 이루어진 실드층(141)과, 상기 실드층(141)과 MEMS 구조물(130) 사이에 배치되어 실드층(141)과 MEMS 센서(131)를 전기적으로 이격시키면서 상호 부착시키는 제2절연접착층(142) 및, 상기 실드층(141)과 베이스부(110) 사이에 배치되어 실드층(141)과 베이스부(110)를 전기적으로 이격시키면서 상호 부착시키는 제3절연접착층(143)을 포함할 수 있다.
또한, 상기 실드층(141)은, 알루미늄(Al), 납(Pb) 또는 구리(Cu) 중 어느 하나 이상의 금속재질로 이루어질 수 있다.
또한, 상기 실드층(141)은, 전위(Voltage Level)가 플로팅(Floting) 상태이거나 접지(GND) 상태일 수 있다.
본 발명에 따른 MEMS 패키지에 의하면,
첫째, 회로라인부(120)가 회로패턴된 베이스부(110)와 상기 베이스부(110)에 실장된 MEMS 구조물(130) 사이에 전기,자기적 성분을 흡수하는 차폐부(140)가 배치됨으로써, 상기 회로라인부(120)에서 형성되는 피킹 노이즈나 유도전류 등의 전기,자기적 영향에 의한 MEMS 센서(131)의 시그널 노이즈 발생을 최소화할 수 있다.
둘째, 상기 베이스부(110)의 스택공간(111) 내에서 패턴영역(112)에는 회로라인부(120)를 회로패턴하고 비패턴영역(113)에는 MEMS 구조물(130)을 실장하여 상기 회로라인부(120)와 MEMS 구조물(130)이 상호 대향하지 않는 최적 구조로 배치됨으로써, 회로라인부(120)에서 형성되는 전기,자기적 영향이 MEMS 센서(131)에 인가되는 것을 최소화할 수 있다.
셋째, 상기 베이스부(110) 상에서 MEMS 구조물(130)이 실장되는 비패턴영역(113)은 상기 MEMS 구조물(130)의 하부면과 대응되는 면적을 가지며, 상기 회로라인부(120)는 비패턴영역(113)의 외곽라인에 근접되게 회로패턴될 수 있으므로, 상기 시그널 노이즈 발생을 방지할 수 있는 조건하에서 비패턴영역(113)과 회로라인부(120) 간의 간격을 최소화하여 소형화를 도모함과 동시에 회로라인부(120)의 회로설계를 더욱 자유롭게 할 수 있다.
셋째, 상기 베이스부(110)와 MEMS 구조물(130) 사이에 평행하게 배치된 차폐부(140)의 실드층(141)을 통해, 상기 비패턴영역(113)에 회로패턴되면서 MEMS 구조물(130)과 상하로 대향 배치된 일부 전원선(122)으로부터 형성된 전기,자기적 성분을 흡수할 수 있으므로 상기 회로라인부(120)의 회로설계 목적상 전원선(122)이 비패턴영역(113)에 회로패턴되는 경우에도 회로라인부(120)에 의한 시그널 노이즈가 발생되는 것을 방지할 수 있다.
도 1은 종래의 MEMS 구조물이 PCB상에 실장된 MEMS 패키지의 구성을 나타낸 평면도 및 측단면도,
도 2는 본 발명의 바람직한 실시예에 따른 MEMS 패키지의 구성을 나타낸 분리사시도,
도 3은 본 발명의 바람직한 실시예에 따른 MEMS 패키지의 구성을 나타낸 평면도 및 측단면도,
도 4는 종래기술에 따른 MEMS 패키지와 본 발명의 바람직한 실시예에 따른 MEMS 패키지에 의한 각각의 노이즈 측정결과를 나타낸 그래프이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 발명의 바람직한 실시예에 따른 MEMS 패키지(100)는 회로라인부(120)가 회로패턴된 베이스부(110)와 상기 베이스부(110)에 실장된 MEMS 구조물(130) 사이에 전기,자기적 성분을 흡수하는 차폐부(140)가 배치됨으로써, 상기 회로라인부(120)에서 형성되는 피킹 노이즈나 유도전류 등의 전기,자기적 영향에 의한 MEMS 센서(131)의 시그널 노이즈 발생을 최소화한 MEMS 패키지로서, 도 2 및 도 3에 도시된 바와 같이 베이스부(110), 회로라인부(120), MEMS 구조물(130) 및 차폐부(140)를 포함하여 구비된다.
먼저, 상기 베이스부(110)는 회로라인부(120)와 MEMS 구조물(130)이 배치될 수 있는 공간을 제공하는 베이스 기판으로서, 도 2에 도시된 바와 같이 부품실장 및 회로패턴을 위한 스택공간(111)이 일측면에 마련된다.
여기서, 상기 스택공간(111)은 회로패턴을 위한 패턴영역(112)과 부품실장을 위한 비패턴영역(113)으로 구분되어 일측에 마련되며, 상기 베이스부(110)는 장착대상 디바이스의 PCB 자체이거나 상기 PCB와 독립적으로 마련되어 전기적으로 접속되는 별도의 PCB일 수 있다.
상기 회로라인부(120)는, 상기 베이스부(110) 상에 회로패턴된 전기적 배선라인으로서, 상기 베이스부(110)에 인가된 구동전원을 전달하는 전원선(122) 및, 고속통신 신호를 전달하는 신호선(121)이 포함될 수 있으며 상기 베이스부(110)의 일측면에 회로패턴된다.
상기 MEMS 구조물(130)은 요구되는 MEMS 기능에 따라 미세한 물리량을 감지하거나 조작하기 위한 극초소형 디바이스로서, 상기 베이스부(110)의 일측면상에 실장되어 소정의 MEMS 기능을 구현한다.
여기서, MEMS 구조물(130)은 상기 차폐부(140)의 상부면에 장착되는 MEMS 센서(131)와, 상기 MEMS 센서(131)의 상부 위치에 배치되는 ASIC부(132) 및, 상기 MEMS 센서(131)와 ASIC부(132) 사이에 배치되어 MEMS 센서(131)와 ASIC부(132)를 전기적으로 이격시키면서 상호 부착시키는 제1절연접착층(133)을 포함하여 구비된다.
또한, 상기 MEMS 센서(131)는 일례로 마이크로폰(Microphone), 가속도 센서, 압력 센서 및 그 등가물 중에서 선택된 어느 하나일 수 있으나 본 발명에서는 이를 한정하는 것은 아니다.
또한, ASIC부(132)는 ROIC(Readout Integrated Circuit)로서, MEMS 센서(131)로부터 출력되는 측정값을 입력으로서 받아서, 이 신호를 디지털값으로 변환하여 후단으로 전송하는 구성이다.
더불어, 상기 MEMS 구조물(130)은 상기 베이스부(110)의 일측면 상에서 상기 비패턴영역(113) 내에 배치되어 상기 베이스부(110)와 전기적으로 접속하며 소정의 MEMS 기능을 구현한다.
그리고, 상기 MEMS 구조물(130)은 플립칩(Flip Chip) 형태로 베이스부(110)에 전기적으로 접속되거나, 와이어 본딩 방식에 의해 전기적으로 접속될 수 있으며 본 발명에서 MEMS 구조물(130)과 베이스부(110)의 전기적 접속 형태를 한정하는 것은 아니다.
상기 차폐부(140)는, 회로라인부(120)와 MEMS 구조물(130)의 MEMS 센서(131)를 전기, 자기적으로 이격시키기 위한 차폐부재로서, 상기 베이스부(110)와 MEMS 구조물(130) 사이에 배치되어 상기 회로라인부(120)로부터 발생되는 전기적, 자기적 성분이 상기 MEMS 구조물(130)의 MEMS 센서(131)에 인가되지 않도록 흡수하여 차단한다.
이러한 차폐부(140)는 상기 회로라인부(120)의 전기,자기적 성분을 흡수하여 차단 가능한 금속재질로 이루어진 실드층(141)과, 상기 실드층(141)과 MEMS 구조물(130) 사이에 배치되어 실드층(141)과 MEMS 센서(131)를 전기적으로 이격시키면서 상호 부착시키는 제2절연접착층(142) 및, 상기 실드층(141)과 베이스부(110) 사이에 배치되어 실드층(141)과 베이스부(110)를 전기적으로 이격시키면서 상호 부착시키는 제3절연접착층(143)을 포함하여 구비된다.
여기서, 상기 실드층(141)은 바람직하게는 알루미늄(Al) 재질로 이루어질 수 있으나, 이에 한정되지 않으며 납(Pb) 또는 구리(Cu) 재질과 같이 본 발명이 속하는 기술분야에서 전기적, 자기적 영향을 차폐시킬 수 있는 재질이면 이용 가능하다.
이와 같이, 상기 회로라인부(120)가 회로패턴된 베이스부(110)와 상기 베이스부(110)에 실장된 MEMS 구조물(130) 사이에 전기,자기적 성분을 흡수하는 차폐부(140)가 배치됨으로써, 상기 회로라인부(120)에서 형성되는 피킹 노이즈나 유도전류 등의 전기,자기적 영향에 의한 MEMS 센서(131)의 시그널 노이즈 발생을 최소화할 수 있다.
특히, 상기 베이스부(110)와 MEMS 구조물(130) 사이에 평행하게 배치된 차폐부(140)의 실드층(141)을 통해 상기 회로라인부(120)의 회로설계 목적상 전력라인(Power Line) 및 GND 라인 등의 일부 전원선(122)이 비패턴영역(113)에 회로패턴되는 경우에도 회로라인부(120)에 의한 시그널 노이즈가 발생되는 것을 방지할 수 있다.
또한, 상기 실드층(141)은 전위(Vitage Level)가 플로팅(Floting) 상태로 되어 회로라인부(120)로부터 인가되는 전기,자기적 성분을 흡수하여 최소화하거나, 접지(GND) 상태로 되어 회로라인부(120)로부터 인가된 전기,자기적 성분을 흡수하여 접지라인을 통해 외부로 흘려보냄으로써 전기,자기적 성분이 MEMS 센서(131)로 전해지지 않도록 차단한다.
한편, 상기 MEMS 구조물(130)은 상기 베이스부(110)의 일측면 상에서 베이스부(110)의 비패턴영역(113) 내에 배치되어 상기 베이스부(110)와 전기적으로 접속하면서 상기 MEMS 기능을 구현하며, 상기 회로라인부(120)의 신호선(121)은 베이스부(110)의 일측면 상에서 MEMS 구조물(130)과 상하로 대향하지 않도록 패턴영역(112)에 회로패턴되는 것이 바람직하다.
이와 같이, 상기 베이스부(110)의 스택공간(111) 내에서 패턴영역(112)에는 회로라인부(120)를 회로패턴하고 비패턴영역(113)에는 MEMS 구조물(130)을 실장하여 상기 회로라인부(120)와 MEMS 구조물(130)이 상호 대향하지 않는 최적 구조로 배치됨으로써, 회로라인부(120)에서 형성되는 전기,자기적 영향이 MEMS 센서(131)에 인가되는 것을 최소화할 수 있다.
더불어, 실드층(141)을 포함하는 차폐부(140)는 MEMS 구조물(130)의 하부면과 대응되는 면적으로 형성됨으로써, 상기 시그널 노이즈 발생을 방지할 수 있는 조건하에서 차폐부(140)가 차지하는 공간을 최소화하여 소형화를 도모할 수 있는 것이 바람직하다.
한편, 도시되지 않았으나, 상기 MEMS 구조물(130)이 와이어 본딩 방식에 의해 베이스부(110)에 전기적으로 접속되면서 MEMS 구조물(130)로부터 소정의 와이어가 인출되는 경우, 상기 와이어와 각 회로라인부(120)가 상호 대향하지 않도록 와이어 또는 회로라인부(120)이 연장형성된 각도를 조절하여 패터닝함으로써 상호 대향하지 않도록 구비되는 것이 바람직하다.
여기서, 상기 상호 대향함은 와이어와 회로라인부(120)이 각각 패터닝되어 연장형성되면서 상하로 마주보며 같은 방향으로 연장된 상태를 의미한다. 이러한 구성을 통해 상기 와이어와 회로라인부(120)는 상대저인 위치관계가 X자 형태로 배치됨으로써 와이어와 회로라인부(120)이 상하로 교차되는 일부분(점형태)만 한정적으로 중첩되며 그 이외의 부분들은 상하로 대향하지 않으므로 중첩되는 면적을 최소화할 수 있다.
한편, 도 4에는 종래의 MEMS 패키지와 본 발명의 바람직한 실시예에 따른 MEMS 패키지(100)로부터 발생되는 노이즈 발생정도를 측정한 그래프가 도시되어 있다.
즉, 도 4는 (a) 현재 시판되고 있는 보쉬社의 MEMS 패키지(BMA 150), (b) 차폐부(140)도 없고, 신호라인 또는 제어라인이 MEMS 구조물 하부를 지나가는 경우의 MEMS 패키지, (c) 차폐부(140)도 구비하고, 그리고 신호라인 또는 제어라인이 MEMS 구조물 하부를 지나가지 않는 경우의 MEMS 센서, 본 발명을 적용한 MEMS 패키지(100)를, 무진동 테이블의 상부에, 각각 위치시키고 측정한 결과이다.
여기서, 도 4의 X축은 시간축이며, 도 4의 Y축은 MEMS 패키지의 측정값(ug/(root Hz))이다. 즉, 무진동 테이블 상에 놓여져 있으므로, 원래는 그 측정값이 Zero(0)가 되어야 하나, 노이즈로 인해 도 4와 같은 측정값을 갖게 되는 것이다. 도 4를 참고하면, (a)와 (b)의 경우 각각 577.8
Figure 112015072141667-pat00001
와 825.5
Figure 112015072141667-pat00002
와 같이 높은 수치의 노이즈가 발생됨을 알수 있다.
이에 반하여 (c)의 경우 베이스부(110)와 MEMS 센서(131) 사이에 배치된 차폐부(140)에 의해, 그리고 회로패턴을 패턴영역(112)에 구성함으로써, 유도전류나 피킹 노이즈가 흡수되어 외부로 방출됨으로써 158.5
Figure 112015072141667-pat00003
로 그 수치가 대폭 감소함을 알 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
100...MEMS 패키지 110...베이스부
111...스택공간 112...패턴영역
113...비패턴영역 120...회로라인부
121...신호선 122...전원선
130...MEMS 구조물 131...MEMS 센서
132...ASIC부 133...제1절연접착층
140...차폐부 141...실드층
142...제2절연접착층 143...제3절연접착층

Claims (7)

  1. 부품실장 및 회로패턴을 위한 스택공간(111)이 일측면에 마련된 베이스부(110);
    신호선(121)과 전원선(122)을 포함하며 상기 베이스부(110)의 일측면에 회로패턴된 회로라인부(120); 및
    상기 베이스부(110)의 일측에 실장되어 소정의 MEMS 기능을 구현하는 MEMS 구조물(130);을 포함하고,
    상기 베이스부(110)의 스택공간(111)은, 상기 회로패턴을 위한 패턴영역(112)과 부품실장을 위한 비패턴영역(113)으로 구분되어 일측에 마련되고,
    상기 MEMS 구조물(130)은, 상기 베이스부(110)의 일측면 상에서 상기 비패턴영역(113) 내에 배치되어 상기 베이스부(110)와 전기적으로 접속하면서 상기 MEMS 기능을 구현하며,
    상기 회로라인부(120)의 신호선(121)은 상기 베이스부(110)의 일측면 상에서 상기 MEMS 구조물(130)과 상하로 대향하지 않도록 상기 패턴영역(112)에 회로패턴되고,
    상기 비패턴영역(113)은 상기 MEMS 구조물(130)의 하부면과 대응되는 면적을 가지며,
    상기 신호선(121)은 상기 비패턴영역(113)의 외곽라인에 근접되어 회로패턴되고,
    상기 베이스부(110)와 MEMS 구조물(130) 사이에 배치되어 상기 회로라인부(120)로부터 발생되는 전기적 성분 또는 자기적 성분이 상기 MEMS 구조물(130)의 MEMS 센서(131)에 인가되지 않도록 흡수하여 차단하는 차폐부(140);를 더 포함하고,
    상기 MEMS 구조물(130)은,
    상기 차폐부(140)의 상부면에 장착되는 MEMS 센서(131)와,
    상기 MEMS 센서(131)의 상부 위치에 배치되는 ASIC부(132) 및,
    상기 MEMS 센서(131)와 ASIC부(132) 사이에 배치되어 MEMS 센서(131)와 ASIC부(132)를 전기적으로 이격시키면서 상호 부착시키는 제1절연접착층(133)을 포함하고,
    상기 차폐부(140)는,
    상기 회로라인부(120)의 전기적 성분 또는 자기적 성분을 흡수하여 차단 가능한 금속재질로 이루어진 실드층(141)과,
    상기 실드층(141)과 MEMS 구조물(130) 사이에 배치되어 실드층(141)과 MEMS 센서(131)를 전기적으로 이격시키면서 상호 부착시키는 제2절연접착층(142) 및,
    상기 실드층(141)과 베이스부(110) 사이에 배치되어 실드층(141)과 베이스부(110)를 전기적으로 이격시키면서 상호 부착시키는 제3절연접착층(143)을 포함하고,
    상기 실드층(141)은,
    알루미늄(Al), 납(Pb) 또는 구리(Cu) 중 어느 하나 이상의 금속재질로 이루어며,
    상기 실드층(141)은,
    전위(Voltage Level)가 플로팅(Floting) 상태이거나 접지(GND) 상태인 MEMS 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
KR1020150105006A 2015-07-24 2015-07-24 Mems 패키지 KR101752056B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150105006A KR101752056B1 (ko) 2015-07-24 2015-07-24 Mems 패키지
PCT/KR2015/008767 WO2017018582A1 (ko) 2015-07-24 2015-08-21 Mems 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150105006A KR101752056B1 (ko) 2015-07-24 2015-07-24 Mems 패키지

Publications (2)

Publication Number Publication Date
KR20170011774A KR20170011774A (ko) 2017-02-02
KR101752056B1 true KR101752056B1 (ko) 2017-06-28

Family

ID=57884594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150105006A KR101752056B1 (ko) 2015-07-24 2015-07-24 Mems 패키지

Country Status (2)

Country Link
KR (1) KR101752056B1 (ko)
WO (1) WO2017018582A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120211875A1 (en) * 2009-02-25 2012-08-23 Elpida Memory, Inc Semiconductor device with stacked semiconductor chips

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040010923A (ko) 2002-07-25 2004-02-05 한국과학기술연구원 Ｍｅｍｓ 소자의 칩규모 패키지 및 이의 제조방법
KR100483145B1 (ko) * 2002-11-08 2005-04-14 주식회사 대우일렉트로닉스 적외선 어레이 센서 패키지
US7542305B2 (en) * 2004-08-25 2009-06-02 Ocz Technology Group, Inc. Memory module having on-package or on-module termination
KR100817070B1 (ko) * 2006-10-30 2008-03-26 삼성전자주식회사 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법
KR20150063744A (ko) * 2013-12-02 2015-06-10 삼성전기주식회사 Ｍｅｍｓ 센서모듈 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120211875A1 (en) * 2009-02-25 2012-08-23 Elpida Memory, Inc Semiconductor device with stacked semiconductor chips

Also Published As

Publication number Publication date
WO2017018582A1 (ko) 2017-02-02
KR20170011774A (ko) 2017-02-02

Similar Documents

Publication Publication Date Title
US10211190B2 (en) Semiconductor packages having reduced stress
CN105845635B (zh) 电子封装结构
US20160351504A1 (en) Semiconductor package and mounting structure thereof
CN101866897A (zh) 具有贯通电极的固体摄像器件
US20120273946A1 (en) Semiconductor device
WO2016162938A1 (ja) 半導体装置
CN105977220A (zh) 半导体封装组件
US20150228602A1 (en) Semicondcutor chip and semionducot module
KR101752056B1 (ko) Mems 패키지
US6924537B2 (en) Semiconductor device including a potential drawing portion formed at a corner
US10236270B2 (en) Interposer and semiconductor module for use in automotive applications
KR101942728B1 (ko) 어레이 기판 및 이를 이용한 전자 소자 모듈
US9392696B2 (en) Semiconductor package
US9117871B2 (en) Multi-axial acceleration sensor and method of manufacturing the same
TW201541585A (zh) 晶片封裝體及其製造方法
CN109075155B (zh) 封装电路系统结构
KR20020064415A (ko) 반도체 패키지
JP2008311379A (ja) 半導体装置
TWI623080B (zh) Electronic package module
US9147664B2 (en) Semiconductor package
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess
US20140021161A1 (en) Systematic packaging method
JP2016119379A (ja) 半導体装置及び電子装置
KR20130039235A (ko) 인쇄회로기판 및 그 제조방법
KR101656332B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant