KR101942728B1 - 어레이 기판 및 이를 이용한 전자 소자 모듈 - Google Patents

어레이 기판 및 이를 이용한 전자 소자 모듈 Download PDF

Info

Publication number
KR101942728B1
KR101942728B1 KR1020160146369A KR20160146369A KR101942728B1 KR 101942728 B1 KR101942728 B1 KR 101942728B1 KR 1020160146369 A KR1020160146369 A KR 1020160146369A KR 20160146369 A KR20160146369 A KR 20160146369A KR 101942728 B1 KR101942728 B1 KR 101942728B1
Authority
KR
South Korea
Prior art keywords
substrate
wiring
disposed
electronic device
ground electrode
Prior art date
Application number
KR1020160146369A
Other languages
English (en)
Other versions
KR20180049894A (ko
Inventor
조형준
송영진
최수기
황미란
유진오
이우영
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020160146369A priority Critical patent/KR101942728B1/ko
Publication of KR20180049894A publication Critical patent/KR20180049894A/ko
Application granted granted Critical
Publication of KR101942728B1 publication Critical patent/KR101942728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 전자 소자 모듈의 제조 과정에서 정전기 방전이 발생하는 것을 방지할 수 있는 어레이 기판과 이를 이용한 전자 소자 모듈에 관한 것이다. 본 발명의 실시예에 따른 어레이 기판은, 신호 전극과 접지 전극을 구비하는 다수의 개별 모듈 실장 영역, 상기 개별 모듈 실장 영역들 사이에 배치되는 더미 영역, 및 상기 신호 전극과 접지 전극을 전기적으로 연결하는 정전기 방지 배선을 포함할 수 있다.

Description

어레이 기판 및 이를 이용한 전자 소자 모듈{ARRAY SUBSTRATE AND ELECTRONIC COMPONENT MODULE USING THE SAME}
본 발명은 어레이 기판 및 이를 이용한 전자 소자 모듈에 대한 것이다.
다른 정전기 전위를 가진 물체 사이의 전하 이동을 정전기 방전이라 한다. 정전기 방전의 정확한 용어는 'Static Electricity Discharge'이지만 'Electro Static Discharge, ESD'라는 용어로 전자 산업에서 널리 사용되고 있다.
정전기 방전 시 발생하는 임펄스 파형의 전자계는 전기 소자에 영향을 주어 로직(Logic) 문제를 일으키거나 소자를 파괴(Thermal Breakdown)시킬 수 있다.
따라서 전자 업계에서는 ESD 방지를 위해 노력하고 있다. 최근 추세인 '전자기기 경박단소화'의 요구로 인해 ESD에 약한 전자 소자들의 사용량이 증가할 것으로 예상되며 이에 따른 ESD 문제의 영향력도 커질 것으로 예상된다.
본 발명의 목적은 전자 소자 모듈의 제조 과정에서 정전기 방전이 발생하는 것을 방지할 수 있는 어레이 기판과 이를 이용한 전자 소자 모듈을 제공하는 데에 있다.
본 발명의 실시예에 따른 어레이 기판은, 신호 전극과 접지 전극을 구비하는 다수의 개별 모듈 실장 영역, 상기 개별 모듈 실장 영역들 사이에 배치되는 더미 영역, 및 상기 신호 전극과 접지 전극을 전기적으로 연결하는 정전기 방지 배선을 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈은, 신호 전극과 접지 전극을 구비하는 기판, 및 상기 기판에 실장되는 전자 소자를 포함하며, 상기 기판은 일단이 상기 기판의 측면으로 노출되고 타단이 상기 신호 전극이나 상기 접지 전극에 연결되는 적어도 하나의 정전기 방지 배선을 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 기판에 형성된 정전기 방지 패턴에 의해 제조 과정에서 정전기 방전이 억제된다. 따라서 대전 방지 처리를 위한 추가적인 설비나 비용을 생략할 수 있으며, 공정 과정에서 정전기 방전으로 인한 불량을 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 2는 도 1에 도시된 기판의 평면도.
도 3은 본 발명의 실시예에 따른 어레이 기판을 개략적으로 도시한 평면도.
도 4는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. 한편, 본 실시예를 설명함에 있어서, 설명의 편의를 위해 본체 중 디스플레이가 표시되는 측을 상부로 칭하고, 사용자의 손목에 접촉하는 측을 하부로 칭한다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이고, 도 2는 도 1에 도시된 기판의 평면도이다.
도 1을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 전자 소자(1), 기판(10), 및 밀봉부(30)를 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자, 능동 소자와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 기판(10)의 일면에 실장될 수 있다. 전자 소자들(1)은 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 기판(10) 상에서 다양한 형태로 배치될 수 있다.
기판(10)은 인쇄 회로 기판(PCB)이나 세라믹 기판(예컨대, LTCC 기판)이 이용될 수 있다.
기판(10)에는 전자 소자(1)를 실장하기 위한 실장용 전극(16)이나 도시하지는 않았지만 실장용 전극들(16) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
실장용 전극(16)은 형상이나 위치에 한정되지 않으며, 전자 소자(1)가 기판(10)과 전기적으로 연결될 수만 있다면 다양한 위치에서 다양한 형태로 형성될 수 있다.
본 실시예에서는 전자 소자(1)가 플립칩 본딩 방식으로 기판(10)에 실장되는 경우를 예로 들고 있으나, 이에 한정되지 않으며 본딩 와이어를 이용하여 기판(10)과 전자 소자(1)를 전기적으로 연결하는 등 다양한 형태로 변형될 수 있다.
또한 실장용 전극(16)은 전자 소자(1)에 신호를 인가하는 데에 이용되는 적어도 하나의 신호 전극(16a)과, 적어도 하나의 접지 전극(16b)을 포함한다.
신호 전극(16a)과 접지 전극(16b)은 기판에 형성된 배선을 통해 전자 소자(1)와 전기적으로 연결될 수 있다. 또한 도시되어 있지 않지만, 신호 전극(16a)과 접지 전극(16b)에는 전자 소자의 접속 단자(또는 본딩 와이어)가 직접 접합될 수 있다.
이러한 본 실시예에 따른 기판(10)은 복수의 배선층을 갖는 다층 기판이 이용될 수 있다. 각 층에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 기판(10)은 실장용 전극(16)과 기판(10)의 내부에 형성되는 회로 패턴들(15)을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
또한 본 실시예에 따른 기판(10)은 하면에 외부 접속용 패드(18)가 형성될 수 있다. 외부 접속용 패드(18)에는 솔더 볼이나 범프와 같은 외부 접속 단자(28)가 접합될 수 있다.
또한, 기판(10)의 적어도 어느 한 면에는 후술되는 정전기 방지 배선(20)의 일부인 분기 배선(21)이 형성될 수 있다. 정전기 방지 배선(20)은 후술되는 전자 소자 모듈(100)을 제조하는 과정에서 정전기 방전이 발생하는 것을 방지하기 위해 구비된다.
분기 배선(21)은 일단이 기판(10)에 형성된 실장용 전극들(16) 또는 회로 패턴(15)에 연결되고, 타단은 기판(10)의 측면을 통해 기판(10)의 외부로 노출된다.
보다 구체적으로, 분기 배선(21)은 기판(10)에 형성되는 실장용 전극들(16) 중, 전위차가 큰 신호 전극(16a)과 접지 전극(16b)에 일단이 각각 연결된다. 또한, 신호 전극(16a)이나 접지 전극(16b)이 아니더라도, 전위차가 큰 실장용 전극들(16)에 일단이 연결될 수 있다.
밀봉부(30)는 기판(10)의 일면에 배치되어 기판(10)에 실장된 전자 소자들(1)을 매립한다. 또한 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
이러한 밀봉부(30)는 EMC(Epoxy Molding Compound)와 수지재를 포함하는 절연성의 재료로 형성될 수 있다.
본 실시예에 따른 밀봉부(30)는 기판(10)의 일면 전체를 덮는 형태로 형성된다. 또한 본 실시예에서는 모든 전자 소자들(1)이 밀봉부(30)의 내부에 매립되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 밀봉부(30)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 밀봉부(30)의 외부로 노출되도록 구성하는 등 다양한 응용이 가능하다.
본 실시예에 따른 기판(10)은 다수의 전자 소자 모듈(100)을 동시에 제조하기 위해 동일한 실장 영역(12)이 다수개 반복적으로 배치된 어레이 기판을 통해 제조된다.
도 3은 본 발명의 실시예에 따른 어레이 기판을 개략적으로 도시한 평면도이다.
도 3을 참조하면, 본 실시예에 따른 어레이 기판은 넓은 면적을 갖는 사각 형상으로 형성된다. 그러나 이에 한정되지 않으며, 스트립(strip) 형태 등 필요에 따라 다양한 형태로 형성될 수 있다.
어레이 기판은 다수의 개별 모듈 실장 영역(12)을 구비하며, 각각의 개별 모듈 실장 영역(12) 별로 전자 소자 모듈(100)이 제조된다.
본 실시예에 따른 어레이 기판은 다수의 개별 모듈 실장 영역(12) 외에도, 개별 모듈 실장 영역들(12) 사이에 배치되는 더미 영역(11)을 포함한다.
더미 영역(11)은 각각의 개별 모듈 실장 영역들(12) 사이에 개재되어 개별 모듈 실장 영역들(12)을 서로 이격시킨다.
더미 영역(11)은 전자 소자 모듈(100)의 제조가 완료된 후, 절단 공정에서 절단되어 제거되는 영역이다. 따라서 더미 영역(11)은 어레이 기판에는 존재하지만, 최종 제품인 전자 소자 모듈(100)에는 존재하지 않는다.
더미 영역(11)에는 정전기 방지 배선(20)의 일부가 배치된다.
본 실시예에 따른 정전기 방지 배선(20)은 더미 영역(11)에 배치되는 연결 배선(22), 그리고 연결 배선(22)과 실장용 전극(16)을 연결하는 분기 배선(21)을 포함한다.
연결 배선(22)은 더미 영역(11) 내에 배치되며, 더미 영역(11)을 따라 다수의 개별 모듈 실장 영역(12)들 사이에 배치된다.
분기 배선(21)은 일단이 연결 배선(22)과 연결되고, 타단이 개별 모듈 실장 영역(12) 내의 실장용 전극(16)에 연결된다. 따라서, 분기 배선(21)의 일단은 더미 영역(11) 내에 배치되고 타단은 개별 모듈 실장 영역(12) 내에 배치된다. 전술한 바와 같이, 실장용 전극(16)은 신호 전극(16a)과 접지 전극(16b)을 모두 포함한다.
이에 따라 신호 전극(16a)과 접지 전극(16b)은 어레이 기판 내에서 서로 전기적으로 연결된다. 따라서 신호 전극(16a)과 접지 전극(16b)은 동일한 전위를 유지하게 된다.
신호 전극(16a)과 접지 전극(16b)이 전기적으로 연결되지 않고, 서로 분리된 경우, 제조 과정에서 정전기 대전으로 인해 신호 전극(16a)과 접지 전극(16b) 간에 급격한 전위차가 발생되고, 이에 전자 소자(1) 내에서 정전기 방전(ESD)이 일어날 수 있다.
그러나, 본 실시예와 같이 어레이 기판 상에서 정전기 방지 배선(20)을 통해 신호 전극(16a)과 접지 전극(16b)을 전기적으로 연결하면, 신호 전극(16a)과 접지 전극(16b)은 같은 전위가 되므로 제조 과정에서 어레이 기판이 대전되더라도 전자 소자(1) 내에서 정전기 방전이 일어나지 않게 된다.
또한 분기 배선들(21)을 전기적으로 연결하는 연결 배선(22)은 어레이 기판을 개별 모듈 실장 영역(12) 별로 절단하는 공정에서 더미 영역(11)과 함께 제거하면 되므로, 추후 전자 소자 모듈(100)의 기능에는 영향을 주지 않는다.
이상에서 설명한 본 발명에 따른 전자 소자 모듈(100)은 어레이 기판 상에 전자 소자들(1)을 실장하고, 전자 소자들(1)을 밀봉하는 밀봉부(30)를 형성한 후, 개별 모듈 실장 영역(12)의 경계를 따라 어레이 기판을 절단함으로써 제조할 수 있다.
이 과정에서, 어레이 기판을 절단하기 전까지는 정전기 방지 배선(20)에 의해 신호 전극(16a)과 접지 전극(16b)이 동일한 전위를 유지하게 되므로, 신호 전극(16a)과 접지 전극(16b)이 사이에 정전기 방전이 발생하는 것을 방지할 수 있다.
따라서 제조 과정에서 정전기 방전이 발생하여 전자 소자가 파손되는 것을 방지할 수 있다.
한편, 본 발명은 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.
도 4는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 4를 참조하면, 본 실시예에 따른 전자 소자 모듈(200)의 기판(10)은 다수의 배선층을 갖는 다층 기판이며, 정전기 방지 배선(20)은 기판의 표면이 아닌, 기판(10) 내부의 배선층에 배치된다.
이 경우, 정전기 방지 배선(20)은 대부분이 기판(10)의 내부에 배치되므로, 정전기 방지 배선(20)을 통해 노이즈가 전자 소자 모듈(200)로 유입되는 것을 최소화할 수 있다. 또한 어레이 기판의 절단 과정에서 정전기 방지 배선(20)이 박리되는 것을 억제할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200: 전자 소자 모듈
1: 전자 소자
10: 기판
16: 실장용 전극
16a: 신호 전극
16b: 접지 전극
20: 정전기 방지 배선
21: 분기 배선
22: 연결 배선
30: 밀봉부

Claims (8)

  1. 다수의 개별 모듈 실장 영역을 포함하는 어레이 기판으로,
    신호 전극과 접지 전극을 구비하는 상기 다수의 개별 모듈 실장 영역;
    상기 개별 모듈 실장 영역들 사이에 배치되는 더미 영역; 및
    상기 신호 전극과 접지 전극을 전기적으로 연결하는 정전기 방지 배선;
    을 포함하며,
    상기 정전기 방지 배선은,
    상기 더미 영역 내에 배치되는 연결 배선과, 일단이 상기 연결 배선에 연결되고 타단이 상기 신호 전극이나 상기 접지 전극에 연결되는 분기 배선을 포함하고,
    상기 신호 전극과 상기 접지 전극은 상기 정전기 방지 배선에 의해 전위가 동일하게 유지되며,
    상기 연결 배선은 상기 어레이 기판을 절단할 때 상기 더미 영역과 함께 제거되는 어레이 기판.
  2. 삭제
  3. 제1항에 있어서, 상기 분기 배선은,
    일단이 상기 더미 영역 내에 배치되고 타단이 상기 개별 모듈 실장 영역 내에 배치되는 어레이 기판.
  4. 신호 전극과 접지 전극을 구비하는 기판; 및
    상기 기판에 실장되는 전자 소자;
    를 포함하며,
    상기 기판은 일단이 상기 기판의 측면으로 노출되는 다수의 정전기 방지 배선을 포함하며,
    다수의 상기 정전기 방지 배선은,
    상기 신호 전극에 연결되는 분기 배선과, 상기 접지 전극에 연결되는 분기 배선을 포함하는 전자 소자 모듈.
  5. 제4항에 있어서, 상기 정전기 방지 배선은 상기 기판의 양면 중 어느 한 면에 배치되는 전자 소자 모듈.
  6. 제4항에 있어서,
    상기 기판은 다수의 배선층을 갖는 다층 기판이며,
    상기 정전기 방지 배선은 상기 기판 내부의 배선층에 배치되는 전자 소자 모듈.
  7. 제4항에 있어서,
    상기 기판은 인쇄회로기판 또는 세라믹 기판인 전자 소자 모듈.
  8. 제4항에 있어서,
    상기 기판의 일면에 배치되어 상기 전자 소자를 매립하는 밀봉부를 더 포함하는 전자 소자 모듈.
KR1020160146369A 2016-11-04 2016-11-04 어레이 기판 및 이를 이용한 전자 소자 모듈 KR101942728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160146369A KR101942728B1 (ko) 2016-11-04 2016-11-04 어레이 기판 및 이를 이용한 전자 소자 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160146369A KR101942728B1 (ko) 2016-11-04 2016-11-04 어레이 기판 및 이를 이용한 전자 소자 모듈

Publications (2)

Publication Number Publication Date
KR20180049894A KR20180049894A (ko) 2018-05-14
KR101942728B1 true KR101942728B1 (ko) 2019-01-28

Family

ID=62188102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160146369A KR101942728B1 (ko) 2016-11-04 2016-11-04 어레이 기판 및 이를 이용한 전자 소자 모듈

Country Status (1)

Country Link
KR (1) KR101942728B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657516B (zh) * 2018-07-27 2019-04-21 矽品精密工業股份有限公司 承載結構及封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098251A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 配線基板
JP2014007297A (ja) * 2012-06-25 2014-01-16 Sharp Corp 半導体装置、実装基板、半導体装置の製造装置、実装方法、およびテスト方法
JP5728171B2 (ja) * 2009-06-29 2015-06-03 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098251A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 配線基板
JP5728171B2 (ja) * 2009-06-29 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP2014007297A (ja) * 2012-06-25 2014-01-16 Sharp Corp 半導体装置、実装基板、半導体装置の製造装置、実装方法、およびテスト方法

Also Published As

Publication number Publication date
KR20180049894A (ko) 2018-05-14

Similar Documents

Publication Publication Date Title
US8717775B1 (en) Fingerprint sensor package and method
US8264070B2 (en) Package structure with ESD and EMI preventing functions
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR101966443B1 (ko) 지문 센서들에 대한 패키징 및 제조 방법
US7180012B2 (en) Module part
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
US20170278830A1 (en) Semiconductor packages having reduced stress
TW201507089A (zh) 半導體裝置
KR20140023112A (ko) 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
CN108074887A (zh) 半导体装置以及其制造方法
KR20120045893A (ko) 반도체 패키지 모듈
US8975735B2 (en) Redistribution board, electronic component and module
US9025301B1 (en) Wire fence fingerprint sensor package and fabrication method
US9780047B1 (en) Semiconductor package
KR20100118318A (ko) 칩온 보드 타입의 패키지
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
KR101772490B1 (ko) 인쇄회로기판 어셈블리
KR101942728B1 (ko) 어레이 기판 및 이를 이용한 전자 소자 모듈
CN105244327A (zh) 电子装置模块及其制造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR20010090492A (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
JP2008098251A (ja) 配線基板
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR101350610B1 (ko) 반도체 패키지
KR101228731B1 (ko) 전자 부품 모듈 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant