JP7380071B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7380071B2
JP7380071B2 JP2019191912A JP2019191912A JP7380071B2 JP 7380071 B2 JP7380071 B2 JP 7380071B2 JP 2019191912 A JP2019191912 A JP 2019191912A JP 2019191912 A JP2019191912 A JP 2019191912A JP 7380071 B2 JP7380071 B2 JP 7380071B2
Authority
JP
Japan
Prior art keywords
regions
bonded
semiconductor chip
wires
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019191912A
Other languages
English (en)
Other versions
JP2021068781A (ja
Inventor
正樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019191912A priority Critical patent/JP7380071B2/ja
Priority to CN202011028700.3A priority patent/CN112768515A/zh
Priority to US17/038,522 priority patent/US11270970B2/en
Publication of JP2021068781A publication Critical patent/JP2021068781A/ja
Application granted granted Critical
Publication of JP7380071B2 publication Critical patent/JP7380071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子を含む半導体チップを備え、半導体チップの表面電極間をアルミニウムや銅等の金属製のワイヤにより電気的に接合して、電力変換装置として利用されている。この際、表面電極に対するワイヤは、できるかぎり表面電極の周縁部、特に、角部に接合するようにしている。これは、半導体チップの通電時に最も温度が高くなる表面電極の中央部を避け、また、ワイヤ同士の接触を避けるためである。さらに、表面電極に対するワイヤの接合面積を増加させることで、ワイヤ一本当たりの発熱を下げると共に、ワイヤと表面電極との間の熱応力の差に起因した破壊の発生を抑制することができる。
特開２００６－０６６７０４号公報
近年、半導体チップのサイズの縮小化が進んでいる。このため、半導体チップの表面電極に対するワイヤの接合面積が制限されて、接合面積を増加させることができない。これに伴い、半導体チップに対するワイヤの接合箇所における導通時の発熱量も増加してしまう。また、半導体チップのサイズが縮小化されると、ワイヤを表面電極の角部に接合しても、ワイヤ同士の間隔が短くなりワイヤの接合箇所同士で熱干渉が生じ、ワイヤ及び半導体チップの表面電極の温度上昇が生じてしまう。これは、ワイヤと表面電極との熱応力の差に起因した破壊の発生に起因し、半導体チップを含む半導体装置の信頼性が低下してしまう。
本発明は、このような点に鑑みてなされたものであり、ワイヤが接合される半導体チップの表面電極の温度上昇を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、おもて面に第１主電極を備える半導体チップと、前記第１主電極にそれぞれ接合される４本以上の複数のワイヤと、を備え、前記複数のワイヤがそれぞれ接合される前記第１主電極の複数の被接合領域は、平面視で前記半導体チップの一辺と平行な第１方向と前記第１方向に直交する第２方向とにおいて、それぞれ重複しないように配置される、半導体装置が提供される。
開示の技術によれば、ワイヤが接合される半導体チップの表面電極の温度上昇を抑制して、半導体装置の信頼性の低下を抑制することができる。
半導体装置の側断面図である。 半導体装置の平面図である。 半導体チップの平面図である。 実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図（その１）である。 実施の形態における半導体チップの表面温度を説明するための図である。 参考例の半導体チップに対するワイヤの接合箇所を説明するための図（その１）である。 参考例の半導体チップの表面温度を説明するための図である。 実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図（その２）である。 参考例の半導体チップに対するワイヤの接合箇所を説明するための図（その２）である。 実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図（その３）である。 実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図（その４）である。 実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図（その５）である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図１の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図１の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
まず、半導体装置について、図１及び図２を用いて説明する。図１は、半導体装置の側断面図であり、図２は、半導体装置の平面図である。なお、図１は、図２の一点鎖線α－αに対応する箇所の断面図である。また、図２では、半導体装置１０のセラミック回路基板２０ａ，２０ｂのみを記載している。
半導体装置１０は、図１に示されるように、セラミック回路基板２０ａ，２０ｂと、セラミック回路基板２０ａ，２０ｂがはんだ（図示を省略）を介して設けられた放熱板６０と、を有している。セラミック回路基板２０ａ，２０ｂには、図２に示されるように、半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂが配置されている。また、半導体装置１０は、放熱板６０の周縁部に接着剤（図示を省略）を介して設けられて、セラミック回路基板２０ａ，２０ｂを取り囲むケース部７０と、ケース部７０の開口上部に設けられた蓋部７４と、を有している。また、ケース部７０及び蓋部７４には、配線部材７１，７２，７３が取り付けられている。配線部材７１の一端はセラミック回路基板２０ａに電気的に接合されて、他端はケース部７０に端子７１ａとして露出されている。配線部材７２の一端はセラミック回路基板２０ｂに電気的に接合されて、他端はケース部７０に端子７２ａとして露出されている。配線部材７３の一端はセラミック回路基板２０ａに電気的に接合されて、他端はケース部７０に端子７３ａとして露出されている。そして、ケース部７０内のセラミック回路基板２０ａ，２０ｂはシリコーンゲル、封止樹脂等の封止部材７５により封止されている。
セラミック回路基板２０ａ，２０ｂは、図１及び図２に示されるように、絶縁板２１ａ，２１ｂと、絶縁板２１ａ，２１ｂのおもて面に形成された導電パターン２２ａ１～２２ａ３，２２ｂ１～２２ｂ３と、絶縁板２１ａ，２１ｂの裏面に形成された金属板２３ａ，２３ｂと、を有している。なお、導電パターン２２ａ１～２２ａ３，２２ｂ１～２２ｂ３の形状、個数、配置は一例である。絶縁板２１ａ，２１ｂは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。導電パターン２２ａ１～２２ａ３，２２ｂ１～２２ｂ３は、導電性に優れた銅あるいは銅合金等の金属により構成されている。金属板２３ａ，２３ｂは、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。このような構成を有するセラミック回路基板２０ａ，２０ｂとして、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板２０ａ，２０ｂは、半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂで発生した熱を導電パターン２２ａ２，２２ｂ２、絶縁板２１ａ，２１ｂ及び金属板２３ａ，２３ｂを介して、図１中下側に伝導させて放熱することができる。なお、導電パターン２２ａ１～２２ａ３，２２ｂ１～２２ｂ３の厚さは、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。また、このようなセラミック回路基板２０ａの導電パターン２２ａ２には、配線部材７１がはんだ（図示を省略）を介して接合されている。導電パターン２２ｂ２には、配線部材７２がはんだ（図示を省略）を介して接合されている。導電パターン２２ａ３には、配線部材７３がはんだ（図示を省略）を介して接合されている。なお、導電パターン２２ａ２，２２ｂ２，２２ａ３に示されている四角は、配線部材７１，７２，７３の接合領域を表している。
半導体チップ３０ａ，３０ｂは、シリコンまたは炭化シリコンから構成されて、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子を含んでいる。このような半導体チップ３０ａ，３０ｂは、例えば、裏面に主電極として入力電極（ドレイン電極またはコレクタ電極）を、おもて面に、制御電極（ゲート電極）及び主電極として出力電極（ソース電極またはエミッタ電極）をそれぞれ備えている。上記の半導体チップ３０ａ，３０ｂは、その裏面側が導電パターン２２ａ２，２２ｂ２上にはんだ（図示を省略）により接続されている。半導体チップ４０ａ，４０ｂは、シリコンまたは炭化シリコンから構成されて、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（P-intrinsic-N）ダイオード等のＦＷＤ素子を含んでいる。このような半導体チップ４０ａ，４０ｂは、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の半導体チップ４０ａ，４０ｂは、その裏面側が導電パターン２２ａ２，２２ｂ２上にはんだ（図示を省略）により接続されている。
このようなセラミック回路基板２０ａ，２０ｂ及び半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂに対して以下のようなワイヤ５０が配線されている。なお、図１及び図２では、制御用配線以外の各部間を接続するワイヤの総称をワイヤ５０としている。制御用配線であるワイヤ５５ａ，５５ｂは、導電パターン２２ａ１，２２ｂ１と半導体チップ３０ａ，３０ｂのゲートとにそれぞれ電気的に接合している。その他のワイヤ５０は、半導体チップ３０ａ，３０ｂ、半導体チップ４０ａ，４０ｂ、導電パターン２２ａ３，２２ｂ３の間を適宜電気的に接合している。なお、これらのワイヤ５０は、導電性に優れたアルミニウムや銅等の金属、または、少なくともこれらの一種を含む合金等により構成されている。また、これらの径は、１００μｍ以上、１．００ｍｍ以下である。好ましくは、これらの径は、２５０μｍ以上、５００μｍ以下である。これらの径が２５０μｍより小さいと、１本当たりの許容電流が小さく、多数のワイヤを必要とするため、半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂの接合箇所が多くなり、接合箇所における導通時の発熱量が増加してしまう。また、これらの径が５００μｍより大きいと、半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂに対する接合時に過大な力が必要とされ、半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂが破損する恐れがある。
配線部材７１，７２，７３は、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により配線部材７１，７２，７３の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル－リン合金や、ニッケル－ボロン合金等がある。さらに、ニッケル－リン合金上に金を積層してもよい。
放熱板６０は、例えば、熱伝導性に優れた、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板６０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。なお、この放熱板６０の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して取り付けて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板６０は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板６０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。ケース部７０及び蓋部７４は、それぞれ、例えば、箱状及び平板状を成しており、熱可塑性樹脂により構成されている。このような樹脂として、ＰＰＳ樹脂、ＰＢＴ樹脂、ＰＢＳ樹脂、ＰＡ樹脂、または、ＡＢＳ樹脂等がある。また、ケース部７０及び蓋部７４は配線部材７１，７２，７３の端子７１ａ，７２ａ，７３ａが挿入する開口孔（図示を省略）が形成されている。
次に、半導体チップ３０ａ，３０ｂの詳細について図３を用いて説明する。なお、以降、半導体チップ３０ａ，３０ｂの総称を半導体チップ３０とする。図３は、半導体チップの平面図である。半導体チップ３０は、平面視で矩形状であって、そのおもて面の端部中央部にゲート３１（制御電極部）と活性領域３２（出力電極部）とゲート３１から活性領域３２に延伸するゲートランナ３３とを備える。なお、半導体チップ３０のサイズは、例えば、縦・横、それぞれ７ｍｍ以下である。
ゲート３１は、制御電圧が入力される。活性領域３２は、ワイヤ５０が接合されて、半導体チップ３０がオン状態の時に、出力電流が出力される領域である。このような活性領域３２は、図３に示されるように、ゲートランナ３３を挟んでそれぞれ配置される電極領域３２ａ，３２ｂにより構成されている。また、電極領域３２ａ，３２ｂはそれぞれに複数のＩＧＢＴが設けられたトランジスタ領域である。電極領域３２ａ，３２ｂ間は互いに絶縁されており、電極領域３２ａ，３２ｂはそれぞれ独立した出力電流を出力する。ゲートランナ３３は、トランジスタ領域である電極領域３２ａ，３２ｂの境界部に沿って設けられている。なお、電極領域３２ａ，３２ｂの詳細については後述する。ゲートランナ３３は、電極領域３２ａ，３２ｂの各ＩＧＢＴ（または、パワーＭＯＳＦＥＴ）のゲートに電気的に接続されている。
また、半導体チップ３０の電極領域３２ａ，３２ｂのおもて面にＸ方向及びＹ方向に沿って格子状にそれぞれ複数の接合領域３５が設定されている。接合領域３５は、ワイヤ５０を接合できる領域である。それぞれの接合領域３５には、各１本ずつのワイヤ５０を接合することができる。図３の場合には、縦６つ、横６つ、合計３６つの接合領域３５が設定されている。なお、図３では、便宜上、Ｘ（横）方向に沿って［１］～［６］を、Ｙ（縦）方向には［ａ］～［ｆ］をそれぞれ付している。また、接合領域３５は、必要に応じて、Ａと表す場合がある。このため、例えば、３６つの接合領域３５のうち、Ｘ方向に［３］及びＹ方向に［ｃ］の位置に対応する接合領域３５はＡ３ｃと表記する。
次に、このような半導体チップ３０に対するワイヤの接合箇所について図４を用いて説明する。図４は、実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図である。なお、図４では、半導体チップ３０の電極領域３２ａ，３２ｂに対して５本のワイヤ５０を接合する場合を例に挙げて説明する。また、以下では、半導体チップ３０に限らず、半導体チップ４０ａ，４０ｂの場合でも同様に適用することができる。
図４では、５本のワイヤ５０を接合する場合、半導体チップ３０の電極領域３２ａ，３２ｂにＸ方向及びＹ方向に沿ってそれぞれ６つの格子状の接合領域３５が設定されている。接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同じかそれより多い数に分割された格子状に設定されてよい。図４に示される半導体チップ３０の電極領域３２ａ，３２ｂの複数の接合領域３５のうち５か所の被接合領域３６（図４中の斜線領域）に１本ずつ、合計５本のワイヤ５０が接合される。また、この際、複数のワイヤ５０が各１本ずつ接合される電極領域３２ａ，３２ｂの複数の被接合領域３６は、平面視で半導体チップ３０の一辺と平行なＸ方向とＸ方向に直交するＹ方向とにおいて、それぞれ重複しないように配置される。なお、被接合領域３６は、必要に応じて、Ｂと表す場合がある。例えば、５か所の被接合領域３６のうち、Ｘ方向に［５］及びＹ方向に［ｂ］の位置に対応する被接合領域３６はＢ５ｂと表記することがある。
例えば、５か所の被接合領域３６のうち、被接合領域３６（Ｂ１ｆ）以外の被接合領域（Ｂ２ａ、Ｂ４ｅ、Ｂ５ｂ、Ｂ６ｄ）について説明する。被接合領域（Ｂ２ａ、Ｂ４ｅ、Ｂ５ｂ、Ｂ６ｄ）は、全ての接合領域３５から、被接合領域３６（Ｂ１ｆ）を含むＸ方向及びＹ方向にそれぞれ配列される接合領域３５（Ａ１ｆ～Ａ６ｆ、Ａ１ａ～Ａ１ｆ）に重複しないように設定される。すなわち、被接合領域３６（Ｂ１ｆ）以外の被接合領域（Ｂ２ａ、Ｂ４ｅ、Ｂ５ｂ、Ｂ６ｄ）は、被接合領域３６（Ｂ１ｆ）を含む接合領域３５（Ａ１ｆ～Ａ６ｆ、Ａ１ａ～Ａ１ｆ）以外に設けられる。また、被接合領域３６（Ｂ２ａ）以外の被接合領域（Ｂ１ｆ、Ｂ４ｅ、Ｂ５ｂ、Ｂ６ｄ）、被接合領域３６（Ｂ４ｅ）以外の被接合領域（Ｂ１ｆ、Ｂ２ａ、Ｂ５ｂ、Ｂ６ｄ）、被接合領域３６（Ｂ５ｂ）以外の被接合領域（Ｂ１ｆ、Ｂ２ａ、Ｂ４ｅ、Ｂ６ｄ）、被接合領域３６（Ｂ６ｄ）以外の被接合領域（Ｂ１ｆ、Ｂ２ａ、Ｂ４ｅ、Ｂ５ｂ）についても上記と同様の関係により設けられる。このようにしてワイヤ５０が接合される被接合領域３６が設定されることで、半導体チップ３０の電極領域３２ａ，３２ｂに対して、ワイヤ５０を分散して接合することができる。また、この際、半導体チップ３０の電極領域３２ａ，３２ｂの中央部の接合領域３５（Ａ３ｃ、Ａ３ｄ、Ａ４ｃ、Ａ４ｄ）の接合禁止領域３７にはワイヤ５０を接合しないようにしている。なお、接合禁止領域３７である電極領域３２ａ，３２ｂの中央部は、電極領域３２ａ，３２ｂの中点から半導体チップ３０の辺に対して、例えば、２５％の距離Ｌ１の範囲である。この距離Ｌ１は、適宜設定することができる。
次に、このようにワイヤ５０が接合された半導体チップ３０の通電時の電極領域３２ａ，３２ｂの表面温度について図５を用いて説明する。図５は、実施の形態における半導体チップの表面温度を説明するための図である。図５に示す温度分布画像８０は、図４の被接合領域３６にそれぞれ対応する斜線領域と、同じ温度範囲の集まりでできる線（破線Ｔ１～Ｔ５）が所定の間隔で連なった線群とが表されている。破線Ｔ１で囲まれた領域は、１１９℃～１３０℃の温度分布を表している。破線Ｔ２で囲まれた領域は、１１６℃～１１９℃の温度分布を表している。破線Ｔ３で囲まれた領域は、１１２℃～１１６℃の温度分布を表している。破線Ｔ４で囲まれた領域は、１０９℃～１１６℃の温度分布を表している。破線Ｔ５で囲まれた領域は、１０５℃～１０９℃の温度分布を表している。この温度分布画像８０によれば、電極領域３２ａ，３２ｂにおいて、ほぼ万遍なく全体に温度が分布しており、温度が高い領域（Ｔ１）が中央にあるもののその領域（Ｔ１）は小さく、全体として温度が高い領域が偏在していないことが分かる。また、この際の半導体チップ３０の発熱温度は１２４℃程度であった。
ここで、図４の場合に対する参考例の半導体チップについて図６を用いて説明する。図６は、参考例の半導体チップに対するワイヤの接合箇所を説明するための図である。なお、図６でも、図４と同様に、半導体チップ３０の電極領域３２ａ，３２ｂに対して５本のワイヤ５０を接合する場合を例に挙げて説明する。また、図６でも、半導体チップ３０の電極領域３２ａ，３２ｂの複数の接合領域３５（Ａ）のうち５か所の被接合領域３６（図６中の斜線領域：Ｂ）に５本のワイヤ５０がそれぞれ接合される。
図６の半導体チップ３０は、複数の接合領域３５における、接合領域３５（Ａ１ａ、Ａ２ａ、Ａ４ｆ、Ａ５ｆ、Ａ６ｆ）にそれぞれワイヤ５０を接合して被接合領域３６（Ｂ１ａ、Ｂ２ａ、Ｂ４ｆ、Ｂ５ｆ、Ｂ６ｆ）が設定されている。このようにワイヤ５０を電極領域３２ａ，３２ｂの対角線上の角部に接合することで、半導体チップ３０の通電時に最も温度が高くなる中央部を避けて、温度の上昇を抑制することが期待される。
次に、図６のワイヤ５０が接合された半導体チップ３０の通電時の電極領域３２ａ，３２ｂの表面温度について図７を用いて説明する。図７は、参考例の半導体チップの表面温度を説明するための図である。図７に示す温度分布画像８０ａは、図５と同様に、図６の被接合領域３６にそれぞれ対応する斜線領域と、同じ温度範囲の集まりでできる線（破線Ｔ１～Ｔ５）が所定の間隔で連なった線群とが表されている。この温度分布画像８０ａによれば、電極領域３２ａ，３２ｂの対角線上の角部に位置する被接合領域３６を跨ぐように温度が上昇していることがわかる。特に、電極領域３２ａ，３２ｂの中央部は、温度が高い破線Ｔ１，Ｔ２の温度分布であることがわかる。これは、対角線上の被接合領域３６間で熱干渉が生じ、半導体チップ３０の電極領域３２ａ，３２ｂの中央部の温度上昇が生じたことが考えられる。このように図６及び図７は、図４及び図５の場合よりも、破線Ｔ１，Ｔ２の温度分布の範囲が広い。そして、この際の半導体チップ３０の発熱温度は１２７℃程度であり、図５の半導体チップ３０の発熱温度に対して２．５％程度上昇している。
上記の半導体装置１０は、おもて面に電極領域３２ａ，３２ｂを備える半導体チップ３０と、電極領域３２ａ，３２ｂにそれぞれ接合される複数のワイヤ５０と、を備える。この際、複数のワイヤ５０がそれぞれ接合される電極領域３２ａ，３２ｂの複数の被接合領域３６は、平面視で半導体チップ３０の一辺と平行なＸ方向とＸ方向に直交するＹ方向とにおいて、それぞれ重複しないように配置される。これにより、半導体チップ３０の電極領域３２ａ，３２ｂに対してワイヤ５０が分散して接合されて、電極領域３２ａ，３２ｂにおいて、ほぼ万遍なく全体に温度が分布しており、温度が高い領域の偏在が抑制される。この結果、半導体チップ３０の発熱温度の上昇を抑制することができ、半導体装置１０の信頼性の低下を抑制することができる。
さらに、図４の場合では、電極領域３２ａ，３２ｂの外縁部にワイヤ５０を接合するようにしている。これは、半導体チップ３０において電極領域３２ａ，３２ｂの中央部が温度の上昇が特に高いため、さらなる温度上昇を抑制するためである。なお、電極領域３２ａ，３２ｂの外縁部は、電極領域３２ａ，３２ｂの各辺から半導体チップ３０の辺に対して、例えば、５０％の距離Ｌ２の範囲である。この距離Ｌ２は、適宜設定することができる。
また、例えば、半導体チップ３０が、炭化シリコンから構成されるスイッチング素子であるＳｉＣ－ＭＯＳＦＥＴ、ＳｉＣ－ＳＢＤを含む場合には、大電流を流すことが可能である。一方で、これらの半導体チップ３０では、ワイヤ５０が接合された被接合領域３６が温度上昇し易い。そこで、上記のようにワイヤ５０を被接合領域３６に接合すると、半導体装置１０の温度上昇が抑制されて、確実に大電流に対応させることができるようになる。なお、本実施の形態では、図４以外の場合についても、電極領域３２ａ，３２ｂに対する中央部並びに外縁部は、図４の範囲と同様である。
次に、半導体チップ３０の電極領域３２ａ，３２ｂに対して、４本のワイヤ５０を接合する場合について、図８を用いて説明する。図８は、実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図である。図８に示す半導体チップ３０もまた、図４と同様に、電極領域３２ａ，３２ｂを備え、複数の接合領域３５が設定されている。また、図８では、４本のワイヤ５０を接合するため、半導体チップ３０の電極領域３２ａ，３２ｂにＸ方向及びＹ方向に沿ってそれぞれ６つの格子状の接合領域３５が設定されている。接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同じか図８のようにワイヤ５０の本数より多い数に分割された格子状に設定されてよい。より好ましくは、接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同数に分割された格子状に設定されている。複数の接合領域３５のうち４か所の被接合領域３６（図８中の斜線領域）に１本ずつ、合計４本のワイヤ５０が接合される。この際、複数のワイヤ５０がそれぞれ接合される電極領域３２ａ，３２ｂの複数の被接合領域３６は、平面視で半導体チップ３０の一辺と平行なＸ方向とＸ方向に直交するＹ方向とにおいて、それぞれ重複しないように配置される。
４か所の被接合領域３６のうち、例えば、被接合領域３６（Ｂ１ｆ）以外の被接合領域（Ｂ２ａ、Ｂ５ｂ、Ｂ６ｅ）について説明する。被接合領域（Ｂ２ａ、Ｂ５ｂ、Ｂ６ｅ）は、全ての接合領域３５から、被接合領域３６（Ｂ１ｆ）を含むＸ方向及びＹ方向にそれぞれ配列される接合領域３５（Ａ１ｆ～Ａ６ｆ、Ａ１ａ～Ａ１ｆ）を除いたうちのいずれかである。すなわち、被接合領域３６（Ｂ１ｆ）以外の被接合領域（Ｂ２ａ、Ｂ５ｂ、Ｂ６ｅ）は、被接合領域３６（Ｂ１ｆ）を含む接合領域３５（Ａ１ｆ～Ａ６ｆ、Ａ１ａ～Ａ１ｆ）以外に設けられる。また、被接合領域３６（Ｂ２ａ）以外の被接合領域（Ｂ１ｆ、Ｂ５ｂ、Ｂ６ｅ）、被接合領域３６（Ｂ５ｂ）以外の被接合領域（Ｂ１ｆ、Ｂ２ａ、Ｂ６ｅ）、被接合領域３６（Ｂ６ｅ）以外の被接合領域（Ｂ１ｆ、Ｂ２ａ、Ｂ５ｂ）についても上記と同様の関係により設けられる。
このような図８の場合に対する参考例として、単に、半導体チップ３０の電極領域３２ａ，３２ｂの四隅にワイヤ５０をそれぞれ接合する場合について、図９を用いて説明する。図９は、参考例の半導体チップに対するワイヤの接合箇所を説明するための図である。図９に示されるように、半導体チップ３０の電極領域３２ａ，３２ｂの各角部の接合領域３５（Ａ１ａ、Ａ１ｆ、Ａ６ａ、Ａ６ｆ）に、被接合領域３６（Ｂ１ａ、Ｂ１ｆ、Ｂ６ａ、Ｂ６ｆ）がそれぞれ設定されている。しかしながら、半導体チップ３０の電極領域３２ａ，３２ｂの四隅に被接合領域３６（Ｂ１ａ、Ｂ１ｆ、Ｂ６ａ、Ｂ６ｆ）が設定されると、被接合領域３６（Ｂ１ａ、Ｂ１ｆ、Ｂ６ａ、Ｂ６ｆ）の間で熱干渉が生じる。その結果、半導体チップ３０の電極領域３２ａ，３２ｂの中央部の温度が上昇して、図９の半導体チップ３０の発熱温度は、図８の場合よりも高くなってしまう。
したがって、図８のように４つのワイヤ５０が接合される被接合領域３６が設定されることで、半導体チップ３０の電極領域３２ａ，３２ｂに対して、ワイヤ５０を分散して接合することができる。また、この際、半導体チップ３０の電極領域３２ａ，３２ｂの中央部の接合領域３５（Ａ３ｃ、Ａ３ｄ、Ａ４ｃ、Ａ４ｄ）の接合禁止領域３７にはワイヤ５０を接合しないようにしている。これにより、半導体チップ３０の電極領域３２ａ，３２ｂに対してワイヤ５０が分散して接合されて、電極領域３２ａ，３２ｂにおいてほぼ万遍なく全体に温度が分布しており、温度が高い領域の偏在が抑制される。この結果、半導体チップ３０の発熱温度の上昇を抑制することができ、半導体装置１０の信頼性の低下を抑制することができる。
次に、半導体チップ３０の電極領域３２ａ，３２ｂに対して、６本のワイヤ５０を接合する場合について、図１０を用いて説明する。図１０は、実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図である。図１０に示す半導体チップ３０もまた、図４及び図８と同様に、電極領域３２ａ，３２ｂを備え、複数の接合領域３５が設定されている。また、図１０では、６本のワイヤ５０を接合するため、半導体チップ３０の電極領域３２ａ，３２ｂにＸ方向及びＹ方向に沿ってそれぞれ６つの格子状の接合領域３５が設定されている。接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同じかそれより多い数に分割された格子状に設定されてよい。より好ましくは、図１０のように、接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同数に分割された格子状に設定されている。複数の接合領域３５のうち６か所の被接合領域３６（図１０中の斜線領域）に各１本ずつ、合計６本のワイヤ５０が接合される。この際、複数のワイヤ５０がそれぞれ接合される電極領域３２ａ，３２ｂの複数の被接合領域３６は、平面視で半導体チップ３０の一辺と平行なＸ方向とＸ方向に直交するＹ方向とにおいて、それぞれ重複しないように配置される。
図１０の場合の被接合領域３６は、中央部の接合禁止領域３７以外の電極領域３２ａ，３２ｂにそれぞれ設けられている。また、この際、６つの被接合領域３６から選択される２つで一組の被接合領域３６は、中心点に対して点対称になるように全組が設けられている。例えば、一組の被接合領域３６（Ｂ１ｃ，Ｂ６ｄ）は、中心点に対して点対称になるように設けられている。また、一組の被接合領域３６（Ｂ２ｅ，Ｂ５ｂ）は、中心点に対して点対称になるように設けられている。また、一組の被接合領域３６（Ｂ３ａ，Ｂ４ｆ）は、中心点に対して点対称になるように設けられている。さらに、被接合領域３６は、電極領域３２ａ，３２ｂの対角線Ｄに対して線対称になるように配置されている。例えば、一組の被接合領域３６（Ｂ１ｃ，Ｂ３ａ）は、対角線Ｄに対して線対称になるように設けられている。また、一組の被接合領域３６（Ｂ２ｅ，Ｂ５ｂ）は、対角線Ｄに対して線対称になるように設けられている。また、一組の被接合領域３６（Ｂ４ｆ，Ｂ６ｄ）は、対角線Ｄに対して線対称になるように設けられている。
偶数本のワイヤ５０の場合に、半導体チップ３０の電極領域３２ａ，３２ｂに対してこのように偶数個の被接合領域３６を配置することができる。その場合に、被接合領域３６は、中心点に対して点対称になるように配置することができる。さらに、被接合領域３６は、電極領域３２ａ，３２ｂの対角線Ｄに対して線対称になるように配置することができる。このように被接合領域３６を配置し、それぞれの被接合領域３６に１本ずつワイヤ５０を接合することで、半導体チップ３０の電極領域３２ａ，３２ｂに対してワイヤ５０が分散して接合される。これにより、電極領域３２ａ，３２ｂにおいてほぼ万遍なく全体に温度が分布しており、温度が高い領域の偏在が抑制される。この結果、半導体チップ３０の発熱温度の上昇を抑制することができ、半導体装置１０の信頼性の低下を抑制することができる。
上記において、半導体チップ３０の電極領域３２ａ，３２ｂの接合領域３５の区分数は一例である。Ｘ方向６つ、Ｙ方向６つに区切る場合に限らず、電極領域３２ａ，３２ｂの面積、ワイヤ５０の本数並びに径に応じて適宜設定することができる。偶数本のワイヤ５０において、半導体チップ３０の電極領域３２ａ，３２ｂに対して偶数個の被接合領域３６を配置していればよい。そこで、別の例として、半導体チップ３０の電極領域３２ａ，３２ｂをＸ方向４つ、Ｙ方向４つに区切る場合について図１１を用いて説明する。図１１は、実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図である。なお、ここでは、半導体チップ３０の電極領域３２ａ，３２ｂに対して、４本のワイヤ５０を接合する。図１１に示されるように、４本のワイヤ５０を接合するため、半導体チップ３０の電極領域３２ａ，３２ｂにＸ方向及びＹ方向に沿ってそれぞれ４つの格子状の接合領域３５が設定されている。接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同じかそれより多い数に分割された格子状に設定されてよい。より好ましくは、図１１のように、接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同数に分割された格子状に設定されている。複数の接合領域３５のうち４か所の被接合領域３６（図１１中の斜線領域）に各１本ずつ、合計４本のワイヤ５０が接合される。この際、複数のワイヤ５０がそれぞれ接合される電極領域３２ａ，３２ｂの複数の被接合領域３６は、平面視で半導体チップ３０の一辺と平行なＸ方向とＸ方向に直交するＹ方向とにおいて、それぞれ重複しないように配置される。また、この際、４つの被接合領域３６から選択される２つで一組の被接合領域３６は、中心点に対して点対称になるように全組が設けられている。例えば、一組の被接合領域３６（Ｂ１ｃ，Ｂ４ｂ）は、中心点に対して点対称になるように設けられている。また、一組の被接合領域３６（Ｂ２ａ，Ｂ３ｄ）は、中心点に対して点対称になるように設けられている。さらに、このような被接合領域３６では、被接合領域３６（Ｂ１ｃ，Ｂ４ｂ）を結ぶ直線と、被接合領域３６（Ｂ２ａ，Ｂ３ｄ）を結ぶ直線とが略直交するように設けられている。
また、別の例として、半導体チップ３０の電極領域３２ａ，３２ｂをＸ方向８つ、Ｙ方向８つに区切る場合について図１２を用いて説明する。図１２は、実施の形態における半導体チップに対するワイヤの接合箇所を説明するための図である。なお、ここでは、半導体チップ３０の電極領域３２ａ，３２ｂに対して、８本のワイヤ５０を接合する。図１２に示されるように、８本のワイヤ５０を接合するため、半導体チップ３０の電極領域３２ａ，３２ｂにＸ方向及びＹ方向に沿ってそれぞれ８つの格子状の接合領域３５が設定されている。接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同じかそれより多い数に分割された格子状に設定されてよい。より好ましくは、図１２のように、接合領域３５は、Ｘ方向及びＹ方向に沿って、ワイヤ５０の本数と同数に分割された格子状に設定されている。複数の接合領域３５のうち８か所の被接合領域３６（図１２中の斜線領域）に各１本ずつ、合計８本のワイヤ５０が接合される。この際、複数のワイヤ５０がそれぞれ接合される電極領域３２ａ，３２ｂの複数の被接合領域３６は、平面視で半導体チップ３０の一辺と平行なＸ方向とＸ方向に直交するＹ方向とにおいて、それぞれ重複しないように配置される。また、この際、８つの被接合領域３６から選択される２つで一組の被接合領域３６は、中心点に対して点対称になるように全組が設けられている。例えば、一組の被接合領域３６（Ｂ１ｄ，Ｂ８ｅ）は、中心点に対して点対称になるように設けられている。また、一組の被接合領域３６（Ｂ２ｆ，Ｂ７ｃ）は、中心点に対して点対称になるように設けられている。また、一組の被接合領域３６（Ｂ３ｂ，Ｂ６ｇ）は、中心点に対して点対称になるように設けられている。また、一組の被接合領域３６（Ｂ４ｈ，Ｂ５ａ）は、中心点に対して点対称になるように設けられている。
半導体チップ３０の電極領域３２ａ，３２ｂに対しても、図１１及び図１２のように、偶数本のワイヤ５０の場合に、偶数個の被接合領域３６を配置することができる。被接合領域３６は、中心点に対して点対称になるように配置することができる。このように被接合領域３６を配置し、それぞれの被接合領域３６に１本ずつワイヤ５０を接合することで、半導体チップ３０の電極領域３２ａ，３２ｂに対してワイヤ５０が分散して接合される。これにより、電極領域３２ａ，３２ｂにおいてほぼ万遍なく全体に温度が分布しており、温度が高い領域の偏在が抑制される。この結果、半導体チップ３０の発熱温度の上昇を抑制することができ、半導体装置１０の信頼性の低下を抑制することができる。
なお、ワイヤ５０の本数が３本以下の場合には、被接合領域３６を図４、図８及び図１０～図１２のように分散して設定しても、単に被接合領域３６を半導体チップ３０の電極領域３２ａ，３２ｂの外周部に設定した場合と比較して、半導体チップ３０の発熱温度の上昇の抑制は殆ど変わりがない。このため、特に、ワイヤ５０は４本以上であることが望ましい。また、半導体チップ３０のサイズが大きく、ワイヤ本数が少ない場合には、被接合領域３６を図４、図８及び図１０～図１２のように分散して設定しても、単に被接合領域３６を半導体チップ３０の電極領域３２ａ，３２ｂの外周部に設定した場合と比較して、半導体チップ３０の発熱温度の上昇の抑制は殆ど変わりがない。このため、特に、半導体チップ３０は、サイズが縦・横、それぞれ７ｍｍ以下であって、ワイヤ５０は４本以上であることが望ましい。また、本実施の形態では、半導体チップ３０の電極領域３２ａ，３２ｂのＸ方向及びＹ方向のそれぞれの区分けの数が、４つ、６つ、８つといった同じである場合を示しているに過ぎず、Ｘ方向及びＹ方向のそれぞれの区分けの数が異なっていてもよい。例えば、Ｘ方向に４つ、Ｙ方向に６つ等であってもよい。
１０ 半導体装置
２０ａ，２０ｂ セラミック回路基板
２１ａ，２１ｂ 絶縁板
２２ａ１～２２ａ３，２２ｂ１～２２ｂ３ 導電パターン
２３ａ，２３ｂ 金属板
３０，３０ａ，３０ｂ，４０ａ，４０ｂ 半導体チップ
３１ ゲート
３２ 活性領域
３２ａ，３２ｂ 電極領域
３３ ゲートランナ
３５ 接合領域
３６ 被接合領域
３７ 接合禁止領域
５０，５５ａ，５５ｂ ワイヤ
６０ 放熱板
７０ ケース部
７１，７２，７３ 配線部材
７１ａ，７２ａ，７３ａ 端子
７４ 蓋部
７５ 封止部材
８０，８０ａ 温度分布画像

Claims (13)

  1. おもて面に第１主電極を備える半導体チップと、
    前記第１主電極にそれぞれ接合される４本以上の複数のワイヤと、
    を備え、
    前記複数のワイヤがそれぞれ接合される前記第１主電極の複数の被接合領域は、平面視で前記半導体チップの一辺と平行な第１方向と前記第１方向に直交する第２方向とにおいて、それぞれ重複しないように配置される、
    半導体装置。
  2. 前記半導体チップは裏面に第２主電極をさらに備え、
    前記半導体チップの前記第２主電極が接合部材を介して接続される導電板をさらに有する、
    請求項１に記載の半導体装置。
  3. おもて面に第１主電極を備える半導体チップと、
    前記第１主電極にそれぞれ接合される複数のワイヤと、
    を備え、
    前記複数のワイヤがそれぞれ接合される前記第１主電極の偶数個の複数の被接合領域は、平面視で前記半導体チップの一辺と平行な第１方向と前記第１方向に直交する第２方向とにおいて、それぞれ重複しないように配置され、
    前記複数の被接合領域から選択される２つで一組の被接合領域は、前記おもて面の中心点に対して点対称となるように全組が配置され、
    前記複数の被接合領域が前記おもて面の外縁部に４つ配置される、
    半導体装置。
  4. 前記複数の被接合領域は、前記おもて面の中央部以外に配置される、
    請求項１または３に記載の半導体装置。
  5. 前記複数の被接合領域は、前記おもて面の外縁部に配置される、
    請求項１または３に記載の半導体装置。
  6. 前記おもて面に前記複数の被接合領域が偶数個、配置される、
    請求項１に記載の半導体装置。
  7. 前記複数の被接合領域から選択される２つで一組の被接合領域は、前記おもて面の中心点に対して点対称となるように全組が配置される、
    請求項６に記載の半導体装置。
  8. 前記複数の被接合領域が前記おもて面の外縁部に４つ配置される、
    請求項７に記載の半導体装置。
  9. 前記複数の被接合領域は、前記一組の被接合領域を結ぶ直線と別の一組の被接合領域を結ぶ直線とが略直交するように配置される、
    請求項３または８に記載の半導体装置。
  10. さらに、前記複数の被接合領域は、前記おもて面の前記中心点を通過する直線に対して線対称となるように配置されている、
    請求項３または７に記載の半導体装置。
  11. 前記半導体チップは、一辺の長さが７ｍｍ以下である、
    請求項１または３に記載の半導体装置。
  12. 前記半導体チップは、ダイオードまたはスイッチング素子を含む、
    請求項１または３に記載の半導体装置。
  13. 半導体チップは、炭化シリコンから構成される、
    請求項１または３に記載の半導体装置。
JP2019191912A 2019-10-21 2019-10-21 半導体装置 Active JP7380071B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019191912A JP7380071B2 (ja) 2019-10-21 2019-10-21 半導体装置
CN202011028700.3A CN112768515A (zh) 2019-10-21 2020-09-25 半导体装置
US17/038,522 US11270970B2 (en) 2019-10-21 2020-09-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019191912A JP7380071B2 (ja) 2019-10-21 2019-10-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2021068781A JP2021068781A (ja) 2021-04-30
JP7380071B2 true JP7380071B2 (ja) 2023-11-15

Family

ID=75492183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019191912A Active JP7380071B2 (ja) 2019-10-21 2019-10-21 半導体装置

Country Status (3)

Country Link
US (1) US11270970B2 (ja)
JP (1) JP7380071B2 (ja)
CN (1) CN112768515A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026294A (ja) 2003-06-30 2005-01-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2006066704A (ja) 2004-08-27 2006-03-09 Toyota Motor Corp 半導体装置
JP2007311829A (ja) 2007-08-24 2007-11-29 Renesas Technology Corp 半導体装置
JP2014170801A (ja) 2013-03-01 2014-09-18 Sumitomo Electric Ind Ltd 半導体装置
JP2016162960A (ja) 2015-03-04 2016-09-05 エスアイアイ・セミコンダクタ株式会社 半導体素子および半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486548B1 (en) * 1997-10-20 2002-11-26 Hitachi, Ltd. Semiconductor module and power converting apparatus using the module
US20130201316A1 (en) * 2012-01-09 2013-08-08 May Patents Ltd. System and method for server based control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026294A (ja) 2003-06-30 2005-01-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2006066704A (ja) 2004-08-27 2006-03-09 Toyota Motor Corp 半導体装置
JP2007311829A (ja) 2007-08-24 2007-11-29 Renesas Technology Corp 半導体装置
JP2014170801A (ja) 2013-03-01 2014-09-18 Sumitomo Electric Ind Ltd 半導体装置
JP2016162960A (ja) 2015-03-04 2016-09-05 エスアイアイ・セミコンダクタ株式会社 半導体素子および半導体装置

Also Published As

Publication number Publication date
US11270970B2 (en) 2022-03-08
JP2021068781A (ja) 2021-04-30
CN112768515A (zh) 2021-05-07
US20210118837A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
US11515292B2 (en) Semiconductor device
JP7047895B2 (ja) 半導体装置
JP7201066B2 (ja) 半導体装置
CN110047807B (zh) 半导体装置
JP2021141222A (ja) 半導体モジュール
JP7136355B2 (ja) 半導体モジュールの回路構造
JP6354674B2 (ja) 半導体装置
US20230282622A1 (en) Semiconductor device
JP7380071B2 (ja) 半導体装置
JP7070661B2 (ja) 半導体装置
JP7106981B2 (ja) 逆導通型半導体装置
US11984386B2 (en) Semiconductor device
WO2020250582A1 (ja) 半導体装置
JP2013004880A (ja) 半導体装置
JP2021180234A (ja) 半導体モジュール
JP2020205337A (ja) 半導体モジュールおよび半導体装置
JP7459539B2 (ja) 半導体装置
US20230282563A1 (en) Semiconductor device
JP7294540B2 (ja) 半導体モジュール
US20230087499A1 (en) Semiconductor unit and semiconductor device
US20240007014A1 (en) Power conversion device
JP2019220603A (ja) ベース板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231016

R150 Certificate of patent or registration of utility model

Ref document number: 7380071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150