JPS6150355A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6150355A
JPS6150355A JP59172733A JP17273384A JPS6150355A JP S6150355 A JPS6150355 A JP S6150355A JP 59172733 A JP59172733 A JP 59172733A JP 17273384 A JP17273384 A JP 17273384A JP S6150355 A JPS6150355 A JP S6150355A
Authority
JP
Japan
Prior art keywords
bonding
bonding pads
pads
column
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59172733A
Other languages
English (en)
Inventor
Ajio Shiyudou
首藤　阿千雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59172733A priority Critical patent/JPS6150355A/ja
Publication of JPS6150355A publication Critical patent/JPS6150355A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は半導体装置に係り、特にボンディングパッドの
配列を改良した半導体装置に関する。
［発明の技術的背景］ 従来、半導体装置に於いて、そのボンディングパッドの
配列は例えば第７図に示すようになっている。同図に於
いて、１１は半導体基板、２１〜２６゜２７〜３２は２
列に配列されたボンディングバンドであり、これらボン
ディングパッド２１〜２６．２７〜３２はそれぞれその
中心が直線Ｘ＋　、Ｘ２上、及びこれら直線Ｘ１．Ｘ２
に垂直な直線Ｙ１〜Ｙ６上にある。
第８図及び第９図は、この半導体装置のホンディングパ
ッド２１〜２６．２７〜３２をそれぞれボンディングワ
イヤ１２により、他の装置のボンディングパッド３３〜
３８．３９〜４４に接続した状態を示すものである。こ
こで、第８図と第９図に於いては、ボンディングパッド
３３〜３８とボンデイングパッド３９〜４４との位置が
逆になった場合を示すものである。
すなわち、第８図に於いては対向する列のホンディング
パッド間、第９図に於いては離れた列のボッディングパ
ッド間の接続を行なうものである。
［背景技術の問題点］ しかしながら、従来技術に於いて、第８図に示したよう
な接続は可能であるが、第９図に示したような接続はボ
ンディングワイヤ１２が他のボンディングバンドに接触
したりして、実際上困難である。
このように従来技術に於いては、各ボンディングパッド
から当該半導体装置の両側のいずれにもボンディングワ
イヤを取り出すことができなかった。
このため、一つの機能を持つチップを他のチップと組合
わせて用いる、所謂ハイブリッドＩＣの場合、同一の機
能を持つにもかかわらず、組合わせる他のチップの配置
により、ボンディングワイヤの取り出し方向が制限され
て、２つあるいはそれ以上のチップを用意しなければな
らないという欠点を有している。
［発明の目的コ 本発明は上記実情に鑑みてなされたもので、その目的は
、各ボンディングパッドから両側のどら１　　　　　弦
も″デ４ングワイヤを取り出すことが１き・ハイブリッ
ドＩＣに用いて好適な半導体装置を提供することにある
。
［発明の概要］ 本発明は、半導体基板上に複数個のボンディングパッド
を一列又は複数列に並べた半導体装置ｔこ於いて、前記
ボンディングパッドの、その列方向と垂直な位置に、他
のボンディングパッドを設けないようにしたもので、こ
れにより各ボンディングパッドから両側にボンディング
ワイヤの取り出しを可能としたものである。
［発明の実施例］ 以下、図面を参照して本発明の一実施例を説明する。第
１図に於いて、５１は半導体基板であり、この半導体基
板５１上には２列のホンディングパッド６１〜６６．６
７〜１２が配列されている。ここで、一方の列のボンデ
ィングパッド６１〜６６の各中心を通る線をＸ１軸とす
れば、他方の列のボンディングパッド６７〜７２はそれ
ぞれ、ボンディングパッド６１〜６６の各中心からＸ１
軸に垂直に伸びるＹ１〜Ｙ５軸上からずれている。
このような構成であると、各ボンディングパッド６１〜
７２からは、その列方向の両側のいずれにもボンディン
グワイヤを取り出すことができる。
第２図及び第３図は、第１図の半導体装置のボンディン
グパッド６１〜６６．６７〜７２と、他の半導体８Ｍの
ボンディングパッド８１〜８６．８７〜９２とをボンデ
ィングワイヤ５２により接続した状態を示すものである
。第３図の場合に於いては、第２図とボンディングパッ
ド８１〜８６、ボンディングパッド８７〜９２の位置が
逆になっている。このような場合でも、ボンディングパ
ッド６１〜６６とボンディングパッド６７〜７２とはそ
れぞれ列方向と垂直な方向で位置がずれているので、ボ
ンディングワイヤ５２が他のボンディングパッドに接触
することがない。
第４図は他の実施例を示すもので、ボンディングパッド
列が一列の場合である。すなわち、第１図乃至第３図に
示したボンディングバンド８１〜８６に接続するボンデ
ィングパッド６１〜６６と、ボンディングパッド８７〜
９２に接続するボンディングパッド６７〜７２とを交互
に半導体基板５１上の中央線に沿って配列したものであ
る。
このような構成であれば、上記実施例と同様に、ボンデ
ィングパッド６１〜６６．６７〜７２からは、それぞれ
列方向の両側のいずれにもボンディングワイヤ５２を取
り出すことができる。従って、第５図及び第６図に示す
ように、他の半導体装置のボンディングパッドの配置状
態に応じて配線を変えることができる。
従来、各ボンディングパッドから当該半導体装置の両側
のいずれにもボンディングワイヤを取り出すことができ
ない場合、その機能が同じで、ボンディングパッドの配
列を変えた半導体装置を製造するか、あるいは半導体装
置から出されるボンディングワイヤを接続するパッドの
位置を変更しなければならないが、本発明によればその
必要はなくなる。
［発明の効果］ 以上のように本発明によれば、各ボンディングパッドか
ら当該半導体装置の両側のいずれの方向にもボンディン
グワイヤを取り出すことができるため、ボンディングワ
イヤの他のボンディングパッド等への接触事故がなく、
従ってハイブリッドＩＣに用いると極めて有用である。
【図面の簡単な説明】
第１図は本発明の一実施例に係る半導体装置の平面図、
第２図及び第３図はそれぞれ第１図の装置の他の装置へ
の接続状態を示す平面図、第４図は本発明の他の実施例
に係る半導体装置の平面図、第５図及び第６図はそれぞ
れ第４図の装置の他の装置への接続状態を示す平面図、
第７図は従来の半導体装置の平面図、第８図及び第９図
はそれぞれ第７図の装置の他の装置への接続状態を示す
平面図である。 ５１・・・半導体基板、５２・・・ボンディングワイヤ
、６１へ・６６、６７〜７２・・・ボンディングパッド
。 出願人代理人　弁理士　鈴江武彦 ル 第４図 第８図 第９図

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板上に複数個のボンディングパッドを一
    列又は複数列に並べた半導体装置に於いて、前記ボンデ
    ィングパッドの列方向を、前記半導体基板上に固定した
    単一座標のＸ軸方向とすれば、前記ボンデイングパッド
    の中心位置のＸ座標が全て異なつていることを特徴とす
    る半導体装置。
  2. （２）前記ボンディングパッドを一列に並べてなる半導
    体装置に於いて、当該ボンディングパッド列が前記半導
    体基板上の中心に配列された特許請求の範囲第１項記載
    の半導体装置。
JP59172733A 1984-08-20 1984-08-20 半導体装置 Pending JPS6150355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59172733A JPS6150355A (ja) 1984-08-20 1984-08-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59172733A JPS6150355A (ja) 1984-08-20 1984-08-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS6150355A true JPS6150355A (ja) 1986-03-12

Family

ID=15947307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59172733A Pending JPS6150355A (ja) 1984-08-20 1984-08-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS6150355A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647628A (en) * 1987-06-30 1989-01-11 Hitachi Ltd Semiconductor device and manufacture thereof
JPH01309339A (ja) * 1988-06-07 1989-12-13 Mitsubishi Electric Corp 半導体メモリ装置
WO1991014282A1 (en) * 1990-03-15 1991-09-19 Fujitsu Limited Semiconductor device having a plurality of chips
US5530292A (en) * 1990-03-15 1996-06-25 Fujitsu Limited Semiconductor device having a plurality of chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647628A (en) * 1987-06-30 1989-01-11 Hitachi Ltd Semiconductor device and manufacture thereof
JPH01309339A (ja) * 1988-06-07 1989-12-13 Mitsubishi Electric Corp 半導体メモリ装置
WO1991014282A1 (en) * 1990-03-15 1991-09-19 Fujitsu Limited Semiconductor device having a plurality of chips
US5530292A (en) * 1990-03-15 1996-06-25 Fujitsu Limited Semiconductor device having a plurality of chips

Similar Documents

Publication Publication Date Title
US6242814B1 (en) Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
EP0538003B1 (en) Method of manufacturing inversion type ICs and IC module using same
US5384487A (en) Off-axis power branches for interior bond pad arrangements
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JPS6150355A (ja) 半導体装置
JPS6318654A (ja) 電子装置
US6531782B1 (en) Method of placing die to minimize die-to-die routing complexity on a substrate
JPH0274046A (ja) 半導体集積回路装置
JP2007103792A (ja) 半導体装置
JPH0194636A (ja) 半導体装置
JPS59175145A (ja) リ−ドフレ−ム
US4751564A (en) Multiple wafer scale assembly apparatus and fixture for use during the fabrication thereof
JPS6156441A (ja) 半導体装置
JP2561005B2 (ja) 半導体装置
JPH02189944A (ja) 半導体集積回路装置
US6131792A (en) Balancing of x and y axis bonding by 45 degree capillary positioning
JPH03133148A (ja) 半導体装置
JPS62114257A (ja) ワイヤボンデイングパツドレイアウト
JPS61225825A (ja) Ｉｃ実装構造
JP4889667B2 (ja) 半導体装置
KR20210099452A (ko) 반도체 패키지
JPS6046041A (ja) 半導体装置
JPH06103697B2 (ja) コンパクトｉｃのワイヤボンディング構造体
JP2659286B2 (ja) 半導体装置のワイヤボンディング方法
JPH09181183A (ja) 半導体集積回路装置