JP2009158561A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009158561A
JP2009158561A JP2007332195A JP2007332195A JP2009158561A JP 2009158561 A JP2009158561 A JP 2009158561A JP 2007332195 A JP2007332195 A JP 2007332195A JP 2007332195 A JP2007332195 A JP 2007332195A JP 2009158561 A JP2009158561 A JP 2009158561A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor device
bonding pad
pad
constituting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007332195A
Other languages
English (en)
Other versions
JP5113509B2 (ja
Inventor
Takayuki Matsuda
隆之 松田
Yasuyuki Ishii
泰之 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007332195A priority Critical patent/JP5113509B2/ja
Publication of JP2009158561A publication Critical patent/JP2009158561A/ja
Application granted granted Critical
Publication of JP5113509B2 publication Critical patent/JP5113509B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

【課題】ワイヤボンディングを採用する半導体装置において、製品展開に要する時間を短縮することのできる技術を提供する。
【解決手段】第１の方向に沿って一列に配置された複数のボンディングパッド４からなるボンディングパッドセット（第１の列Ｌ１）と第１の方向に沿って一列に配置された複数のボンディングパッド５からなるボンディングパッドセット（第２の列Ｌ２）とが、第１の方向と直交する第２の方向に沿って設けられており、第１の列Ｌ１を構成する各々のボンディングパッド４と第２の列Ｌ２を構成する各々のボンディングパッド５とは第２の方向と同一線上に並んで設けられており、第１の列Ｌ１を構成する複数のボンディングパッド４または第２の列Ｌ２を構成する複数のボンディングパッド５の全部または一部にボンディングワイヤを接続する。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、ボンディングワイヤが接続される複数のボンディングパッドを備える半導体装置に適用して有効な技術に関するものである。
半導体装置の主面に設けられたボンディングパッドは、ボンディングワイヤを介してリードフレームのリード、あるいはラミネート基板またはセラミック基板等の実装基板の主面に設けられた電極と電気的に接続される。
例えば特開平７−１１１２８２号公報（特許文献１）には、ボンディングパッドとは別個に、該ボンディングパッドと電気的に接続され、プローブ検査用のプローブ針が接触するプローブパッドが形成された半導体チップが開示されている。
また、特開平７−３７９２９号公報（特許文献２）には、半導体チップに外部接続用ワイヤをボンディングするためのボンディング用パッドと、検査時にテスト用プローブを接触させるテスト用パッドとを独立して設け、これらのパッドをスルーホールを介して同一の下部配線層に接続した半導体集積回路装置が開示されている。
また、特開２００５−１３６２９９号公報（特許文献３）には、方形状で形成された主面に第１の辺と、第１の辺と対向する第２の辺とを備えており、第１の辺に沿って主面に配置される複数の主電極パッドからなる主電極パッド群と、第１の辺および主電極パッド群の間に配置される複数の第１電極パッドからなる第１電極パッド群と、第２の辺に沿って主面に配置される複数の第２電極パッドからなる第２電極パッド群と、主電極パッドおよび第１電極パッドを接続する第１パッド間配線と、主電極パッドおよび第２電極パッドを接続する第２パッド間配線とを備えた半導体チップが開示されている。
特開平７−１１１２８２号公報 特開平７−３７９２９号公報 特開２００５−１３６２９９号公報
本発明者らは、メモリ回路と論理回路とを同一の半導体基板上に設けるロジック（Logic：論理回路）混載形メモリの開発、生産を行っている。しかしながら、ロジック混載形メモリでは、１つの製品において互いに異なる複数の電圧（例えば１．７Ｖおよび３．３Ｖ）が出力され、さらに展開する製品毎にその出力される電圧を取り出すボンディングパッドの位置が変わる。そのため、リードフレームのリードまたは実装基板の主面に設けられた電極の配置に合わせて、展開する製品毎に製品部に形成された種々の回路からボンディングパッドに繋がるパッド用配線のレイアウトを修正している。しかし、その修正には多くの時間を要しており、展開する製品の製造遅延の原因の一つとなっている。
本発明の目的は、ワイヤボンディングを採用する半導体装置において、製品展開に要する時間を短縮することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、第１の方向に沿って配置された複数のボンディングパッドからなるボンディングパッドセットが、第１の方向と直交する第２の方向に沿って３セット以上設けられた半導体装置である。一のボンディングパッドセットを構成する各々のボンディングパッドが他のボンディングパッドセットを構成する各々のボンディングパッドと第２の方向と同一線上に並んで設けられており、一のボンディングパッドセットは、他のボンディングパッドセットを構成し第２の方向と同一線上に並んで配置されていないボンディングパッドとパッド用配線を介して電気的に接続されたボンディングパッドを含む。また、一のボンディングパッドセットを構成する複数のボンディングパッドの全部または一部にボンディングワイヤを接続する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ワイヤボンディングを採用する半導体装置において、展開する製品毎にボンディングパッドに繋がるパッド用配線のレイアウトを修正することなくワイヤボンディングが可能となるので、製品展開に要する時間を短縮することができる。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本発明の実施の形態１による半導体装置に設けられたボンディングパッドの配置の一例を図１〜図３に示す。図１はボンディングパッドの配置の一例を説明する半導体装置全体の平面図、図２は図１の一部を拡大した要部平面図、図３（ａ）、（ｂ）、（ｃ）および（ｄ）はそれぞれ図２のＡ−Ａ′線、Ｂ−Ｂ′線、Ｃ−Ｃ′線およびＤ−Ｄ′線における要部断面図である。
図１に示すように、半導体装置１は、例えばシリコンよりなる半導体基板上に形成されており、論理回路、メモリ回路または入出力回路等の種々の回路が形成された方形状の製品部２と、それら回路が形成されていない周辺部３とにより構成されている。本実施の形態１では、周辺部３は製品部２の各辺（第１の辺Ｓ１、第２の辺Ｓ２、第３の辺Ｓ３および第４の辺Ｓ４）の周囲に設けられている。第１の方向に沿って延びる製品部２の第１辺Ｓ１に沿う周辺部３および第１辺Ｓ１に対向する第３の辺Ｓ３に沿う周辺部３には、第１の方向に沿って一列に配置された複数のボンディングパッド４からなる第１の列Ｌ１、および第１の方向に沿って一列に配置された複数のボンディングパッド５からなる第２の列Ｌ２が２列となって配置されている。複数のボンディングパッド５からなる第２の列Ｌ２は、複数のボンディングパッド４からなる第１の列Ｌ１よりもさらに製造部２の第１の辺Ｓ１または第３の辺Ｓ３から離れた位置に設けられている。ボンディングパッド４，５はボンディングワイヤを接続するための金属被膜による電極であり、最上層配線により形成されている。
半導体装置１において第１の半導体装置から、製品部２に形成される種々の回路構成等を第１の半導体装置と異にする第２の半導体装置へ製品が展開される場合を例にとると、第１の列Ｌ１を構成する複数のボンディングパッド４からなるパッド群が第１の半導体装置に対応する１つのボンディングパッドセットとして取り扱われ、同様に、第２の列Ｌ２を構成する複数のボンディングパッド５からなるパッド群が第２の半導体装置に対応する１つのボンディングパッドセットとして取り扱われる。すなわち、第１の半導体装置を、例えば実装基板に搭載して第１の半導体装置の主面に設けられたボンディングパッドと実装基板の主面に設けられた電極とをボンディングワイヤで接続する場合は、第１の列Ｌ１からなるボンディングパッドセットが用いられ、第２の半導体装置を、例えば実装基板に搭載して第２の半導体装置の主面に設けられたボンディングパッドと実装基板の主面に設けられた電極とをボンディングワイヤで接続する場合は、第２の列Ｌ２からなるボンディングパッドセットが用いられる。
このとき、第１の列Ｌ１を構成する複数のボンディングパッド４または第２の配列Ｌ２を構成する複数のボンディングパッド５の全てにボンディングワイヤを接続する必要はなく、第１の半導体装置の動作に必要な第１の列Ｌ１を構成する一部のボンディングパッド４または第２の半導体装置の動作に必要な第２の列Ｌ２を構成する一部のボンディングパッド５にボンディングワイヤを接続してもよい。ボンディングワイヤが接続されないボンディングパッド４，５は、例えば検査用パッドとして用いることができる。すなわち、ボンディングワイヤが接続されないボンディングパッド４，５に、例えば検査用のプローブ針を接触させて第１の半導体装置または第２の半導体装置の電気的特性をテストしてもよい。
このように、予め周辺部３に２つのボンディングパッドセットを設けておくことにより、第１の半導体装置から第２の半導体装置へ製品を展開しても、パッド用配線のレイアウトを修正しなくてもボンディングワイヤを接続するボンディングパッドセットを変更するだけで第２の半導体装置のワイヤボンディングを行うことができる。
図２および図３に、第１の列Ｌ１を構成する複数のボンディングパッドからなるボンディングパッドセットおよび第２の列Ｌ２を構成する複数のボンディングパッドからなるボンディングパッドセットの一部を拡大した要部平面図および要部断面図をそれぞれ示す。図２には、ボンディングパッドよりも下層に形成される周辺部３のパッド用配線の一例も示している。パッド用配線には４層構造の多層配線を用いた例を示しているが、配線の層数および配置等はこれに限定されるものではない。
第１の方向に沿って一列に配置された第１の列Ｌ１を構成する各々のボンディングパッド４と、第１の方向に沿って一列に配置された第２の列Ｌ２を構成する各々のボンディングパッド５とは、第２の方向の同一線上に２つ並んで配置されている。
また、第２の列Ｌ２を構成する各々のボンディングパッド５は、第１の列Ｌ１を構成する各々のボンディングパッド４のいずれか１つを介して製品部２の配線に接続することができる。この際、第２の列Ｌ２を構成する各々のボンディングパッド５は、第２の方向の同一線上に並ぶ第１の列Ｌ１を構成するボンディングパッド４と接続する必要はなく、周辺部３に形成された１層目から４層目のパッド用配線Ｍ１〜Ｍ４を用いて第２の方向の同一線上に並ばない第１の列Ｌ１を構成するボンディングパッド４と接続してもよい。
例えば図２に示した第２の列Ｌ２を構成する右端のボンディングパッド５ａは、第２の方向の同一線上に並ぶ第１の列Ｌ１を構成する右端のボンディングパッド４ａと４層目のパッド用配線Ｍ４を用いて接続されている。また、第２の列Ｌ２を構成する左端のボンディングパッド５ｂは、第２の方向の同一線上に並ばない第１の列Ｌ１を構成する左端から３番目のボンディングパッド４ｂと３層目のパッド用配線Ｍ３を用いて接続されている。１層目から４層目のパッド用配線Ｍ１〜Ｍ４は、半導体基板Ｓｕｂの主面に形成された種々の回路を電気的に接続するために製品部２に形成された多層配線と同一工程で形成され、各層の間は絶縁膜ＩＳにより電気的に絶縁されている。
また、互いに同じ機能を有する第１の列Ｌ１を構成するボンディングパッド４と第２の列Ｌ２を構成するボンディングパッド５とを第２の方向の同一線上に並べて配置してもよく、互いに異なる機能を有する第１の列Ｌ１を構成するボンディングパッド４と第２の列Ｌ２を構成するボンディングパッド５とを第２の方向の同一線上に並べて配置してもよい。
本発明の実施の形態１による半導体装置に設けられたボンディングパッドの配置の他の例を図４に示す。図４はボンディングパッドの配置の他の例を説明する半導体装置全体の平面図である。
前述した図１に示した半導体装置１では、第１の列Ｌ１を構成する複数のボンディングパッド４からなるボンディングパッドセットおよび第２の列Ｌ２を構成する複数のボンディングパッド５からなるボンディングパッドセットは周辺部３に設けたが、いずれか１つのボンディングパッドセットまたは両ボンディングパッドセットを製品部２に設けることもできる。このように、製品部２にボンディングパッドセットを設けることにより、周辺部３の面積を縮小することができるので、半導体装置１のサイズを小さくすることができる。
なお、本実施の形態１では、第１の方向に沿って延びる製品部２の第１辺Ｓ１に沿う周辺部３および第１辺Ｓ１に対向する第３の辺Ｓ３に沿う周辺部３には、それぞれ第１の方向に沿って配置された複数のボンディングパッドからなる第１の列Ｌ１および第２の列Ｌ２の２列を例示したが、３列以上配置してもよく、ボンディングパッドセットを３セット以上設けることもできる。
また、本実施の形態１では、第１の方向に沿って延びる製品部２の第１辺Ｓ１に沿う周辺部３および第１辺Ｓ１に対向する第３辺Ｓ３に沿う周辺部３に、それぞれ第１の方向に沿って配置された複数のボンディングパッドからなる第１の列Ｌ１および第２の列Ｌ２を例示したが、第１の方向と直交する第２の方向に沿って延びる製品部２の第２辺Ｓ２
に沿う周辺部３および第２辺Ｓ２に対向する第４辺Ｓ４に沿う周辺部３にも、それぞれ第２の方向に沿って複数のボンディングパッドからなる第１の列Ｌ１および第２の列Ｌ２の２列を配置してもよい。
このように、本実施の形態１によれば、半導体装置１にボンディングワイヤを接続することのできる複数のボンディングパッドセットを予め設けておくことにより、回路構成等を異にする製品展開を行っても、半導体装置１のパッド用配線のレイアウトを修正することなくボンディングワイヤを接続するボンディングパッドセットを変更するだけでワイヤボンディングを行うことができる。
（実施の形態２）
本発明の実施の形態２による半導体装置に設けられたボンディングパッドの配置の一例を図５に示す。図５はボンディングパッドの配置の一例を説明する半導体装置の一部を拡大した要部平面図である。
前述の実施の形態１と相違する点は、ボンディングパッドが千鳥状に配置されていることである。すなわち、前述の実施の形態１では、第１の方向に沿って一列に配置された複数のボンディングパッド４からなる第１の列Ｌ１と、第１の方向に沿って一例に配置された複数のボンディングパッド５からなる第２の列Ｌ２とを形成し、第１の列Ｌ１を構成する複数のボンディングパッド４を１つのボンディングパッドセットとし、第２の列Ｌ２を構成する複数のボンディングパッド５を１つのボンディングパッドセットとしている。これに対して、本実施の形態２では、第１の方向に沿って千鳥状に配置された複数のボンディングパッド６からなる第１の千鳥状の列Ｌ３と、第１の方向に沿って千鳥状に配置された複数のボンディングパッド７からなる第２の千鳥状の列Ｌ４とを形成し、第１の千鳥状の列Ｌ３を構成する複数のボンディングパッド６が１つのボンディングパッドセットとなり、第２の千鳥状の列Ｌ４を構成する複数のボンディングパッド７が１つのボンディングセットとなっている。
従って、半導体装置１において第３の半導体装置から、製品部２に形成される種々の回路構成等を第３の半導体装置と異にする第４の半導体装置へ製品を展開する際、第１の千鳥状の列Ｌ３を構成する複数のボンディングパッド６からなるパッド群を第３の半導体装置に対応する１つのボンディングパッドセットとして取り扱い、同様に、第２の千鳥状の列Ｌ４を構成する複数のボンディングパッド７からなるパッド群を第４の半導体装置に対応する１つのボンディングパッドセットとして取り扱うことができる。その他のパッド用配線の構成等は前述した実施の形態１と同様であるため、その説明は省略する。
このように、本実施の形態２によれば、千鳥状に配置されたボンディングパッドを有する半導体装置にも適用することが可能であり、前述した実施の形態１と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、ワイヤボンディングを採用する半導体装置に適用することができる。
本発明の実施の形態１によるボンディングパッドの配置の一例を説明する半導体装置全体の平面図である。 図１の一部を拡大した要部平面図である。 （ａ）、（ｂ）、（ｃ）および（ｄ）はそれぞれ図２のＡ−Ａ′線、Ｂ−Ｂ′線、Ｃ−Ｃ′線およびＤ−Ｄ′線における要部断面図である。 本発明の実施の形態１によるボンディングパッドの配置の他の例を説明する半導体装置全体の平面図である。 本発明の実施の形態２によるボンディングパッドの配置の一例を説明する半導体装置の一部を拡大した要部平面図である。
符号の説明
１ 半導体装置
２ 製品部
３ 周辺部
４，５，６，７ ボンディングパッド
ＩＳ 絶縁膜
Ｌ１ 第１の列
Ｌ２ 第２の列
Ｌ３ 第１の千鳥状の列
Ｌ４ 第２の千鳥状の列
Ｍ１ １層目のパッド用配線
Ｍ２ ２層目のパッド用配線
Ｍ３ ３層目のパッド用配線
Ｍ４ ４層目のパッド用配線
Ｓ１ 第１の辺
Ｓ２ 第２の辺
Ｓ３ 第３の辺
Ｓ４ 第４の辺
Ｓｕｂ 半導体基板

Claims (10)

  1. 第１の方向に沿って配置された複数のボンディングパッドからなるボンディングパッドセットが、前記第１の方向と直交する第２の方向に沿って複数設けられており、
    一のボンディングパッドセットを構成する各々のボンディングパッドが他のボンディングパッドセットを構成する各々のボンディングパッドと前記第２の方向と同一線上に並んで設けられており、
    前記一のボンディングパッドセットは、前記他のボンディングパッドセットを構成し、前記第２の方向と同一線上に並んで配置されていないボンディングパッドとパッド用配線を介して電気的に接続されたボンディングパッドを含むことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記一のボンディングパッドセットは、さらに前記他のボンディングパッドセットを構成し、前記第２の方向と同一線上に並んで配置されたボンディングパッドとパッド用配線を介して電気的に接続されたボンディングパッドを含むことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、前記一のボンディングパッドセットを構成する複数のボンディングパッドの全部または一部にボンディングワイヤが接続されることを特徴とする半導体装置。
  4. 請求項５記載の半導体装置において、前記ボンディングワイヤが接続されない前記一のボンディングセットを構成するボンディングパッドおよび前記他のボンディングセットを構成するボンディングパッドは、検査時に検査用のプローブ針を接触させる検査用パッドに用いられることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、前記ボンディングパッドセットが前記第２の方向に沿って３セット以上設けられていることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、前記ボンディングパッドセットを構成する複数のボンディングパッドは最上層配線を用いて形成され、前記パッド用配線は前記最上層配線よりも下層の配線を用いて形成されていることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、前記ボンディングパッドセットを構成する複数のボンディングパッドは種々の回路が形成された製品部に最上層配線を用いて形成されていることを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、前記ボンディングパッドセットを構成する複数のボンディングパッドは、種々の回路が形成された製品部以外の領域に最上層配線を用いて形成されていることを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、前記ボンディングパッドセットを構成する複数のボンディングパッドは、前記第１の方向に沿って一例に配置されていることを特徴とする半導体装置。
  10. 請求項１記載の半導体装置において、前記ボンディングパッドセットを構成する複数のボンディングパッドは、前記第１の方向に沿って千鳥状に配置されていることを特徴とする半導体装置。
JP2007332195A 2007-12-25 2007-12-25 半導体装置 Expired - Fee Related JP5113509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007332195A JP5113509B2 (ja) 2007-12-25 2007-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007332195A JP5113509B2 (ja) 2007-12-25 2007-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2009158561A true JP2009158561A (ja) 2009-07-16
JP5113509B2 JP5113509B2 (ja) 2013-01-09

Family

ID=40962296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332195A Expired - Fee Related JP5113509B2 (ja) 2007-12-25 2007-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JP5113509B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023159A (ja) * 2013-07-19 2015-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065103A (ja) * 1996-08-19 1998-03-06 Nec Corp 半導体集積回路
JP2007149809A (ja) * 2005-11-25 2007-06-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2007165567A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 半導体チップとその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065103A (ja) * 1996-08-19 1998-03-06 Nec Corp 半導体集積回路
JP2007149809A (ja) * 2005-11-25 2007-06-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2007165567A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 半導体チップとその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023159A (ja) * 2013-07-19 2015-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5113509B2 (ja) 2013-01-09

Similar Documents

Publication Publication Date Title
JP5280024B2 (ja) 半導体装置
JP7299691B2 (ja) 半導体パッケージ及びこれを含む半導体モジュール
US9659887B2 (en) Semiconductor device
US8710667B2 (en) Semiconductor device
TWI517318B (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
JP2006202866A (ja) 半導体装置
JP2008182062A (ja) 半導体装置
JP7273654B2 (ja) 半導体装置、その製造方法および電子装置
JP5113509B2 (ja) 半導体装置
US8154117B2 (en) High power integrated circuit device having bump pads
JP2006229186A (ja) 半導体集積回路およびその製造方法
JP4343124B2 (ja) 半導体装置
JP4975398B2 (ja) 半導体装置及びその製造方法
JP5138260B2 (ja) チップ型電子部品
TW202103528A (zh) 軟硬複合電路板外框的應力消除結構
JP4976767B2 (ja) 積層形半導体装置
JP4167684B2 (ja) 半導体集積回路装置とその製造方法及びそのテスト方法
JP4221019B2 (ja) 半導体装置
JP2006013497A (ja) 半導体ペレット及び半導体装置
JP5252027B2 (ja) 半導体装置の製造方法
JP2007067060A (ja) 回路基板および半導体装置
JP2008270319A (ja) 半導体装置
US7952120B2 (en) Semiconductor device
JP2007266104A (ja) 半導体装置
JP2006222194A (ja) 集積回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees