CN115985862A - 用于晶上系统的集成基板结构及晶上系统 - Google Patents
用于晶上系统的集成基板结构及晶上系统 Download PDFInfo
- Publication number
- CN115985862A CN115985862A CN202310092471.9A CN202310092471A CN115985862A CN 115985862 A CN115985862 A CN 115985862A CN 202310092471 A CN202310092471 A CN 202310092471A CN 115985862 A CN115985862 A CN 115985862A
- Authority
- CN
- China
- Prior art keywords
- power supply
- micro
- layer
- substrate structure
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种用于晶上系统的集成基板结构及晶上系统。该集成基板结构包括晶圆基板及重布线层。晶圆基板包括彼此连通的至少两层金属层,至少两层金属层包括位于顶层的微凸点阵列、及位于底层的微焊盘阵列。微凸点阵列与微焊盘阵列按照预定关系对应连接以至少形成晶圆基板的电源网络。重布线层设置于微焊盘阵列的下方,重布线层与微焊盘阵列连接并用于与外部电源连通,以将外部电源引入到微焊盘阵列中并供应至晶圆基板的电源网络。本申请的集成基板结构及晶上系统能够提高电源的完整性。
Description
技术领域
本申请涉及晶圆技术领域,尤其涉及一种用于晶上系统的集成基板结构及晶上系统。
背景技术
随着集成电路的迅速发展,高阶工艺节点逐步逼近物理极限,摩尔定律逐步放缓,因此研究人员开始向更多方向进行探索,采用晶上系统是IC设计的主流趋势之一。Cerebras公司采用晶上系统相关技术发布了晶圆级人工智能训练芯片Wafer ScaleEngine(WSE),Tesla同样采用晶上系统相关技术研制了AI训练芯片Dojo。晶上系统技术可以采用更短的引线、在更低的功耗下实现更高的性能和带宽。随着电子器件功能的日益复杂和性能的提高,晶圆基板上集成芯片的密度和相关器件的频率都不断提高,因而所面临的高速高密度晶圆基板设计所带来的各种挑战也不断增加。除大家熟知的信号完整性问题之外,电源完整性问题也是高速高密度晶圆基板的重要问题。
在高速系统中,电源传输系统在不同频率上,阻抗特性不同,使晶圆基板上电源平面与接地平面间的电压在晶圆基板的各处不尽相同,造成供电不连续,产生电源噪声,影响到芯片的供电,导致芯片的逻辑错误。为了系统能够稳定工作,要求电源传输系统在所涉及的频率范围内能够以目标阻抗或者接近于目标阻抗的状态下提供电流。如果不能很好地解决电源完整性问题,会严重影响系统的正常工作,为了保证高速器件的正常工作,应尽力消除这种电压的波动,保持接近于目标阻抗的电源分配路径。
传统PCB领域电源完整性问题主要通过增加去耦电容来解决。去耦电容具有滤波的作用,可以消除电源扰动产生的噪声以及地弹噪声,稳定电压。而对于晶圆级芯片来说,由于流片工艺及三维封装整体设计的限制,无法引入去耦电容,且系统频率通常较高,通常工作在微波段,因此传统的电路模型并不适合。因此,需要对晶圆基板的电源网络进行合理的布局以保障整个晶上系统的正常工作。
发明内容
本申请的目的在于提供一种用于晶上系统的集成基板结构及晶上系统,能够提高电源的完整性。
本申请的一个方面提供一种用于晶上系统的集成基板结构。所述集成基板结构包括晶圆基板及重布线层。所述晶圆基板包括彼此连通的至少两层金属层,至少两层所述金属层包括位于顶层的微凸点阵列、及位于底层的微焊盘阵列。所述微凸点阵列与所述微焊盘阵列按照预定关系对应连接以至少形成所述晶圆基板的电源网络。所述重布线层设置于所述微焊盘阵列的下方,所述重布线层与所述微焊盘阵列连接并用于与外部电源连通,以将所述外部电源引入到所述微焊盘阵列中并供应至所述晶圆基板的所述电源网络。
本申请实施例的用于晶上系统的集成基板结构通过重布线层将外部电源引入晶上系统晶圆基板底层的微焊盘阵列,其他芯片再通过位于硅通孔层和/或过孔层从晶圆基板底部的微焊盘阵列获取电源供应。本申请实施例提供的这种电源网络布局结构由于不必受限于晶圆基板本身的厚度和面积,不占用晶圆基板底层的绕线资源,同时,重布线层上的走线厚度、宽度可以设计得很大,可以采用大面积电源布线,在除了必要的信号线之外的重布线层区域内,在符合设计规则的前提下全部填上电源走线,从而可以大大减少走线上的电阻,这样晶圆基板的供电效果将大大改善,从而可以提高整个晶上系统芯片的电源表现。
本申请的另一个方面提供一种晶上系统。所述晶上系统包括芯粒、如上面所述的集成基板结构、以及芯粒配置基板。所述集成基板结构连接所述芯粒与所述芯粒配置基板。
本申请实施例的晶上系统通过具有上面所述的集成基板结构所提供的电源网络布局结构,能够很好地改善电源完整性,从而具有良好的电源表现。
附图说明
图1为本申请一个实施例的单个芯粒范围晶圆基板的截面示意图。
图2为本申请一个实施例的用于晶上系统的集成基板结构中单个芯粒范围晶圆基板及重布线层的截面示意图。
图3为本申请一个实施例的单个芯粒范围晶圆基板的微凸点阵列的排布示意图。
图4为本申请一个实施例的单个芯粒范围晶圆基板的重布线层的示意图。
图5为本申请一个实施例的单个芯粒范围晶圆基板的重布线层的电源网络密集设计示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。
在本申请实施例使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。除非另作定义,本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请的说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出,“前”、“后”、“左”、“右”、“远”、“近”、“顶部”和/或“底部”等类似词语只是为了便于说明,而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而且可以包括电性的连接,不管是直接的还是间接的。在本申请的说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请实施例提供了一种用于晶上系统的集成基板结构20(如图2所示)。本申请一个实施例的用于晶上系统的集成基板结构20包括晶圆基板10及重布线层21。图1揭示了本申请一个实施例的单个芯粒范围晶圆基板10的截面示意图。参照图1所示,晶圆基板10包括彼此连通的至少两层金属层,至少两层金属层包括位于顶层的微凸点阵列11、及位于底层的微焊盘阵列17。微凸点阵列11与微焊盘阵列17按照预定关系对应连接以至少形成晶圆基板10的电源网络。
至少两层金属层中的每一金属层具有不同线宽和线距的金属走线。每一金属层根据总体布局设计进行相应功能管脚的走线。
在一些可选的实施例中,至少两层金属层还可以包括一个或多个中间金属层,微凸点阵列11可以通过一个或多个中间金属层与微焊盘阵列17连接。中间金属层可以通过硅通孔(TSV,Through Silicon Via)层16与微焊盘阵列17连通。微凸点阵列11及中间金属层之间可以通过过孔(Via)层彼此连通。硅通孔层16是指穿过硅的通孔层。相对于过孔层中的过孔来说,硅通孔层16中的硅通孔具有较大的孔径和孔深。过孔例如通常具有0.36微米的孔直径×0.36微米的孔深,而硅通孔例如通常具有100微米的孔直径×10微米的孔深。
在图1所示的实施例中,中间金属层包括两层中间金属层,即第一中间金属层13和第二中间金属层15。如图1所示,晶圆基板10依次包括位于顶层的微凸点阵列11、第一过孔层12、第一中间金属层13、第二过孔层14、第二中间金属层15、硅通孔层16以及位于底层的微焊盘阵列17。其中,位于顶层的微凸点阵列11通过第一过孔层12连接到第一中间金属层13,第一中间金属层13再通过第二过孔层14连接到第二中间金属层15,然后,第二中间金属层15通过硅通孔层16连接到位于底层的微焊盘阵列17。
图2揭示了本申请一个实施例的用于晶上系统的集成基板结构20中单个芯粒范围晶圆基板10及重布线层21的截面示意图。如图2所示,重布线层21设置于晶圆基板10底层的微焊盘阵列17的下方,重布线层21与微焊盘阵列17连接并用于与外部电源(未图示)连通,从而可以将外部电源引入到晶圆基板10的微焊盘阵列17中并进而供应至晶圆基板10的电源网络中。
如图4所示,在一个可选的实施例中,重布线层21包括设于中间区域的电源管脚焊盘阵列211及设于边缘区域的外部焊盘212。电源管脚焊盘阵列211与外部焊盘212连接,外部焊盘212可以用于连接至外部电源。
优选地,重布线层21连接至微焊盘阵列17的中间区域。重布线层21通过非硅通孔层22连接至微焊盘阵列17的中间区域。非硅通孔层22例如可以为聚合物(Polymer)通孔层。例如,重布线层21可以聚合物层为载体,在聚合物层上开设通孔,再在聚合物层上形成重布线层21,从而通过聚合物层上开设的通孔将重布线层21与晶圆基板10底层的微焊盘阵列17相连接。
在一个可选的实施例中,重布线层21可以包括至少两层,至少两层重布线层21可以通过非硅通孔层22彼此连通。
图3揭示了本申请一个实施例的单个芯粒范围晶圆基板10的微凸点阵列11的排布示意图。如图3所示,圆形代表电源管脚111,三角形代表其他类型管脚,例如可以包括但不限于地管脚、功能配置管脚、信号管脚等。
图4揭示了本申请一个实施例的单个芯粒范围晶圆基板10的重布线层21的示意图。如图4所示,其中圆形为重布线层21底部的电源管脚焊盘阵列211,将重布线层21底部中间区域的电源管脚焊盘阵列211通过走线连接到边缘区域的外部焊盘212,外部焊盘212再与外部电源连通,从而将外部电源引入重布线层21的中间区域,重布线层21再通过位于中间区域的非硅通孔层22与晶圆基板10底层的微焊盘阵列17的中间区域连通,从而将重布线层21上的电源供入晶圆基板10底部的微焊盘阵列17的中间区域,进而通过微焊盘阵列17的中间区域再将电源分别供入到晶圆基板10的电源网络中。
图5揭示了本申请一个实施例的单个芯粒范围晶圆基板10的重布线层21的电源网络密集设计示意图。如图5所示,电源管脚焊盘阵列211通过电源走线213连接,在一个可选的实施例中,电源走线213呈网格状形式排布。晶圆基板10中的电源网络在除了必要的信号线之外的金属层或重布线层21区域内,在符合设计规则的前提下,全部填上电源走线213,以减少整个电源网络的电阻,减少直流压降。构成晶圆基板10中的电源网络的金属层或重布线层21区域的密集设计包括但不限于网格状形式。晶圆基板10的电源网络包括多电压域供电网络。相同电压域的供电网络彼此连通。
本申请实施例的用于晶上系统的集成基板结构20提供了一种适用于晶上系统的晶圆基板10设计的电源网络布局结构,通过重布线层21将外部电源引入晶上系统晶圆基板10底层的微焊盘阵列17的中间区域,其他芯片再通过位于中间区域的硅通孔层16和/或过孔层从晶圆基板10底部的微焊盘阵列17获取电源供应。
本申请实施例提供的这种电源网络布局结构由于不必受限于晶圆基板10本身的厚度和面积,不占用晶圆基板10底层的绕线资源,同时,重布线层21上的走线厚度、宽度可以设计得很大,如图5所示可以采用大面积电源布线,在除了必要的信号线之外的重布线层21区域内,在符合设计规则的前提下全部填上电源走线,从而大大减少走线上的电阻,这样晶圆基板10的供电效果将大大改善,从而可以提高整个晶上系统芯片的电源表现。
本申请实施例还提供了一种晶上系统。所述晶上系统包括芯粒(未图示)、上面所述的用于晶上系统的集成基板结构20、以及芯粒配置基板(未图示)。其中,集成基板结构20连接芯粒与芯粒配置基板。外部电源例如可以包括但不限于芯粒配置基板。
在一个实施例中,芯粒可以包括同质同构芯粒。同质同构芯粒与晶圆基板10的微凸点阵列11相连接。
在另一个实施例中,芯粒包括异质异构芯粒,本申请实施例的用于晶上系统的集成基板结构20还包括转接板。异质异构芯粒通过转接板与晶圆基板10的微凸点阵列11相连接。
晶圆基板10的至少两层金属层将芯粒的相同功能的管脚部分或者全部连接形成网络,可根据总体布局及屏蔽线原则选择合适的其中一层金属层来进行连接,并通过重布线层21连接至芯粒配置基板。晶圆基板10形成的网络至少包括多电压域供电网络。
本申请实施例的晶上系统通过具有上面所述的集成基板结构20所提供的电源网络布局结构,能够很好地改善电源完整性,从而具有良好的电源表现。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (17)
1.一种用于晶上系统的集成基板结构,其特征在于:包括:
晶圆基板,包括彼此连通的至少两层金属层,至少两层所述金属层包括位于顶层的微凸点阵列、及位于底层的微焊盘阵列,所述微凸点阵列与所述微焊盘阵列按照预定关系对应连接以至少形成所述晶圆基板的电源网络;以及
重布线层,设置于所述微焊盘阵列的下方,所述重布线层与所述微焊盘阵列连接并用于与外部电源连通,以将所述外部电源引入到所述微焊盘阵列中并供应至所述晶圆基板的所述电源网络。
2.如权利要求1所述的集成基板结构,其特征在于:所述重布线层包括设于中间区域的电源管脚焊盘阵列及设于边缘区域的外部焊盘,所述电源管脚焊盘阵列与所述外部焊盘连接,所述外部焊盘用于连接至所述外部电源。
3.如权利要求1所述的集成基板结构,其特征在于:所述重布线层连接至所述微焊盘阵列的中间区域。
4.如权利要求3所述的集成基板结构,其特征在于:所述重布线层通过非硅通孔层连接至所述微焊盘阵列的中间区域。
5.如权利要求4所述的集成基板结构,其特征在于:所述重布线层包括至少两层,至少两层所述重布线层通过非硅通孔层彼此连通。
6.如权利要求1所述的集成基板结构,其特征在于:每一所述金属层具有不同线宽和线距的金属走线。
7.如权利要求1所述的集成基板结构,其特征在于:至少两层所述金属层还包括一个或多个中间金属层,所述微凸点阵列通过所述一个或多个中间金属层与所述微焊盘阵列连接。
8.如权利要求7所述的集成基板结构,其特征在于:所述中间金属层通过硅通孔层与所述微焊盘阵列连通。
9.如权利要求7所述的集成基板结构,其特征在于:所述微凸点阵列及所述中间金属层之间通过过孔层彼此连通。
10.如权利要求2所述的集成基板结构,其特征在于:所述电源管脚焊盘阵列通过电源走线连接,所述电源走线呈网格状形式排布。
11.如权利要求1所述的集成基板结构,其特征在于:所述电源网络包括多电压域供电网络。
12.一种晶上系统,其特征在于:包括芯粒、如权利要求1至11中任一项所述的集成基板结构、以及芯粒配置基板,所述集成基板结构连接所述芯粒与所述芯粒配置基板。
13.如权利要求12所述的晶上系统,其特征在于:所述芯粒包括同质同构芯粒,所述同质同构芯粒与所述微凸点阵列相连接。
14.如权利要求12所述的晶上系统,其特征在于:所述芯粒包括异质异构芯粒,所述集成基板结构还包括转接板,所述异质异构芯粒通过所述转接板与所述微凸点阵列相连接。
15.如权利要求12所述的晶上系统,其特征在于:所述晶圆基板的至少两层所述金属层将所述芯粒的相同功能的管脚部分或者全部连接形成网络,并通过所述重布线层连接至所述芯粒配置基板。
16.如权利要求15所述的晶上系统,其特征在于:所述网络至少包括多电压域供电网络。
17.如权利要求12所述的晶上系统,其特征在于:所述外部电源包括所述芯粒配置基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310092471.9A CN115985862A (zh) | 2023-01-12 | 2023-01-12 | 用于晶上系统的集成基板结构及晶上系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310092471.9A CN115985862A (zh) | 2023-01-12 | 2023-01-12 | 用于晶上系统的集成基板结构及晶上系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115985862A true CN115985862A (zh) | 2023-04-18 |
Family
ID=85976096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310092471.9A Pending CN115985862A (zh) | 2023-01-12 | 2023-01-12 | 用于晶上系统的集成基板结构及晶上系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115985862A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116314183A (zh) * | 2023-05-17 | 2023-06-23 | 之江实验室 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
CN116338413A (zh) * | 2023-05-30 | 2023-06-27 | 之江实验室 | 晶上系统的测试方法及测试装置 |
CN116845047A (zh) * | 2023-08-30 | 2023-10-03 | 之江实验室 | 晶圆基板布线方法、装置及可读存储介质 |
CN117234310A (zh) * | 2023-11-14 | 2023-12-15 | 之江实验室 | 一种针对晶上处理器的辅助系统 |
CN117331422A (zh) * | 2023-09-05 | 2024-01-02 | 无锡芯光互连技术研究院有限公司 | 一种晶上系统及其电源状态配置、反馈、控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105550432A (zh) * | 2015-12-11 | 2016-05-04 | 格科微电子(上海)有限公司 | 三维集成电路芯片及其电源网络布局方法 |
CN208889644U (zh) * | 2018-11-07 | 2019-05-21 | 北京比特大陆科技有限公司 | 芯片及电器设备 |
CN114864525A (zh) * | 2022-07-08 | 2022-08-05 | 之江实验室 | 适用于晶上集成的晶圆基板标准集成区域布线结构与方法 |
CN115172307A (zh) * | 2022-07-21 | 2022-10-11 | 中国电子科技集团公司第十四研究所 | 一种高导热硅基复合互联网络 |
-
2023
- 2023-01-12 CN CN202310092471.9A patent/CN115985862A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105550432A (zh) * | 2015-12-11 | 2016-05-04 | 格科微电子(上海)有限公司 | 三维集成电路芯片及其电源网络布局方法 |
CN208889644U (zh) * | 2018-11-07 | 2019-05-21 | 北京比特大陆科技有限公司 | 芯片及电器设备 |
CN114864525A (zh) * | 2022-07-08 | 2022-08-05 | 之江实验室 | 适用于晶上集成的晶圆基板标准集成区域布线结构与方法 |
CN115172307A (zh) * | 2022-07-21 | 2022-10-11 | 中国电子科技集团公司第十四研究所 | 一种高导热硅基复合互联网络 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116314183A (zh) * | 2023-05-17 | 2023-06-23 | 之江实验室 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
CN116314183B (zh) * | 2023-05-17 | 2023-08-29 | 之江实验室 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
CN116338413A (zh) * | 2023-05-30 | 2023-06-27 | 之江实验室 | 晶上系统的测试方法及测试装置 |
CN116338413B (zh) * | 2023-05-30 | 2023-08-04 | 之江实验室 | 晶上系统的测试方法及测试装置 |
CN116845047A (zh) * | 2023-08-30 | 2023-10-03 | 之江实验室 | 晶圆基板布线方法、装置及可读存储介质 |
CN116845047B (zh) * | 2023-08-30 | 2024-01-09 | 之江实验室 | 晶圆基板布线方法、装置及可读存储介质 |
CN117331422A (zh) * | 2023-09-05 | 2024-01-02 | 无锡芯光互连技术研究院有限公司 | 一种晶上系统及其电源状态配置、反馈、控制方法 |
CN117234310A (zh) * | 2023-11-14 | 2023-12-15 | 之江实验室 | 一种针对晶上处理器的辅助系统 |
CN117234310B (zh) * | 2023-11-14 | 2024-02-13 | 之江实验室 | 一种针对晶上处理器的辅助系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115985862A (zh) | 用于晶上系统的集成基板结构及晶上系统 | |
Kim et al. | Interposer design optimization for high frequency signal transmission in passive and active interposer using through silicon via (TSV) | |
US8519542B2 (en) | Air through-silicon via structure | |
Huang et al. | Wafer level system integration of the fifth generation CoWoS®-S with high performance Si interposer at 2500 mm2 | |
US8455936B2 (en) | Configurable memory sheet and package assembly | |
CN101355078B (zh) | 具有无串扰结构的半导体元件、封装系统及其制造方法 | |
TWI712126B (zh) | 帶有第一層級晶粒凸塊接地織帶結構之微處理器封裝體 | |
TW201816966A (zh) | 異質球形圖案封裝 | |
US9070674B2 (en) | Through-silicon coaxial via structure and method | |
CN116314183B (zh) | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 | |
TW201729391A (zh) | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 | |
CN113410223B (zh) | 芯片组及其制造方法 | |
US10541185B2 (en) | Semiconductor devices with bump allocation | |
Cao et al. | Advanced fanout packaging technology for hybrid substrate integration | |
CN114864525B (zh) | 适用于晶上集成的晶圆基板标准集成区域布线结构与方法 | |
US9698123B2 (en) | Apparatus for stacked electronic circuitry and associated methods | |
Araga et al. | A thick Cu layer buried in Si interposer backside for global power routing | |
Wu et al. | Novel RDL design of wafer-level packaging for signal/power integrity in LPDDR4 application | |
US8853553B2 (en) | Ball grid array (BGA) and printed circuit board (PCB) via pattern to reduce differential mode crosstalk between transmit and receive differential signal pairs | |
Beyene et al. | Signal and power integrity analysis of high-speed links with silicon interposer | |
Liu et al. | Fan-out embedded bridge solution in HPC application | |
EP2779226A1 (en) | Apparatus for electronic assembly with improved interconnect and associated methods | |
US8385084B2 (en) | Shielding structures for signal paths in electronic devices | |
Baez et al. | Electrical design and performance of a multichip module on a silicon interposer | |
CN114093810A (zh) | 芯片及其设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |