CN116845047A - 晶圆基板布线方法、装置及可读存储介质 - Google Patents

晶圆基板布线方法、装置及可读存储介质 Download PDF

Info

Publication number
CN116845047A
CN116845047A CN202311102899.3A CN202311102899A CN116845047A CN 116845047 A CN116845047 A CN 116845047A CN 202311102899 A CN202311102899 A CN 202311102899A CN 116845047 A CN116845047 A CN 116845047A
Authority
CN
China
Prior art keywords
micro
layer
bumps
wiring
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311102899.3A
Other languages
English (en)
Other versions
CN116845047B (zh
Inventor
叶德好
万智泉
邓庆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202311102899.3A priority Critical patent/CN116845047B/zh
Publication of CN116845047A publication Critical patent/CN116845047A/zh
Application granted granted Critical
Publication of CN116845047B publication Critical patent/CN116845047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及一种晶圆基板布线方法、装置及可读存储介质，应用于晶上系统，晶上系统包括依次连接的标准预制件、晶圆基板和芯片配置基板，晶圆基板包括多个重布线层；该方法包括：获取微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息；基于各微凸点的位置信息和对应的功能信息，以及与微凸点对应的微焊盘的位置信息，生成各微凸点、微焊盘对应的布线路径和通孔，以连接微凸点与对应的微焊盘，微焊盘对应的功能信息与微凸点对应的功能信息相同，实现晶圆基板的自动绕线，解决了缺少晶圆基板自动布线方法的问题。

Description

晶圆基板布线方法、装置及可读存储介质
技术领域
本申请涉及晶圆集成技术领域，特别是涉及一种晶圆基板布线方法、装置及可读存储介质。
背景技术
后摩尔时代下，先进封装技术的发展成为超越摩尔定律、提升系统性能的关键路径之一。如片上系统（System on Chip，SoC），通过将多个不同组件集成在单个芯片上，减少系统所需的物理空间。进一步的，晶上系统（System on Wafer，SoW）将系统集成拓展到了晶圆上，实现了不同工艺制程的异质异构集成，突破了现有集成电路的设计方法与计算范式。由于晶上系统技术近年来才刚刚兴起，与之相关的电子设计自动化工具（ElectronicDesign Automation，EDA）并不完备，仍然没有一个成熟的产品被工业界所使用。而芯片规模的增大和工艺尺寸的减少让芯片版图设计更趋于精细，一些诸如焊盘定位，连线等繁琐的工作消耗了芯片设计人员的精力与时间。因此，急需一种为晶上系统的晶圆基板设计提供高效可行的自动绕线方法。
针对现有技术中缺少晶上系统的晶圆基板自动布线方法的问题，目前还没有提出有效的解决方案。
发明内容
在本实施例中提供了一种晶圆基板布线方法、装置及可读存储介质，以解决相关技术中存在的缺少晶上系统的晶圆基板自动布线方法的问题。
第一个方面，在本实施例中提供了一种晶圆基板布线方法，应用于晶上系统，所述晶上系统从上到下依次包括标准预制件、晶圆基板和芯片配置基板，所述标准预制件通过微凸点阵列与所述晶圆基板连接，所述晶圆基板通过微焊盘阵列与所述芯片配置基板连接，所述晶圆基板包括多个重布线层，所述方法包括：
获取所述微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及所述微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息；
基于各所述微凸点的位置信息和对应的功能信息，以及与所述微凸点对应的微焊盘的位置信息，生成各所述微凸点、微焊盘对应的布线路径和通孔，以连接所述微凸点与对应的微焊盘，所述微焊盘对应的功能信息与所述微凸点对应的功能信息相同。
在其中的一些实施例中，所述基于各所述微凸点的位置信息和对应的功能信息，以及与所述微凸点对应的微焊盘的位置信息，生成各所述微凸点、微焊盘对应的布线路径和通孔包括：
基于各所述微凸点和对应的微焊盘的位置信息、功能信息和预先存储的功能信息与重布线层的对应关系，确定各所述微凸点和对应的微焊盘所对应的目标重布线层以及所述目标重布线层中微凸点与微焊盘的投影点位置；
按照从顶层重布线层至底层重布线层的顺序，逐层生成各所述微凸点、微焊盘对应的布线路径和通孔，所述布线路径基于各所述微凸点、微焊盘对应的功能信息和投影点位置在对应的目标重布线层中生成，所述通孔用于连接所述微凸点、对应的微焊盘，以及所述微凸点、微焊盘的投影点。
在其中的一些实施例中，所述按照从顶层重布线层至底层重布线层的顺序，逐层生成各所述微凸点、微焊盘对应的布线路径包括：
基于同一重布线层中各投影点对应的功能信息，确定各所述功能信息在所述重布线层中对应的微凸点的投影点数量；
在所述微凸点的投影点数量大于1的情况下，基于所述功能信息对应的布线规则，生成所述功能信息对应的各微凸点、微焊盘的投影点之间的互连路径；
在所述微凸点的投影点数量等于1的情况下，基于自动寻路算法生成所述微凸点的投影点到对应的微焊盘的投影点的最短路径。
在其中的一些实施例中，所述基于所述功能信息对应的布线规则，生成所述功能信息对应的各微凸点、微焊盘的投影点之间的互连路径包括：
在所述功能信息对应的各投影点位于所述重布线层的不同区域的情况下，生成跨区域布线网络；
基于自动寻路算法，连接所述跨区域布线网络与所述各投影点。
在其中的一些实施例中，所述基于所述功能信息对应的布线规则，生成所述功能信息对应的各微凸点、微焊盘的投影点之间的互连路径包括：
基于所述功能信息对应的各投影点的位置，生成网格形式的互连路径。
在其中的一些实施例中，所述按照从顶层重布线层至底层重布线层的顺序，逐层生成各所述微凸点、微焊盘对应的布线路径还包括：
基于同一重布线层中预先确定的各投影点的布线顺序，依次生成所述投影点的布线路径，并将所述布线路径加入所述重布线层的障碍区；
基于所述障碍区的位置，生成后一投影点的布线路径。
在其中的一些实施例中，所述按照从顶层重布线层至底层重布线层的顺序，逐层生成各所述微凸点、微焊盘对应的通孔包括：
基于各所述微凸点的位置信息，在顶层重布线层与对应的目标重布线层之间逐层生成对应的第一通孔，所述第一通孔用于将各所述微凸点连接至对应的目标重布线层中所述微凸点的投影点；
基于各所述微凸点对应的微焊盘的位置信息，在对应的目标重布线层与底层重布线层之间逐层生成对应的第二通孔，所述第二通孔用于将所述微焊盘在所述目标重布线层中的投影点连接至所述微焊盘，所述微焊盘的投影点与对应的至少一个微凸点的投影点通过所述布线路径连接。
在其中的一些实施例中，所述基于各所述微凸点的位置信息和对应的功能信息，以及与所述微凸点对应的微焊盘的位置信息，生成各所述微凸点、微焊盘对应的布线路径和通孔还包括：
基于各所述微焊盘的位置信息，在底层重布线层下方的晶圆基板上生成对应的硅通孔，所述硅通孔用于连接所述微焊盘与所述重布线层中对应的投影点。
第二个方面，在本实施例中提供了一种晶圆基板布线装置，应用于晶上系统，所述晶上系统从上到下依次包括标准预制件、晶圆基板和芯片配置基板，所述标准预制件通过微凸点阵列与所述晶圆基板连接，所述晶圆基板通过微焊盘阵列与所述芯片配置基板连接，所述晶圆基板包括多个重布线层，所述装置包括：
获取模块，用于获取所述微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及所述微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息；
生成模块，用于基于各所述微凸点的位置信息和对应的功能信息，以及与所述微凸点对应的微焊盘的位置信息，生成各所述微凸点、微焊盘对应的布线路径和通孔，以连接所述微凸点与对应的微焊盘，所述微焊盘对应的功能信息与所述微凸点对应的功能信息相同。
第三个方面，在本实施例中提供了一种可读存储介质，其上存储有程序，所述程序被处理器执行时实现上述第一个方面所述的晶圆基板布线方法的步骤。
与相关技术相比，在本实施例中提供的晶圆基板布线方法，通过获取微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息，明确晶圆基板所承载的各信号线对应的信号功能，以及各信号线起点和终点的位置；通过基于各微凸点的位置信息和对应的功能信息，以及与微凸点对应的微焊盘的位置信息，生成各微凸点、微焊盘对应的布线路径和通孔，以连接微凸点与对应的微焊盘，根据信号线的功能信息，基于预先确定的布线规则确定对应的布线方案，根据信号线起点和终点的位置信息自动生成各个重布线层中对应的布线路径和通孔，实现整张晶圆基板重布线层的自动绕线，减少了手工布线带来的连线、空间规划等繁琐的工作量，解决了相关技术中存在的缺少晶上系统的晶圆基板自动布线方法的问题。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请一些实施例的晶圆基板布线方法的计算机硬件结构框图；
图2是本申请一些实施例的晶圆基板布线方法的流程图；
图3是本申请一些实施例的生成各微凸点和微焊盘对应的布线路径和通孔的流程图；
图4是本申请一些实施例的基于投影点的功能信息生成布线路径的流程图；
图5是本申请一些实施例的生成功能信息对应的各投影点之间的互连路径的流程图；
图6是本申请一些实施例的基于障碍区生成布线路径的流程图；
图7是本申请一些实施例的逐层生成各微凸点和微焊盘对应的通孔的流程图；
图8是本申请一些优选实施例的微凸点阵列示意图；
图9是本申请一些优选实施例的微焊盘阵列示意图；
图10是本申请一些优选实施例的晶圆基板布线方法的流程图；
图11是本申请一些优选实施例的晶圆基板TM0层布线示意图；
图12是本申请一些优选实施例的晶圆基板TM1层布线示意图；
图13是本申请一些优选实施例的晶圆基板TM2层布线示意图；
图14是本申请一些优选实施例的晶圆基板TM3层布线示意图；
图15是本申请一些实施例的晶圆基板布线装置的结构框图。
具体实施方式
为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块（单元）的过程、方法和系统、产品或设备并未限定于列出的步骤或模块（单元），而可包括未列出的步骤或模块（单元），或者可包括这些过程、方法、产品或设备固有的其他步骤或模块（单元）。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
本申请实施例提供的晶圆基板布线方法，可以在终端、计算机或者类似的运算装置中执行。当该方法应用于计算机中时，图1是本申请一些实施例的晶圆基板布线方法的计算机的硬件结构框图。如图1所示，计算机可以包括一个或多个（图1中仅示出一个）处理器102和用于存储数据的存储器104，其中，处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置。上述计算机还可以包括输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述终端的结构造成限制。例如，终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示出的不同配置。
存储器104可用于存储计算机程序，例如，应用软件的软件程序以及模块，如在本实施例中的晶圆基板布线方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实施例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
在本实施例中提供了一种晶圆基板布线方法，应用于晶上系统，晶上系统从上到下依次包括标准预制件、晶圆基板和芯片配置基板，标准预制件通过微凸点阵列与晶圆基板连接，晶圆基板通过微焊盘阵列与芯片配置基板连接，晶圆基板包括多个重布线层。图2是本申请一些实施例的晶圆基板布线方法的流程图，如图2所示，该流程包括如下步骤：
步骤S201，获取微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息。
晶圆基板上的微凸点阵列是多个微凸点按照一定间距呈规则排列构成的阵列，例如可以是矩阵形式等，微凸点的尺寸和间距根据与微凸点一一对应连接的标准预制件管脚的尺寸和间距确定。微凸点阵列中的各微凸点的结构可以相同或不同。标准预制件通过微凸点阵列与晶圆基板连接，连接方式可以是键合等方式。本实施例对微凸点的排列形式、间距、尺寸等参数，以及与标准预制件的连接方式不进行限制。
类似地，微焊盘阵列是多个微焊盘按照一定间距呈规则排列构成的阵列，例如可以是矩阵形式等，微焊盘的尺寸和间距可以根据实际需求和设计规则确定。微焊盘阵列中的各微焊盘的结构可以相同或不同。芯片配置基板通过微焊盘阵列与晶圆基板连接，连接方式可以是焊接等方式。本实施例对微焊盘的排列形式、间距、尺寸等参数，以及与芯片配置基板的连接方式不进行限制。微凸点的数量与微焊盘的数量可以相等或不相等，实际应用中，微焊盘的尺寸和间距相较于微凸点更大，因此同一面积下微焊盘的数量通常比微凸点更少。
微凸点或微焊盘的位置信息可以是微凸点或微焊盘在同一平面坐标系中的坐标。微凸点对应的功能信息可以是该微凸点所连接的标准预制件管脚的信号功能信息，微焊盘对应的功能信息可以是该微焊盘所连接的芯片配置基板管脚的信号功能信息。微凸点与微焊盘对应的功能信息一一对应。功能信息可以是不同电压的供电信号、接地信号、时钟信号、互连信号等。获取位置信息和功能信息的方法可以是通过工具软件导入等。
步骤S202，基于各微凸点的位置信息和对应的功能信息，以及与微凸点对应的微焊盘的位置信息，生成各微凸点、微焊盘对应的布线路径和通孔，以连接微凸点与对应的微焊盘，该微焊盘对应的功能信息与该微凸点对应的功能信息相同。
晶圆基板包括多个重布线层，在执行本实施例的布线方法之前，可以根据重布线层的层数和信号的不同功能信息，预先规划每种信号对应的重布线层。本实施例的布线方法可以根据该信号的功能信息和微凸点、微焊盘的位置信息确定对应的布线方案，该布线方案可以满足该信号的传输需求。
根据各微焊盘对应的功能信息，以及各微凸点对应的功能信息，将具有同样功能信息的微凸点与微焊盘对应起来，该微凸点与微焊盘即承载该功能的信号的起点和终点。将该信号在重布线层上的布线通过通孔依次连接起来，并与晶圆基板上方对应的微凸点、晶圆基板下方对应的微焊盘连接，即可实现同一功能信号从微凸点到微焊盘的整体连接。
通过上述步骤S201~S202，通过获取微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息，明确晶圆基板所承载的各信号线对应的信号功能，以及各信号线起点和终点的位置；通过基于各微凸点的位置信息和对应的功能信息，以及与微凸点对应的微焊盘的位置信息，生成各微凸点、微焊盘对应的布线路径和通孔，以连接微凸点与对应的微焊盘，根据信号线的功能信息，基于预先确定的布线规则确定对应的布线方案，根据信号线起点和终点的位置信息自动生成各个重布线层中对应的布线路径和通孔，实现整张晶圆基板重布线层的自动绕线，减少了手工布线带来的连线、空间规划等繁琐的工作量，解决了相关技术中存在的缺少晶上系统的晶圆基板自动布线方法的问题。
在一些实施例中，图3是本申请一些实施例的生成各微凸点和微焊盘对应的布线路径和通孔的流程图，如图3所示，该流程包括如下步骤：
步骤S301，基于各微凸点和对应的微焊盘的位置信息、功能信息和预先存储的功能信息与重布线层的对应关系，确定各微凸点和对应的微焊盘所对应的目标重布线层以及目标重布线层中微凸点与微焊盘的投影点位置。
每个重布线层可以用于不同类型的电信号的布线。例如，电源信号可以在第二层布线，接地信号可以在第三层布线等。可以预先确定承载不同功能的信号布线所在的重布线层，并将功能信息与重布线层的对应关系存储在运行该晶圆基板布线方法的计算机存储器中。在进行布线时，根据微凸点、微焊盘对应的功能信息查询该对应关系，确定该微凸点和微焊盘对应的目标重布线层。然后根据该微凸点和微焊盘的位置信息，确定该微凸点和微焊盘在目标重布线层的投影点的位置。
步骤S302，按照从顶层重布线层至底层重布线层的顺序，逐层生成各微凸点、微焊盘对应的布线路径和通孔，该布线路径基于各微凸点、微焊盘对应的功能信息和投影点位置在对应的目标重布线层中生成，该通孔用于连接微凸点、对应的微焊盘，以及微凸点、微焊盘的投影点。
确定各微凸点和微焊盘对应的目标重布线层和在目标重布线层中投影点的位置后，即可开始自动布线。按照从上到下的顺序，依次对每个重布线层中的微凸点、微焊盘的投影点进行布线。
布线过程包括自动生成投影点的布线路径和通孔，布线路径用于连接本重布线层中与待连接的投影点功能信息相同的其他投影点和通孔，通孔贯穿本重布线层，通过通孔中的金属导电，用于连接相邻的上方或下方重布线层中位置相同的投影点和通孔。当在每个重布线层中完成布线后，各重布线层中具有相同功能信息的投影点可以通过布线路径和通孔完成连接。
根据功能信息的类型不同，对应的布线规则不同，各投影点自动生成的布线路径和通孔也可以不同，例如布线路径的长度、宽度、走向，通孔的大小等，均应满足预先确定的布线规则。
通过上述步骤S301~S302，通过基于各微凸点和对应的微焊盘的位置信息、功能信息和预先存储的功能信息与重布线层的对应关系，确定各微凸点和对应的微焊盘所对应的目标重布线层以及目标重布线层中微凸点与微焊盘的投影点位置，获得自动布线所需的前置信息；通过按照从顶层重布线层至底层重布线层的顺序，逐层生成各微凸点、微焊盘对应的布线路径和通孔，根据与功能信息对应的、预先确定的布线规则自动生成各重布线层的布线路径和通孔，实现晶圆基板各重布线层的自动布线，提高布线效率；基于不同类型功能信息的布线规则进行布线，提高了自动布线的适用性和灵活性。
在一些实施例中，涉及在同一布线层中自动生成布线路径的方法，图4是本申请一些实施例的基于投影点的功能信息生成布线路径的流程图，如图4所示，该流程包括如下步骤：
步骤S401，基于同一重布线层中各投影点对应的功能信息，确定各功能信息在该重布线层中对应的微凸点的投影点数量。
根据微凸点对应的功能信息，确定各微凸点对应的目标重布线层后，统计各重布线层中与功能信息对应的微凸点的投影点数量。根据微凸点阵列中各微凸点的功能信息，同一功能信息对应的微凸点数量可能是一个或多个，一种功能信息对应一个微凸点，称为单端口功能管脚，即该功能信息在目标重布线层中对应的投影点数量等于1；一种功能信息对应多个微凸点，称为多端口功能管脚，即该功能信息在目标重布线层中对应的投影点数量大于1。
步骤S402，在微凸点的投影点数量大于1的情况下，基于功能信息对应的布线规则，生成功能信息对应的各微凸点、微焊盘的投影点之间的互连路径。
微凸点在目标重布线层中对应的投影点数量大于1时，在该目标重布线层中自动生成连接各微凸点、微焊盘的投影点之间的互连路径，且该互连路径符合该功能信息的布线规则，包括布线路径的长度、宽度、走向及与投影点的连接方式等。然后再将该目标重布线层中的互连路径与其他重布线层通过通孔连接。
步骤S403，在微凸点的投影点数量等于1的情况下，基于自动寻路算法生成该微凸点的投影点到对应的微焊盘的投影点的最短路径。
微凸点在目标重布线层中对应的投影点数量等于1时，无需生成互连路径，而是根据该微凸点的投影点的位置信息和对应微焊盘的投影点的位置信息，基于自动寻路算法自动生成两点之间的最短路径，自动寻路算法可以是A星寻路算法等，且该最短路径符合该功能信息的布线规则。然后再将该目标重布线层中的最短路径与其他重布线层通过通孔连接。
通过上述步骤S401~S403，通过基于同一重布线层中各投影点对应的功能信息，确定各功能信息在该重布线层中对应的微凸点的投影点数量，确定各重布线层中不同功能信息对应的投影点的布线方案；通过在微凸点的投影点数量大于1的情况下，基于功能信息对应的布线规则，生成功能信息对应的各微凸点、微焊盘的投影点之间的互连路径，以及在微凸点的投影点数量等于1的情况下，基于自动寻路算法生成该微凸点的投影点到对应的微焊盘的投影点的最短路径，实现同一重布线层中根据布线规则生成各投影点的布线路径，提高了各重布线层的布线效率和自动布线的适用范围。
在一些实施例中，涉及根据布线规则生成互联路径的具体方法，图5是本申请一些实施例的生成功能信息对应的各投影点之间的互连路径的流程图，如图5所示，该流程包括如下步骤：
步骤S501，在功能信息对应的各投影点位于重布线层的不同区域的情况下，生成跨区域布线网络。
重布线层的不同区域，是指与晶圆基板连接的标准预制件的不同bank区域。不同bank区域对不同的I/O端口分类，可支持不同的I/O标准。重布线层的不同区域中通常包含不同电压域的供电信号和接地回流信号。当同一功能信息对应的多个端口的投影点位于该重布线层的不同区域时，可在该重布线层中生成跨区域布线网络，该跨区域布线网络可以是井字形或其他形状构成的网络，该网络可跨越不同的bank区域。
步骤S502，基于自动寻路算法，连接跨区域布线网络与各投影点。
使用A星寻路算法等自动寻路算法，将跨区域布线网络与各区域中对应的投影点分别连接。
通过上述步骤S501~S502，通过在功能信息对应的各投影点位于重布线层的不同区域的情况下，生成跨区域布线网络，减小该功能信息对应的信号电阻，避免产生信号压降过大和信号噪声过大的问题；通过基于自动寻路算法，连接跨区域布线网络与各投影点，缩短各投影点与跨区域布线网络的连接路径，降低信号电阻，提高信号传输质量。
在一些实施例中，涉及基于功能信息对应的布线规则，生成供电信号和接地信号的互联路径生成方法，该方法包括：
基于功能信息对应的各投影点的位置，生成网格形式的互连路径。
对于功能信息对应的端口较多的情况，如供电端口或接地端口在对应的目标重布线层中均有多个投影点，这些投影点按照微凸点阵列的规则排列方式布局，如矩阵形式等。考虑到核心供电电源信号的边缘压降、同步开关噪声等问题，供电和接地功能对应的投影点需要尽可能的减小电阻，可使用hanan网格将多个投影点连通，互连成纵横交错的井字形网格。
本实施例的晶圆基板布线方法，通过基于功能信息对应的各投影点的位置，生成网格形式的互连路径，减小信号电阻，从而减小信号传输过程中的压降和开关噪声，提高信号传输质量。
在一些实施例中，图6是本申请一些实施例的基于障碍区生成布线路径的流程图，如图6所示，该流程包括如下步骤：
步骤S601，基于同一重布线层中预先确定的各投影点的布线顺序，依次生成投影点的布线路径，并将该布线路径加入重布线层的障碍区。
每个重布线层的布线区域可分为障碍区和通行区。在同一重布线层中生成布线路径时，可以根据预先确定的各投影点的布线顺序，依次生成各投影点的布线路径，并在每个布线路径生成后将该布线路径加入该重布线层的障碍区。随着布线路径的增多，障碍区面积逐渐扩大。
步骤S602，基于障碍区的位置，生成后一投影点的布线路径。
布线过程中，投影点应避开障碍区的位置生成布线路径，每生成一个布线路径，可重新划分该重布线层的障碍区和通行区，为后续投影点的布线路径确定可布线区域。
通过上述步骤S601~S602，通过基于同一重布线层中预先确定的各投影点的布线顺序，依次生成投影点的布线路径，并将该布线路径加入重布线层的障碍区，确定后续投影点可用于布线的通行区；通过基于障碍区的位置，生成后一投影点的布线路径，避免不同功能的布线路径产生干涉，以及不同功能的信号之间产生干扰。
在一些实施例中，图7是本申请一些实施例的逐层生成各微凸点和微焊盘对应的通孔的流程图，如图7所示，该流程包括如下步骤：
步骤S701，基于各微凸点的位置信息，在顶层重布线层与对应的目标重布线层之间逐层生成对应的第一通孔，该第一通孔用于将各微凸点连接至对应的目标重布线层中该微凸点的投影点。
根据微凸点对应的功能信息，每个微凸点均在其对应的目标重布线层中基于其投影点生成对应的布线路径，该布线路径经过微凸点的投影点和微焊盘的投影点，然后通过目标重布线层上方的第一通孔连接到微凸点，通过目标重布线层下方的第二通孔连接到对应的微焊盘。第一通孔可以从顶层重布线层到目标重布线层的上表面逐层生成，在每个重布线层中的位置均与该微凸点的位置信息相同，这样各层叠放后，微凸点可通过叠放的第一通孔连接至投影点。
步骤S702，基于各微凸点对应的微焊盘的位置信息，在对应的目标重布线层与底层重布线层之间逐层生成对应的第二通孔，该第二通孔用于将微焊盘在目标重布线层中的投影点连接至微焊盘，该微焊盘的投影点与对应的至少一个微凸点的投影点通过布线路径连接。
第二通孔可以从目标重布线层的上表面到底层重布线层逐层生成，在每个重布线层中的位置均与对应的微焊盘的位置信息相同，这样各层叠放后，投影点可通过叠放的第二通孔连接至微焊盘。在实际应用中，由于晶圆基板输出微焊盘阵列数量远比输入微凸点阵列数量要少，通常需要对具有同样功能信息的微凸点的投影点进行合并，选择微焊盘的投影点所在位置设置第二通孔，即第二通孔的数量通常小于第一通孔的数量。
进一步地，在一些实施例中，微焊盘投影点的面积远大于微凸点投影点面积，当一个微焊盘投影点覆盖多个具有同样功能信息的微凸点投影点时，可在多个微凸点投影点的位置一一对应设置多个第二通孔，用于连接多个微凸点投影点和对应的微焊盘。
通过上述步骤S701~S702，通过基于各微凸点的位置信息，在顶层重布线层与对应的目标重布线层之间逐层生成对应的第一通孔，以连接微凸点和对应的投影点；通过基于各微凸点对应的微焊盘的位置信息，在对应的目标重布线层与底层重布线层之间逐层生成对应的第二通孔，以连接投影点和对应的微焊盘，从而实现微凸点与对应微焊盘跨越重布线层的连接。
在一些实施例中，还涉及晶圆基板底部通孔的自动生成方法，该方法包括：
基于各微焊盘的位置信息，在底层重布线层下方的晶圆基板上生成对应的硅通孔，该硅通孔用于连接微焊盘与重布线层中对应的投影点。
晶圆基板包括各重布线层，以及重布线层底部的硅基板。芯片配置基板通过硅基板下方的微焊盘与晶圆基板连接。晶圆基板上各重布线层的布线轨迹和通孔自动生成后，还需要在硅基板上自动生成的硅通孔，以形成从微凸点到微焊盘之间的通路。硅通孔的位置可以与对应的微焊盘的位置相同。硅通孔的尺寸、数量根据预先确定的规则设置，例如每个微焊盘可以对应2×2阵列的硅通孔。
本实施例的晶圆基板布线方法，通过基于各微焊盘的位置信息，在底层重布线层下方的晶圆基板上生成对应的硅通孔，以连接微焊盘与重布线层中对应的投影点，实现从微凸点到微焊盘的完全连接，提高了晶圆基板的自动布线效率和适用性，改善了功能信号的传输质量。
下面通过优选实施例对本实施例的晶圆基板布线方法进行描述和说明。本实施例的晶圆基板布线方法应用于晶上系统，该晶上系统从上到下依次包括标准预制件、晶圆基板和芯片配置基板，标准预制件通过微凸点阵列与晶圆基板连接，晶圆基板通过微焊盘阵列与芯片配置基板连接，晶圆基板包括多个重布线层和底部的硅基板。
图8是本申请一些优选实施例的微凸点阵列示意图，图9是本申请一些优选实施例的微焊盘阵列示意图。如图8所示，微凸点排布位置与标准预制件的管脚一一对应，微凸点阵列包括位于bank功能区6中的不同电压域的供电管脚1、接地回流管脚2，以及位于核心区域的地线管脚3和核心供电管脚4，为标准预制件提供电源和接地功能。另外，还包括复杂功能管脚5，复杂功能管脚5包括不同类型的传输信号管脚和功能信号管脚，如时钟信号等。
如图9所示，微焊盘阵列中微焊盘排布位置与芯片配置基板的管脚一一对应。微焊盘的功能类型和图8中的微凸点相同，其中GND对应地线管脚，VDD对应核心供电管脚，VDD1、V1对应bank功能区中的不同电压域的供电管脚，GND1对应bank功能区中的接地回流管脚，S1-S8代表不同的传输信号管脚，FUN、CLK代表不同的功能信号管脚，均对应复杂功能管脚。
图10是本申请一些优选实施例的晶圆基板布线方法的流程图。如图10所示，该流程包括如下步骤：
步骤S1001，导入晶圆基板输入微凸点阵列中各微凸点的位置信息、功能信息，以及输出微焊盘阵列中各微焊盘的位置信息、功能信息；
步骤S1002，基于各微凸点和微焊盘的位置信息、对应的功能信息和预先存储的功能信息与重布线层的对应关系，确定各微凸点和微焊盘对应的目标重布线层以及目标重布线层中的投影点位置；
本实施例中设置4层重布线层，命名为TM0-TM3。其中TM3层为顶层金属层，包括一部分复杂功能管脚、一部分bank功能区中的供电管脚，TM2层包括核心供电管脚，TM1层包括另一部分复杂功能管脚和另一部分bank功能区中的供电管脚，TM0层包括地线管脚和bank功能区中的接地回流管脚。
步骤S1003，针对TM3层中单端口管脚对应的微凸点投影点，利用自动寻路算法，避开其他功能管脚组成的障碍区，生成该微凸点投影点到对应的微焊盘投影点的最短路径，并根据微焊盘的位置设置通孔从TM3层连通到TM2层；
步骤S1004，针对TM3层中跨bank区的多端口供电管脚对应的微凸点投影点，在TM3层的非障碍区生成一个井字形网络，再利用自动寻路算法将所有跨bank区的供电管脚并入井字形网络中，并根据微焊盘位置设置通孔从TM3层连通到TM2层；
步骤S1005，TM3层中其余未在该层进行互连的管脚在管脚下方设置通孔与TM2层连接；
图11是本实施例的TM3层的布线示意图。图中111、112、113、114所指向的投影点表示在该处设置通孔。结合图8可以看出，图11中跨bank区的供电管脚对应的微凸点投影点在TM3层的非障碍区生成了一个井字形网络，并将所有跨bank区的供电管脚并入该井字形网络中。未在该层进行互连的管脚通孔未在图中示出。为了满足最小承载电流密度，通孔由17×17小方块阵列组成。在完成TM3层自动布线后，TM3层中只有设置通孔的功能管脚会通往TM2层，除了分配在TM2层进行布线的核心供电管脚，其余管脚均作为障碍区，并开始TM2层的自动布线。
步骤S1006，针对TM2层中多端口核心供电管脚对应的微凸点投影点，使用hanan网格将功能相同的微凸点投影点和微焊盘投影点连通，排除障碍区后互连成纵横交错的井字形网络，互连后的网络根据微焊盘位置选择设置通孔从TM2层连通到TM1层；
步骤S1007，TM2层中未进行互连的管脚在各自的位置设置通孔与TM1层连接；
图12是本实施例的TM2层的布线示意图。可以看出，核心供电管脚对应的微凸点投影点和微焊盘投影点在TM2层中构成井字形网络（图12的网络布线与图11的网络布线尺寸仅是绘图示意，非实际网络布线尺寸，图13、图14类似）。
步骤S1008，重复上述自动布线过程，完成TM1、TM0层的自动布线；
图13、14分别是本实施例的TM1层、TM0层的布线示意图。
步骤S1009，完成所有重布线层内的互连网络绕线后，根据输出微焊盘位置和TM0层中各功能管脚位置设置底部硅通孔的位置，与输出微焊盘连接。
每个微焊盘对应2×2阵列且有一定间距和大小的TSV孔。
通过上述步骤S1001~S1009，基于各微凸点、微焊盘的位置信息和功能信息，根据与功能信息对应的、预先确定的布线规则自动生成各功能管脚在对应的重布线层的布线路径和通孔，实现整张晶圆基板的自动绕线，减少了手工布线带来的连线、空间规划等繁琐的工作量，解决了相关技术中存在的缺少晶上系统的晶圆基板自动布线方法的问题；通过逐层自动生成各微凸点和微焊盘对应的布线路径和通孔，提高布线效率；基于不同类型功能信息的布线规则进行布线，提高了自动布线的适用性和灵活性；通过自动生成跨区域布线网络和互连网格减小信号电阻，避免产生信号压降过大和信号噪声过大的问题；基于障碍区的设置布线路径，避免了不同功能的布线路径产生干涉，以及不同功能的信号之间产生干扰。
需要说明的是，在上述流程中或者附图的流程图中示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在一些实施例中，本申请还提供了一种晶圆基板布线装置，应用于晶上系统，该晶上系统从上到下依次包括标准预制件、晶圆基板和芯片配置基板，标准预制件通过微凸点阵列与晶圆基板连接，晶圆基板通过微焊盘阵列与芯片配置基板连接，晶圆基板包括多个重布线层。该晶圆基板布线装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。以下所使用的术语“模块”、“单元”、“子单元”等可以实现预定功能的软件和/或硬件的组合。在一些实施例中，图15是本实施例的晶圆基板布线装置的结构框图，如图15所示，该装置包括：
获取模块151，用于获取微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息；
生成模块152，用于基于各微凸点的位置信息和对应的功能信息，以及与微凸点对应的微焊盘的位置信息，生成各微凸点、微焊盘对应的布线路径和通孔，以连接微凸点与对应的微焊盘，该微焊盘对应的功能信息与微凸点对应的功能信息相同。
本实施例的晶圆基板布线装置，通过获取模块明确晶圆基板所承载的各信号线对应的信号功能，以及各信号线起点和终点的位置；通过生成模块根据信号线的功能信息，基于预先确定的布线规则确定对应的布线方案，根据信号线起点和终点的位置信息自动生成各个重布线层中对应的布线路径和通孔，实现整张晶圆基板重布线层的自动绕线，减少了手工布线带来的连线、空间规划等繁琐的工作量，解决了相关技术中存在的缺少晶上系统的晶圆基板自动布线方法的问题。
在其中的一些实施例中，生成模块包括确定子模块和第一生成子模块，确定子模块用于基于各微凸点和对应的微焊盘的位置信息、功能信息和预先存储的功能信息与重布线层的对应关系，确定各微凸点和对应的微焊盘所对应的目标重布线层以及目标重布线层中微凸点与微焊盘的投影点位置；第一生成子模块用于按照从顶层重布线层至底层重布线层的顺序，逐层生成各微凸点、微焊盘对应的布线路径和通孔，该布线路径基于各微凸点、微焊盘对应的功能信息和投影点位置在对应的目标重布线层中生成，该通孔用于连接微凸点、对应的微焊盘，以及微凸点、微焊盘的投影点。
本实施例的晶圆基板布线装置，通过确定子模块获得自动布线所需的前置信息；通过第一生成子模块根据与功能信息对应的、预先确定的布线规则自动逐层生成各重布线层的布线路径和通孔，实现晶圆基板各重布线层的自动布线，提高布线效率；基于不同类型功能信息的布线规则进行布线，提高了自动布线的适用性和灵活性。
在其中的一些实施例中，第一生成子模块包括确定单元、第一生成单元和第二生成单元，确定单元用于基于同一重布线层中各投影点对应的功能信息，确定各功能信息在该重布线层中对应的微凸点的投影点数量；第一生成单元用于在微凸点的投影点数量大于1的情况下，基于功能信息对应的布线规则，生成功能信息对应的各微凸点、微焊盘的投影点之间的互连路径；第二生成单元用于在微凸点的投影点数量等于1的情况下，基于自动寻路算法生成该微凸点的投影点到对应的微焊盘的投影点的最短路径。
本实施例的晶圆基板布线装置，通过确定单元确定各功能信息在该重布线层中对应的投影点数量以及各投影点的布线方案；通过第一生成单元生成功能信息对应的各投影点之间的互连路径，以及通过第二生成单元生成微凸点投影点到对应的微焊盘投影点的最短路径，实现同一重布线层中根据布线规则生成各投影点的布线路径，提高了各重布线层的布线效率和自动布线的适用范围。
在其中的一些实施例中，第一生成单元包括第一生成子单元和连接子单元，第一生成子单元用于在功能信息对应的各投影点位于重布线层的不同区域的情况下，生成跨区域布线网络；连接子单元用于基于自动寻路算法，连接跨区域布线网络与各投影点。
本实施例的晶圆基板布线装置，通过第一生成子单元生成跨区域布线网络，减小该功能信息对应的信号电阻，避免产生信号压降过大和信号噪声过大的问题；通过连接子单元连接跨区域布线网络与各投影点，缩短各投影点与跨区域布线网络的连接路径，降低信号电阻，提高信号传输质量。
在其中的一些实施例中，第一生成单元包括第二生成子单元，第二生成子单元用于基于功能信息对应的各投影点的位置，生成网格形式的互连路径。
本实施例的晶圆基板布线装置，通过第二生成子单元生成网格形式的互连路径，减小信号电阻，从而减小信号传输过程中的压降和开关噪声，提高信号传输质量。
在其中的一些实施例中，第一生成子模块包括第三生成单元和第四生成单元，第三生成单元用于基于同一重布线层中预先确定的各投影点的布线顺序，依次生成投影点的布线路径，并将布线路径加入重布线层的障碍区；第四生成单元用于基于障碍区的位置，生成后一投影点的布线路径。
本实施例的晶圆基板布线装置，通过第三生成单元依次生成投影点的布线路径，并将该布线路径加入重布线层的障碍区，确定后续投影点可用于布线的通行区；通过第四生成单元基于障碍区的位置，生成后一投影点的布线路径，避免不同功能的布线路径产生干涉，以及不同功能的信号之间产生干扰。
在其中的一些实施例中，第一生成子模块包括第五生成单元和第六生成单元，第五生成单元用于基于各微凸点的位置信息，在顶层重布线层与对应的目标重布线层之间逐层生成对应的第一通孔，该第一通孔用于将各微凸点连接至对应的目标重布线层中该微凸点的投影点；第六生成单元用于基于各微凸点对应的微焊盘的位置信息，在对应的目标重布线层与底层重布线层之间逐层生成对应的第二通孔，该第二通孔用于将微焊盘在目标重布线层中的投影点连接至微焊盘，该微焊盘的投影点与对应的至少一个微凸点的投影点通过布线路径连接。
本实施例的晶圆基板布线装置，通过第五生成单元逐层生成对应的第一通孔，以连接微凸点和对应的投影点；通过第六生成单元逐层生成对应的第二通孔，以连接投影点和对应的微焊盘，从而实现微凸点与对应微焊盘跨越重布线层的连接。
在其中的一些实施例中，生成模块还包括第二生成子模块，第二生成子模块用于基于各微凸点对应的微焊盘的位置信息，在底层重布线层下方的晶圆基板上生成对应的硅通孔，该硅通孔用于连接微焊盘与重布线层中对应的投影点。
本实施例的晶圆基板布线装置，通过第二生成子模块在底层重布线层下方的晶圆基板上生成对应的硅通孔，实现从微凸点到微焊盘的完全连接，提高了晶圆基板的自动布线效率和适用性，改善了功能信号的传输质量。
此外，结合上述实施例中提供的晶圆基板布线方法，在本实施例中还可以提供一种可读存储介质来实现。该可读存储介质上存储有程序；该程序被处理器执行时实现上述实施例中的任意一种晶圆基板布线方法。
需要说明的是，在本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，在本实施例中不再赘述。
应该明白的是，这里描述的具体实施例只是用来解释这个应用，而不是用来对它进行限定。根据本申请提供的实施例，本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例，均属本申请保护范围。
显然，附图只是本申请的一些例子或实施例，对本领域的普通技术人员来说，也可以根据这些附图将本申请适用于其他类似情况，但无需付出创造性劳动。另外，可以理解的是，尽管在此开发过程中所做的工作可能是复杂和漫长的，但是，对于本领域的普通技术人员来说，根据本申请披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段，不应被视为本申请公开的内容不足。
“实施例”一词在本申请中指的是结合实施例描述的具体特征、结构或特性可以包括在本申请的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例，也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是，本申请中描述的实施例在没有冲突的情况下，可以与其它实施例结合。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种晶圆基板布线方法，应用于晶上系统，所述晶上系统从上到下依次包括标准预制件、晶圆基板和芯片配置基板，所述标准预制件通过微凸点阵列与所述晶圆基板连接，所述晶圆基板通过微焊盘阵列与所述芯片配置基板连接，所述晶圆基板包括多个重布线层，其特征在于，所述方法包括：
获取所述微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及所述微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息；
基于各所述微凸点的位置信息和对应的功能信息，以及与所述微凸点对应的微焊盘的位置信息，生成各所述微凸点、微焊盘对应的布线路径和通孔，以连接所述微凸点与对应的微焊盘，所述微焊盘对应的功能信息与所述微凸点对应的功能信息相同。
2.根据权利要求1所述的晶圆基板布线方法，其特征在于，所述基于各所述微凸点的位置信息和对应的功能信息，以及与所述微凸点对应的微焊盘的位置信息，生成各所述微凸点、微焊盘对应的布线路径和通孔包括：
基于各所述微凸点和对应的微焊盘的位置信息、功能信息和预先存储的功能信息与重布线层的对应关系，确定各所述微凸点和对应的微焊盘所对应的目标重布线层以及所述目标重布线层中微凸点与微焊盘的投影点位置；
按照从顶层重布线层至底层重布线层的顺序，逐层生成各所述微凸点、微焊盘对应的布线路径和通孔，所述布线路径基于各所述微凸点、微焊盘对应的功能信息和投影点位置在对应的目标重布线层中生成，所述通孔用于连接所述微凸点、对应的微焊盘，以及所述微凸点、微焊盘的投影点。
3.根据权利要求2所述的晶圆基板布线方法，其特征在于，所述按照从顶层重布线层至底层重布线层的顺序，逐层生成各所述微凸点、微焊盘对应的布线路径包括：
基于同一重布线层中各投影点对应的功能信息，确定各所述功能信息在所述重布线层中对应的微凸点的投影点数量；
在所述微凸点的投影点数量大于1的情况下，基于所述功能信息对应的布线规则，生成所述功能信息对应的各微凸点、微焊盘的投影点之间的互连路径；
在所述微凸点的投影点数量等于1的情况下，基于自动寻路算法生成所述微凸点的投影点到对应的微焊盘的投影点的最短路径。
4.根据权利要求3所述的晶圆基板布线方法，其特征在于，所述基于所述功能信息对应的布线规则，生成所述功能信息对应的各微凸点、微焊盘的投影点之间的互连路径包括：
在所述功能信息对应的各投影点位于所述重布线层的不同区域的情况下，生成跨区域布线网络；
基于自动寻路算法，连接所述跨区域布线网络与所述各投影点。
5.根据权利要求3所述的晶圆基板布线方法，其特征在于，所述基于所述功能信息对应的布线规则，生成所述功能信息对应的各微凸点、微焊盘的投影点之间的互连路径包括：
基于所述功能信息对应的各投影点的位置，生成网格形式的互连路径。
6.根据权利要求2所述的晶圆基板布线方法，其特征在于，所述按照从顶层重布线层至底层重布线层的顺序，逐层生成各所述微凸点、微焊盘对应的布线路径还包括：
基于同一重布线层中预先确定的各投影点的布线顺序，依次生成所述投影点的布线路径，并将所述布线路径加入所述重布线层的障碍区；
基于所述障碍区的位置，生成后一投影点的布线路径。
7.根据权利要求2所述的晶圆基板布线方法，其特征在于，所述按照从顶层重布线层至底层重布线层的顺序，逐层生成各所述微凸点、微焊盘对应的通孔包括：
基于各所述微凸点的位置信息，在顶层重布线层与对应的目标重布线层之间逐层生成对应的第一通孔，所述第一通孔用于将各所述微凸点连接至对应的目标重布线层中所述微凸点的投影点；
基于各所述微凸点对应的微焊盘的位置信息，在对应的目标重布线层与底层重布线层之间逐层生成对应的第二通孔，所述第二通孔用于将所述微焊盘在所述目标重布线层中的投影点连接至所述微焊盘，所述微焊盘的投影点与对应的至少一个微凸点的投影点通过所述布线路径连接。
8.根据权利要求1所述的晶圆基板布线方法，其特征在于，所述基于各所述微凸点的位置信息和对应的功能信息，以及与所述微凸点对应的微焊盘的位置信息，生成各所述微凸点、微焊盘对应的布线路径和通孔还包括：
基于各所述微焊盘的位置信息，在底层重布线层下方的晶圆基板上生成对应的硅通孔，所述硅通孔用于连接所述微焊盘与所述重布线层中对应的投影点。
9.一种晶圆基板布线装置，应用于晶上系统，所述晶上系统从上到下依次包括标准预制件、晶圆基板和芯片配置基板，所述标准预制件通过微凸点阵列与所述晶圆基板连接，所述晶圆基板通过微焊盘阵列与所述芯片配置基板连接，所述晶圆基板包括多个重布线层，其特征在于，所述装置包括：
获取模块，用于获取所述微凸点阵列中各微凸点的位置信息、与各微凸点分别连接的标准预制件管脚的功能信息，以及所述微焊盘阵列中各微焊盘的位置信息、与各微焊盘分别连接的芯片配置基板管脚的功能信息；
生成模块，用于基于各所述微凸点的位置信息和对应的功能信息，以及与所述微凸点对应的微焊盘的位置信息，生成各所述微凸点、微焊盘对应的布线路径和通孔，以连接所述微凸点与对应的微焊盘，所述微焊盘对应的功能信息与所述微凸点对应的功能信息相同。
10.一种可读存储介质，其上存储有程序，其特征在于，所述程序被处理器执行时实现权利要求1至权利要求8中任一项所述的晶圆基板布线方法的步骤。
CN202311102899.3A 2023-08-30 2023-08-30 晶圆基板布线方法、装置及可读存储介质 Active CN116845047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311102899.3A CN116845047B (zh) 2023-08-30 2023-08-30 晶圆基板布线方法、装置及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311102899.3A CN116845047B (zh) 2023-08-30 2023-08-30 晶圆基板布线方法、装置及可读存储介质

Publications (2)

Publication Number Publication Date
CN116845047A true CN116845047A (zh) 2023-10-03
CN116845047B CN116845047B (zh) 2024-01-09

Family

ID=88163782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311102899.3A Active CN116845047B (zh) 2023-08-30 2023-08-30 晶圆基板布线方法、装置及可读存储介质

Country Status (1)

Country Link
CN (1) CN116845047B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000057175A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 半導体集積回路装置の自動配線方式
US20100078778A1 (en) * 2008-09-30 2010-04-01 Hans-Joachim Barth On-Chip RF Shields with Front Side Redistribution Lines
US20110128024A1 (en) * 2009-09-02 2011-06-02 Advantest Corporation Test apparatus, test method and computer readable medium
CN102347302A (zh) * 2010-07-28 2012-02-08 株式会社东芝 半导体装置及配线设计方法
CN103972212A (zh) * 2013-01-25 2014-08-06 台湾积体电路制造股份有限公司 用于封装件中的传输线的方法和装置
CN112736063A (zh) * 2020-12-29 2021-04-30 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法
CN113439390A (zh) * 2019-02-19 2021-09-24 高通股份有限公司 使用过基板通孔或过模具通孔以及rdl来实现的baw滤波器和3d电感器的共同封装
CN115985862A (zh) * 2023-01-12 2023-04-18 之江实验室 用于晶上系统的集成基板结构及晶上系统
CN116108796A (zh) * 2023-03-02 2023-05-12 之江实验室 一种晶圆基板版图生成方法、装置、设备及存储介质
CN116314183A (zh) * 2023-05-17 2023-06-23 之江实验室 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000057175A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 半導体集積回路装置の自動配線方式
US20100078778A1 (en) * 2008-09-30 2010-04-01 Hans-Joachim Barth On-Chip RF Shields with Front Side Redistribution Lines
US20110128024A1 (en) * 2009-09-02 2011-06-02 Advantest Corporation Test apparatus, test method and computer readable medium
CN102347302A (zh) * 2010-07-28 2012-02-08 株式会社东芝 半导体装置及配线设计方法
CN103972212A (zh) * 2013-01-25 2014-08-06 台湾积体电路制造股份有限公司 用于封装件中的传输线的方法和装置
CN113439390A (zh) * 2019-02-19 2021-09-24 高通股份有限公司 使用过基板通孔或过模具通孔以及rdl来实现的baw滤波器和3d电感器的共同封装
CN112736063A (zh) * 2020-12-29 2021-04-30 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法
CN115985862A (zh) * 2023-01-12 2023-04-18 之江实验室 用于晶上系统的集成基板结构及晶上系统
CN116108796A (zh) * 2023-03-02 2023-05-12 之江实验室 一种晶圆基板版图生成方法、装置、设备及存储介质
CN116314183A (zh) * 2023-05-17 2023-06-23 之江实验室 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统

Also Published As

Publication number Publication date
CN116845047B (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
Stow et al. Cost-effective design of scalable high-performance systems using active and passive interposers
CN202758883U (zh) 堆叠的半导体器件组件
Tsai et al. Through-silicon via planning in 3-D floorplanning
US8549460B2 (en) Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US6938226B2 (en) 7-tracks standard cell library
EP3229270A1 (en) Integrated circuit power distribution network
Lo et al. Architecture of ring-based redundant TSV for clustered faults
US20100140750A1 (en) Parallel Plane Memory and Processor Coupling in a 3-D Micro-Architectural System
US20240312978A1 (en) Layout design methodology for stacked devices
Beyne et al. 3D SoC integration, beyond 2.5 D chiplets
CN113410223B (zh) 芯片组及其制造方法
Fang et al. Area-I/O flip-chip routing for chip-package co-design
CN114864525B (zh) 适用于晶上集成的晶圆基板标准集成区域布线结构与方法
Pangracious et al. Three-Dimensional Design Methodologies for Tree-based FPGA Architecture
CN116845047B (zh) 晶圆基板布线方法、装置及可读存储介质
CN113515240A (zh) 一种芯片计算器件及计算系统
WO2011107612A1 (en) Customizable interconnections between electronic circuits
Cai et al. Simultaneous pre-and free-assignment routing for multiple redistribution layers with irregular vias
CN113793844B (zh) 一种三维集成芯片
CN216118778U (zh) 一种堆叠芯片
JP7270234B2 (ja) Ａｉチップ
Lin et al. Area-I/O RDL routing for chip-package codesign considering regional assignment
CN113626373A (zh) 一种集成芯片
Das et al. 3D partitioning with pipeline optimization for low-latency memory access in many-core SoCs
WO2004004008A1 (en) Integrated circuit having building blocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant