CN116108796A - 一种晶圆基板版图生成方法、装置、设备及存储介质 - Google Patents
一种晶圆基板版图生成方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN116108796A CN116108796A CN202310223644.6A CN202310223644A CN116108796A CN 116108796 A CN116108796 A CN 116108796A CN 202310223644 A CN202310223644 A CN 202310223644A CN 116108796 A CN116108796 A CN 116108796A
- Authority
- CN
- China
- Prior art keywords
- module
- layer
- layout corresponding
- layout
- adapting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Computer Networks & Wireless Communication (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本说明书公开了一种晶圆基板版图生成方法、装置、设备及存储介质,可以通过将组成晶圆基板的各层结构划分为两个不同的模块,并且在生成第一适配模块和结构模块对应的版图时可以分别基于不同的光刻工艺进行生成,通过第一适配模块在结构模块和异质异构芯粒之间进行适配,通过结构模块实现对应的结构功能连接,以及通过第二适配模块在结构模块和辅助供电板之间进行适配,进而使得可以生成能够适配于各种异质异构芯粒的晶圆基板版图。
Description
技术领域
本说明书涉及集成电路技术领域,尤其涉及一种晶圆基板版图生成方法、装置、设备及存储介质。
背景技术
目前,由于晶上系统本身所具有的互连密度高、能耗比优秀、集成密度高等特点,使得晶上系统技术逐渐代替了传统的印制电路板(Printed Circuit Board,PCB)技术受到广泛的关注。
在现有技术中,在生成组成晶上系统所需的晶圆基板的版图时,往往会基于制造晶圆基板的步进式光刻技术的特点,来进行晶圆版图的生成。但是,由于在使用步进式光刻技术制作晶圆基板时,往往是使用预先设置的一个光罩不断重复的在晶圆基板上进行绘制,进而使得绘制出的晶圆基板的每块区域的光刻图形结构相同。
而在实际应用场景中,由于晶圆基板所需要贴装的异质异构芯粒上不同功能的管脚的数量以及分布不同,就要求晶圆基板不同区域对应的光刻图形结构也不同,因此,现有的晶圆基板版图的生成方法不能适配于需要贴装多种不同异质异构芯粒的晶圆基板。
发明内容
本说明书提供一种晶圆基板版图生成方法、装置、设备及存储介质,以部分的解决现有技术存在的上述问题。
本说明书采用下述技术方案:
本说明书提供了一种晶圆基板版图生成方法,所述方法应用于生成晶圆基板版图,所述晶圆基板包括:第一适配模块、第二适配模块、各结构模块,其中,每个结构模块对应的版图相同,每个结构模块与每个芯粒一一对应,所述结构模块由微焊盘阵列层、硅通孔层、至少一个重布线层以及至少一个过孔层组成,所述第一适配模块的一面用于与不同功能的各芯粒的管脚键合,所述第一适配模块的另一面用于与所述各结构模块的微焊盘阵列层键合,所述第二适配模块的一面用于与所述各结构模块的硅通孔层键合,所述第二适配模块的另一面用于与辅助供电板键合,所述方法包括:
获取需要连接的芯粒的管脚信息,所述管脚信息包括:所述芯粒的每个管脚的位置信息,所述芯粒的每个管脚功能信息;
根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系;
根据所述连接关系,生成所述结构模块的微焊盘阵列层对应的版图、所述结构模块的硅通孔层对应的版图,以及生成所述第一适配模块的每层重布线层和过孔层对应的版图,所述版图用于表示组成所述晶圆基板的每层结构所需的各基本单元的数量以及位置分布信息,所述基本单元包括:金属线、过孔、硅通孔中的至少一种;
根据所述结构模块的微焊盘阵列层对应的版图和所述结构模块的硅通孔层对应的版图,生成组成所述结构模块每层重布线层和每层过孔层对应的版图,以及生成所述第二适配模块对应的版图;
根据组成所述第一适配模块、所述结构模块、以及所述第二适配模块所需的每层结构对应的版图,确定所述晶圆基板对应的版图。
可选地,根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系,具体包括:
针对每个芯粒,根据该芯粒的各管脚的管脚信息,确定该芯粒的各管脚之间的连接关系。
可选地,根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系,具体包括:
针对每个芯粒,根据各芯粒的各管脚的管脚信息,确定该芯粒的各管脚与其他芯粒的各管脚之间的连接关系。
可选地,根据所述连接关系,生成所述第一适配模块的每层重布线层和过孔层对应的版图,具体包括:
根据所述连接关系,生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;
根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常;
若是,则重新生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;
若否,则将所述第一适配模块的每层重布线层和过孔层对应的初始版图,作为所述第一适配模块的每层重布线层和过孔层对应的版图。
可选地,根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常,具体包括:
根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中的至少部分初始版图包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常。
可选地,生成所述第二适配模块对应的版图,具体包括:
针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
可选地,针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图,具体包括:
根据任意一个结构模块的各层结构对应的版图中包含的各基本单元的数量以及位置分布信息,判断按照所述任意一个结构模块的各层结构对应的版图,制备所述结构模块时是否存在异常;
若否,则针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
本说明书提供了一种晶圆基板版图生成装置,包括:
获取模块,用于获取需要连接的芯粒的管脚信息,所述管脚信息包括:所述芯粒的每个管脚的位置信息,所述芯粒的每个管脚功能信息;
第一确定模块,用于根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系;
第一生成模块,用于根据所述连接关系,生成结构模块的微焊盘阵列层对应的版图、所述结构模块的硅通孔层对应的版图,以及生成第一适配模块的每层重布线层和过孔层对应的版图,所述版图用于表示组成所述晶圆基板的每层结构所需的各基本单元的数量以及位置分布信息,所述基本单元包括:金属线、过孔、硅通孔中的至少一种;
第二生成模块,用于根据所述结构模块的微焊盘阵列层对应的版图和所述结构模块的硅通孔层对应的版图,生成组成所述结构模块每层重布线层和每层过孔层对应的版图,以及生成第二适配模块对应的版图;
第二确定模块,用于根据组成所述第一适配模块、所述结构模块、以及所述第二适配模块所需的每层结构对应的版图,确定所述晶圆基板对应的版图。
可选地,所述第一确定模块具体用于,针对每个芯粒,根据该芯粒的各管脚的管脚信息,确定该芯粒的各管脚之间的连接关系。
可选地,所述第一确定模块具体用于,针对每个芯粒,根据各芯粒的各管脚的管脚信息,确定该芯粒的各管脚与其他芯粒的各管脚之间的连接关系。
可选地,所述第一生成模块具体用于,根据所述连接关系,生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常;若是,则重新生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;若否,则将所述第一适配模块的每层重布线层和过孔层对应的初始版图,作为所述第一适配模块的每层重布线层和过孔层对应的版图。
可选地,所述第一生成模块具体用于,根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中的至少部分初始版图包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常。
可选地,所述第二生成模块具体用于,针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
可选地,所述第二生成模块具体用于,根据任意一个结构模块的各层结构对应的版图中包含的各基本单元的数量以及位置分布信息,判断按照所述任意一个结构模块的各层结构对应的版图,制备所述结构模块时是否存在异常;若否,则针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
本说明书提供了一种计算机可读存储介质,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时实现上述晶圆基板版图生成方法。
本说明书提供了一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现上述晶圆基板版图生成方法。
本说明书采用的上述至少一个技术方案能够达到以下有益效果:
在本说明书提供的晶圆基板版图生成方法,首先获取需要连接的芯粒的管脚信息,管脚信息包括:芯粒的每个管脚的位置信息,芯粒的每个管脚功能信息,根据管脚信息,确定芯粒的各管脚之间的连接关系,根据连接关系,生成结构模块的微焊盘阵列层对应的版图、结构模块的硅通孔层对应的版图,以及生成第一适配模块的每层重布线层和过孔层对应的版图,版图用于表示组成晶圆基板的每层结构所需的各基本单元的数量以及位置分布,基本单元包括:金属线、过孔、硅通孔中的至少一种,根据结构模块的微焊盘阵列层对应的版图和结构模块的硅通孔层对应的版图,生成组成结构模块每层重布线层和每层过孔层对应的版图,以及生成第二适配模块对应的版图,根据组成第一适配模块、结构模块、以及第二适配模块所需的每层结构对应的版图,确定晶圆基板对应的版图。
从上述方法中可以看出,可以通过将组成晶圆基板的各层结构划分为两个不同的模块,并且在生成第一适配模块和结构模块对应的版图时可以分别基于不同的光刻工艺进行生成,通过第一适配模块在结构模块和异质异构芯粒之间进行适配,通过结构模块实现对应的结构功能连接,以及通过第二适配模块在结构模块和辅助供电板之间进行适配,进而使得可以生成能够适配于各种异质异构芯粒的晶圆基板版图。
附图说明
此处所说明的附图用来提供对本说明书的进一步理解,构成本说明书的一部分,本说明书的示意性实施例及其说明用于解释本说明书,并不构成对本说明书的不当限定。在附图中:
图1为本说明书中提供的一种晶圆基板版图生成方法的流程示意图;
图2为本说明书中提供的一种异质异构芯粒的管脚示意图;
图3为本说明书中提供的另一种异质异构芯粒的管脚示意图;
图4为本说明书中提供的一种晶上系统的竖直截面示意图;
图5为本说明书中提供的单个结构模块的微焊盘阵列层的示意图;
图6为本说明书中提供的第二适配模块中的重布线层的示意图;
图7为本说明书提供的一种晶圆基板版图生成装置的示意图;
图8为本说明书提供的一种对应于图1的电子设备的示意图。
具体实施方式
为使本说明书的目的、技术方案和优点更加清楚,下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本说明书一部分实施例,而不是全部的实施例。基于本说明书中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本说明书保护的范围。
以下结合附图,详细说明本说明书各实施例提供的技术方案。
图1为本说明书中提供的一种晶圆基板版图生成方法的流程示意图,包括以下步骤:
S101:获取需要连接的芯粒的管脚信息,所述管脚信息包括:所述芯粒的每个管脚的位置信息,所述芯粒的每个管脚功能信息。
目前,由于晶上系统技术的日益发展,使得晶上系统的结构也逐渐趋于高度集成化、复杂化,这就需要在晶圆基板上贴装各种用于实现不同功能的异质异构芯粒,以组成高度集成的晶上系统。但是,由于各种不同的异质异构芯粒的规格不同,从而导致设计晶圆基板的版图较为困难。
例如:存在异质异构芯粒A和异质异构芯粒B,其中,异质异构芯粒A为长方形,包括4个高速信号管脚、4个低速信号管脚、2个配置信号管脚、2个时钟信号管脚和8个电源信号管脚,具体如图2所示,图2种不同的图形代表不同的信号管脚。
异质异构芯粒B为正方形,包括16个低速信号管脚、4个配置信号管脚、4个时钟信号管脚和20个电源信号管脚,具体如图3所示。
而在设计晶圆基板的版图时,需要考虑到异质异构芯粒A和异质异构芯粒B的管脚的功能以及数量的差异,进而使得设计晶圆基板的版图较为困难。
基于此,在本说明书中,业务平台可以根据需要贴装的异质异构芯粒的每个管脚的管脚信息,生成用于贴装异质异构芯粒的晶圆基板版图,进而可以根据生成的晶圆基板版图,制备晶圆基板,并将异质异构芯粒贴装在制备出的晶圆基板上,得到晶上系统,其中,上述的管脚信息包括:异质异构芯粒的每个管脚的位置信息,异质异构芯粒的每个管脚功能信息中的至少一种。
为了进一步地对上述内容进行详细说明,本说明书还提供了通过上述的晶圆基板版图生成方法制备的晶上系统的竖直截面示意图,具体如图4所示。
图4为本说明书中提供的一种晶上系统的竖直截面示意图。
在图4中,晶上系统由需要贴装的两块异质异构芯粒A,一块异质异构芯粒B组成,以及晶圆基板组成。而晶圆基板由第一适配模块以及各结构模块组成,其中,第一适配模块的一面用于与不同功能的各芯粒的管脚键合,第一适配模块的另一面用于与各结构模块的微焊盘阵列层键合,每个结构模块对应的版图相同(也就是每个结构模块包含的各层结构均相同),每个结构模块与每个芯粒一一对应,结构模块由微焊盘阵列层、硅通孔层、至少一个重布线层、至少一个过孔层组成,第一适配模块由重布线层以及过孔层组成。
需要说明的是,在图4中,第一适配模块的各层结构的层数小于各结构模块的各层结构的层数,这是由于第一适配模块和各结构模块的作用不同,使用的光刻技术不同而导致的。
其中,第一适配模块用于针对每块异质异构芯粒,将该异质异构芯粒的每个管脚与对应的结构模块的微焊盘阵列中对应的微焊盘相连接(例如:用于传输时钟信号的管脚与用于传输时钟信号的微焊盘之间相互对应),其中,针对异质异构芯粒中的部分相同功能的管脚(例如:用于供电的四个管脚之间可以进行合并),还可以通过第一适配模块中的重布线层,对其进行合并,进而使得该异质异构芯粒可以和对应的结构模块进行连接。
结构模块用于将异质异构芯粒间需要进行互相连接的管脚进行互连,例如:通过重布线层中的金属线,以及过孔层中的过孔,将异质异构芯粒A中的用于传输低速信号的管脚与异质异构芯粒B中的用于传输低速信号的管脚相连,以实现异质异构芯粒之间的信号传输。
除此之外,结构模块还用于将异质异构芯粒相同功能管脚连接形成网络并连接到底部硅通孔层中,这里的网络包括:供电网络、地网络、配置网络、时钟网络、信号传输网络等
例如:通过重布线层中的金属线,以及过孔层中的过孔,将异质异构芯粒A中的用于供电的各管脚连接在一起,组成一个供电网络。
再例如:通过重布线层中的金属线,以及过孔层中的过孔,将异质异构芯粒A中的用于接地的各管脚连接在一起,组成一个地网络。
从上述内容中可以看出,不同异质异构芯粒的管脚的种类可能不同,例如:异质异构芯粒A中包含有高速信号管脚,而异质异构芯粒B中不包含高速信号管脚。再例如:异质异构芯粒B中包含有时钟信号管脚,而异质异构芯粒A中不包含时钟信号管脚。
而第一适配模块仅用于控制异质异构芯粒的每个管脚与对应的结构模块的微焊盘阵列中对应的微焊盘相连接,以及,将异质异构芯粒中的部分相同功能的管脚进行合并,以针对不同异质异构芯粒的尺寸的差异,管脚的数量的差异、管脚的位置的差异进行适配,但并不能对不同异质异构芯粒的管脚的种类的差异进行适配。
因此,在设计结构模块的时候,需要使得每个结构模块都能兼容于需要贴装的每个芯粒,这就使得在结构模块上的微焊盘阵列对应的管脚的种类为需要贴装的每个异质异构芯粒包含的管脚的种类的并集,具体如图5所示。
图5为本说明书中提供的单个结构模块的微焊盘阵列层的示意图。
从图5中可以看出,若异质异构芯粒A包含有4个高速信号管脚、4个低速信号管脚、2个配置信号管脚、2个时钟信号管脚和8个电源信号管脚,异质异构芯粒B包含有16个低速信号管脚、4个配置信号管脚、4个时钟信号管脚和20个电源信号管脚。
而在实际应用场景中,不同异质异构芯粒的配置信号管脚对应的微焊盘往往不同,因此,在图4中,每个结构模块就需要有2个异质异构芯粒A的配置信号管脚对应的微焊盘(即图4中的两个标有A的五边形),以及4个异质异构芯粒B的配置信号管脚对应的微焊盘(即图4中的四个标有B的五边形)。
而不同异质异构芯粒的低速信号管脚往往可以共用,因此,在图4中,每个结构模块只需要有16低速信号管脚对应的微焊盘(即图4中的正方形),其中,结构模块在通过第一适配模块与异质异构芯粒A对应连接时,只需要使用16个低速信号管脚对应的微焊盘中的4个即可。
从上述内容中可以看出,可以根据需要贴装的异质异构芯粒的不同管脚的类别、数量,以及对应的微焊盘是否可以共用,确定结构模块对应的版图,进而使得每个结构模块中包含的微焊盘阵列的微焊盘均存在多余的,即其他异质异构芯粒所需的微焊盘而当前连接的异质异构芯粒不需的。
进一步地,生成上述的第一适配模块、第二适配模块和各结构模块时所基于的光刻技术不同,其中,第一适配模块和第二适配模块所基于的光刻技术可以是全局曝光光刻,各结构模块所基于的光刻技术可以是步进式光刻。
需要说明的是,由于全局曝光光刻中用于构建各层结构的金属线所使用的铜Cu以及二氧化硅SiO2是通过爬坡生长的方式制备成各层结构的,进而导致在组合第一适配模块的各层结构的层数较多时,会导致后续生长的每层结构的表面凹凸不平,进而使得光刻的准确性下降,因此,在使用全局曝光光刻制备的第一适配模块以及第二适配模块的层数不能超过预设值。
在实际应用场景中,结构模块的另一面还需要与辅助供电板相连接,因此,在各结构模块与辅助供电板之间,还可以设有第二适配模块,其中,第二适配模块的一面用于与各结构模块的硅通孔层键合,第二适配模块的另一面用于与辅助供电板键合,这里的第二适配模块可以包括一层重布线层。
从图4中可以看出,第二适配模块由重布线层组成,第二适配模块可以通过重布线层,组成需要贴装的每个异质异构芯粒的管脚对应的微焊盘,进而可以通过上述的微焊盘与辅助供电板相连接。
需要说明的是,由于每个异质异构芯粒的管脚的种类不同,因此,每个异质异构芯粒对应的结构模块在第二适配模块在对应着不同的区域,每个区域上包含有用于将不同的异质异构芯粒的管脚与辅助供电板相连接的微焊盘。
为了进一步地对上述的第二适配模块进行详细说明,本说明书还提供了第二适配模块中的重布线层的示意图,具体如图6所示。
从图6中可以看出,由于第二适配模块需要适配于需要贴装的不同的异质异构芯粒,因此,在第二适配模块的重布线层中包含有对应于每个异质异构芯粒中需要与辅助供电板相连接的管脚对应的微焊盘,在图6中,标有A的图形即为异质异构芯粒A的管脚对应的微焊盘,标有B的图形为异质异构芯粒B的管脚对应的微焊盘,而其他图形为同时对应于异质异构芯粒A和异质异构芯粒B的管脚的微焊盘,换句话说,就是异质异构芯粒A部分管脚和异质异构芯粒B的部分管脚共用的微焊盘。
在本说明书中,用于实现晶圆基板版图生成方法的执行主体,可以是指服务器等设置于业务平台的指定设备,也可以是指诸如台式电脑、笔记本电脑等指定设备,为了便于描述,下面仅以服务器是执行主体为例,对本说明书提供的晶圆基板版图生成方法进行说明。
S102:根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系。
S103:根据所述连接关系,生成所述结构模块的微焊盘阵列层对应的版图、所述结构模块的硅通孔层对应的版图,以及生成所述第一适配模块的每层重布线层和过孔层对应的版图,所述版图用于表示组成所述晶圆基板的每层结构所需的各基本单元的数量以及位置分布信息,所述基本单元包括:金属线、过孔、硅通孔中的至少一种。
进一步地,服务器可以根据需要连接的每个异质异构芯粒的管脚的管脚信息,确定各管脚之间的连接关系,并根据确定出的连接关系,生成结构模块的微焊盘阵列层对应的版图,以及生成第一适配模块的每层重布线层和过孔层对应的版图,这里的版图用于表示组成晶圆基板的每层结构所需的各基本单元的数量以及位置分布信息,这里的基本单元包括:金属线、过孔、硅通孔中的至少一种。
上述的连接关系可以包含两种,即一个异质异构芯粒的各管脚之间的连接关系,以及各异质异构芯粒的管脚与其他异质异构芯粒的管脚之间的连接关系。
具体地,服务器可以针对每个芯粒,根据该芯粒的各管脚的管脚信息,确定该芯粒的各管脚之间的连接关系。以及,可以针对每个芯粒,根据各芯粒的各管脚的管脚信息,确定该芯粒的各管脚与其他芯粒的各管脚之间的连接关系。
进一步地,服务器在生成结构模块的微焊盘阵列层对应的版图,以及生成第一适配模块的每层重布线层和过孔层对应的版图后,还可以对生成的版图进行异常检测,以避免存在生成的版图中各基本单元的布局不合理等问题。
具体地,服务器可以将生成的结构模块的微焊盘阵列层对应的版图,以及生成第一适配模块的每层重布线层和过孔层对应的版图,作为结构模块的微焊盘阵列层对应的初始版图,以及第一适配模块的每层重布线层和过孔层对应的初始版图。
进一步地,服务器可以根据结构模块的微焊盘阵列层对应的初始版图中包含的各基本单元的数量以及位置分布信息,以及第一适配模块的每层重布线层和过孔层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照结构模块的微焊盘阵列层对应的初始版图,以及第一适配模块的每层重布线层和过孔层对应的初始版图制备晶圆基板时是否存在异常。
若是,则重新生成结构模块的微焊盘阵列层对应的初始版图,以及第一适配模块的每层重布线层和过孔层对应的初始版图,若否,则将结构模块的微焊盘阵列层对应的初始版图,以及第一适配模块的每层重布线层和过孔层对应的初始版图,作为结构模块的微焊盘阵列层对应的最终的版图,以及第一适配模块的每层重布线层和过孔层对应的最终的版图。
上述的判断版图是否存在异常的方法可以是,根据版图中包含的各基本单元的数量以及位置分布信息,进行电源完整性分析,以及信号完整性分析,这里的电源完整性分析包括:各电压域电压降范围、电流密度,这里的信号完整性分析包括:信号的插入损耗、回波损耗、眼图及误码率。
需要说明的是,服务器在对结构模块的微焊盘阵列层对应的初始版图,进行异常检测的时候,并不需要针对每个结构模块都进行检测,而是仅需要针对其中的任意一个进行检测即可,具体地,服务器可以根据任意一个结构模块的微焊盘阵列层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照所述任意一个结构模块的微焊盘阵列层对应的初始版图,制备所述晶圆基板时是否存在异常。
同样地,服务器在对第一适配模块进行异常检测时,只需要根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中的至少部分初始版图包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常。
进一步地,服务器在生成最终的结构模块的微焊盘阵列层对应的版图,以及生成第一适配模块的每层重布线层和过孔层对应的版图后,还可以根据各异质异构芯粒的各管脚之间的连接关系,生成结构模块的硅通孔层对应的版图。
S104:根据所述结构模块的微焊盘阵列层对应的版图和所述结构模块的硅通孔层对应的版图,生成组成所述结构模块每层重布线层和每层过孔层对应的版图,以及生成所述第二适配模块对应的版图。
服务器在生成结构模块的微焊盘阵列层对应的版图,以及,结构模块的硅通孔层对应的版图后,可以根据生成的结构模块的微焊盘阵列层对应的版图,以及,结构模块的硅通孔层对应的版图,生成组成结构模块每层重布线层和每层过孔层对应的版图。
进一步地,服务器还可以针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成第二适配模块中对应于该结构模块的区域对应的版图。
另外,服务器在针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成第二适配模块中对应于该结构模块的区域对应的版图之前,还可以对结构模块对应的各层结构进行检测。
具体地,服务器还可以根据任意一个结构模块的各层结构对应的版图中包含的各基本单元的数量以及位置分布信息,判断按照所述任意一个结构模块的各层结构对应的版图,制备所述结构模块时是否存在异常,若是,则重新生成上述的任意一个结构模块的各层结构对应的版图,若否,则针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
S105:根据组成所述第一适配模块、所述结构模块、以及所述第二适配模块所需的每层结构对应的版图,确定所述晶圆基板对应的版图。
进一步地,在得到组成晶圆基板的第一适配模块的每层结构对应的版图,结构模块的每层结构对应的版图,以及第二适配模块的每层结构对应的版图后,即得到晶圆基板对应的版图。
从上述内容中可以看出,服务器可以通过将组成晶圆基板的各层结构划分为两个不同的模块,并且在生成第一适配模块和结构模块对应的版图时可以分别基于不同的光刻工艺进行生成,通过第一适配模块在结构模块和异质异构芯粒之间进行适配,通过结构模块实现对应的结构功能连接,以及通过第二适配模块在结构模块和辅助供电板之间进行适配,进而使得可以生成能够适配于各种异质异构芯粒的晶圆基板版图。
以上为本说明书的一个或多个实施例提供的晶圆基板版图生成方法,基于同样的思路,本说明书还提供了相应的晶圆基板版图生成装置,如图7所示。
图7为本说明书提供的一种晶圆基板版图生成装置的示意图,包括:
获取模块701,用于获取需要连接的芯粒的管脚信息,所述管脚信息包括:所述芯粒的每个管脚的位置信息,所述芯粒的每个管脚功能信息;
第一确定模块702,用于根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系;
第一生成模块703,用于根据所述连接关系,生成所述结构模块的微焊盘阵列层对应的版图、所述结构模块的硅通孔层对应的版图,以及生成所述第一适配模块的每层重布线层和过孔层对应的版图,所述版图用于表示组成所述晶圆基板的每层结构所需的各基本单元的数量以及位置分布信息,所述基本单元包括:金属线、过孔、硅通孔中的至少一种;
第二生成模块704,用于根据所述结构模块的微焊盘阵列层对应的版图和所述结构模块的硅通孔层对应的版图,生成组成所述结构模块每层重布线层和每层过孔层对应的版图,以及生成所述第二适配模块对应的版图;
第二确定模块705,用于根据组成所述第一适配模块、所述结构模块、以及所述第二适配模块所需的每层结构对应的版图,确定所述晶圆基板对应的版图。
可选地,所述第一确定模块702具体用于,针对每个芯粒,根据该芯粒的各管脚的管脚信息,确定该芯粒的各管脚之间的连接关系。
可选地,所述第一确定模块702具体用于,针对每个芯粒,根据各芯粒的各管脚的管脚信息,确定该芯粒的各管脚与其他芯粒的各管脚之间的连接关系。
可选地,所述第一生成模块703具体用于,根据所述连接关系,生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常;若是,则重新生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;若否,则将所述第一适配模块的每层重布线层和过孔层对应的初始版图,作为所述第一适配模块的每层重布线层和过孔层对应的版图。
可选地,所述第一生成模块703具体用于,根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中的至少部分初始版图包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常。
可选地,所述第二生成模块704具体用于,针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
可选地,所述第二生成模块704具体用于,根据任意一个结构模块的各层结构对应的版图中包含的各基本单元的数量以及位置分布信息,判断按照所述任意一个结构模块的各层结构对应的版图,制备所述结构模块时是否存在异常;若否,则针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
本说明书还提供了一种计算机可读存储介质,该存储介质存储有计算机程序,计算机程序可用于执行上述图1提供的一种的方法。
本说明书还提供了图8所示的一种对应于图1的电子设备的示意结构图。如图8所示,在硬件层面,该电子设备包括处理器、内部总线、网络接口、内存以及非易失性存储器,当然还可能包括其他业务所需要的硬件。处理器从非易失性存储器中读取对应的计算机程序到内存中然后运行,以实现上述图1所述的方法。
当然,除了软件实现方式之外,本说明书并不排除其他实现方式,比如逻辑器件抑或软硬件结合的方式等等,也就是说以下处理流程的执行主体并不限定于各个逻辑单元,也可以是硬件或逻辑器件。
在20世纪90年代,对于一个技术的改进可以很明显地区分是硬件上的改进(例如,对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而,随着技术的发展,当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此,不能说一个方法流程的改进就不能用硬件实体模块来实现。例如,可编程逻辑器件(Programmable Logic Device,PLD)(例如现场可编程门阵列(Field Programmable GateArray,FPGA))就是这样一种集成电路,其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上,而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且,如今,取代手工地制作集成电路芯片,这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现,它与程序开发撰写时所用的软件编译器相类似,而要编译之前的原始代码也得用特定的编程语言来撰写,此称之为硬件描述语言(Hardware Description Language,HDL),而HDL也并非仅有一种,而是有许多种,如ABEL(Advanced Boolean Expression Language)、AHDL(Altera Hardware DescriptionLanguage)、Confluence、CUPL(Cornell University Programming Language)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等,目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚,只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中,就可以很容易得到实现该逻辑方法流程的硬件电路。
控制器可以按任何适当的方式实现,例如,控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(Application Specific Integrated Circuit,ASIC)、可编程逻辑控制器和嵌入微控制器的形式,控制器的例子包括但不限于以下微控制器:ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20以及Silicone Labs C8051F320,存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道,除了以纯计算机可读程序代码方式实现控制器以外,完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件,而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至,可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
上述实施例阐明的系统、装置、模块或单元,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的,计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本说明书时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本领域内的技术人员应明白,本说明书的实施例可提供为方法、系统、或计算机程序产品。因此,本说明书可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本说明书可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本说明书是参照根据本说明书实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本说明书的实施例可提供为方法、系统或计算机程序产品。因此,本说明书可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本说明书可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本说明书可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于系统实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅为本说明书的实施例而已,并不用于限制本说明书。对于本领域技术人员来说,本说明书可以有各种更改和变化。凡在本说明书的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本说明书的权利要求范围之内。
Claims (16)
1.一种晶圆基板版图生成方法,其特征在于,所述方法应用于生成晶圆基板版图,所述晶圆基板包括:第一适配模块、第二适配模块、各结构模块,其中,每个结构模块对应的版图相同,每个结构模块与每个芯粒一一对应,所述结构模块由微焊盘阵列层、硅通孔层、至少一个重布线层以及至少一个过孔层组成,所述第一适配模块的一面用于与不同功能的各芯粒的管脚键合,所述第一适配模块的另一面用于与所述各结构模块的微焊盘阵列层键合,所述第二适配模块的一面用于与所述各结构模块的硅通孔层键合,所述第二适配模块的另一面用于与辅助供电板键合,所述方法包括:
获取需要连接的芯粒的管脚信息,所述管脚信息包括:所述芯粒的每个管脚的位置信息,所述芯粒的每个管脚功能信息;
根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系;
根据所述连接关系,生成所述结构模块的微焊盘阵列层对应的版图、所述结构模块的硅通孔层对应的版图,以及生成所述第一适配模块的每层重布线层和过孔层对应的版图,所述版图用于表示组成所述晶圆基板的每层结构所需的各基本单元的数量以及位置分布信息,所述基本单元包括:金属线、过孔、硅通孔中的至少一种;
根据所述结构模块的微焊盘阵列层对应的版图和所述结构模块的硅通孔层对应的版图,生成组成所述结构模块每层重布线层和每层过孔层对应的版图,以及生成所述第二适配模块对应的版图;
根据组成所述第一适配模块、所述结构模块、以及所述第二适配模块所需的每层结构对应的版图,确定所述晶圆基板对应的版图。
2.如权利要求1所述的方法,其特征在于,根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系,具体包括:
针对每个芯粒,根据该芯粒的各管脚的管脚信息,确定该芯粒的各管脚之间的连接关系。
3.如权利要求1所述的方法,其特征在于,根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系,具体包括:
针对每个芯粒,根据各芯粒的各管脚的管脚信息,确定该芯粒的各管脚与其他芯粒的各管脚之间的连接关系。
4.如权利要求1所述的方法,其特征在于,根据所述连接关系,生成所述第一适配模块的每层重布线层和过孔层对应的版图,具体包括:
根据所述连接关系,生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;
根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常;
若是,则重新生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;
若否,则将所述第一适配模块的每层重布线层和过孔层对应的初始版图,作为所述第一适配模块的每层重布线层和过孔层对应的版图。
5.如权利要求4所述的方法,其特征在于,根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常,具体包括:
根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中的至少部分初始版图包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常。
6.如权利要求1所述的方法,其特征在于,生成所述第二适配模块对应的版图,具体包括:
针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
7.如权利要求6所述的方法,其特征在于,针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图,具体包括:
根据任意一个结构模块的各层结构对应的版图中包含的各基本单元的数量以及位置分布信息,判断按照所述任意一个结构模块的各层结构对应的版图,制备所述结构模块时是否存在异常;
若否,则针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
8.一种晶圆基板版图生成装置,其特征在于,包括:
获取模块,用于获取需要连接的芯粒的管脚信息,所述管脚信息包括:所述芯粒的每个管脚的位置信息,所述芯粒的每个管脚功能信息;
第一确定模块,用于根据所述管脚信息,确定所述芯粒的各管脚之间的连接关系;
第一生成模块,用于根据所述连接关系,生成结构模块的微焊盘阵列层对应的版图、所述结构模块的硅通孔层对应的版图,以及生成第一适配模块的每层重布线层和过孔层对应的版图,所述版图用于表示组成所述晶圆基板的每层结构所需的各基本单元的数量以及位置分布信息,所述基本单元包括:金属线、过孔、硅通孔中的至少一种;
第二生成模块,用于根据所述结构模块的微焊盘阵列层对应的版图和所述结构模块的硅通孔层对应的版图,生成组成所述结构模块每层重布线层和每层过孔层对应的版图,以及生成第二适配模块对应的版图;
第二确定模块,用于根据组成所述第一适配模块、所述结构模块、以及所述第二适配模块所需的每层结构对应的版图,确定所述晶圆基板对应的版图。
9.如权利要求8所述的装置,其特征在于,所述第一确定模块具体用于,针对每个芯粒,根据该芯粒的各管脚的管脚信息,确定该芯粒的各管脚之间的连接关系。
10.如权利要求8所述的装置,其特征在于,所述第一确定模块具体用于,针对每个芯粒,根据各芯粒的各管脚的管脚信息,确定该芯粒的各管脚与其他芯粒的各管脚之间的连接关系。
11.如权利要求8所述的装置,其特征在于,所述第一生成模块具体用于,根据所述连接关系,生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常;若是,则重新生成所述第一适配模块的每层重布线层和过孔层对应的初始版图;若否,则将所述第一适配模块的每层重布线层和过孔层对应的初始版图,作为所述第一适配模块的每层重布线层和过孔层对应的版图。
12.如权利要求11所述的装置,其特征在于,所述第一生成模块具体用于,根据所述第一适配模块的每层重布线层和过孔层对应的初始版图中的至少部分初始版图包含的各基本单元的数量以及位置分布信息,判断按照所述第一适配模块的每层重布线层和过孔层对应的初始版图制备所述晶圆基板时是否存在异常。
13.如权利要求8所述的装置,其特征在于,所述第二生成模块具体用于,针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
14.如权利要求8所述的装置,其特征在于,所述第二生成模块具体用于,根据任意一个结构模块的各层结构对应的版图中包含的各基本单元的数量以及位置分布信息,判断按照所述任意一个结构模块的各层结构对应的版图,制备所述结构模块时是否存在异常;若否,则针对每个结构模块,根据该结构模块对应的芯粒的管脚信息,以及该结构模块的硅通孔层对应的版图,生成所述第二适配模块中对应于该结构模块的区域对应的版图。
15.一种计算机可读存储介质,其特征在于,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时实现上述权利要求1~7任一项所述的方法。
16.一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现上述权利要求1~7任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310223644.6A CN116108796A (zh) | 2023-03-02 | 2023-03-02 | 一种晶圆基板版图生成方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310223644.6A CN116108796A (zh) | 2023-03-02 | 2023-03-02 | 一种晶圆基板版图生成方法、装置、设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116108796A true CN116108796A (zh) | 2023-05-12 |
Family
ID=86254384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310223644.6A Pending CN116108796A (zh) | 2023-03-02 | 2023-03-02 | 一种晶圆基板版图生成方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116108796A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116845047A (zh) * | 2023-08-30 | 2023-10-03 | 之江实验室 | 晶圆基板布线方法、装置及可读存储介质 |
-
2023
- 2023-03-02 CN CN202310223644.6A patent/CN116108796A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116845047A (zh) * | 2023-08-30 | 2023-10-03 | 之江实验室 | 晶圆基板布线方法、装置及可读存储介质 |
CN116845047B (zh) * | 2023-08-30 | 2024-01-09 | 之江实验室 | 晶圆基板布线方法、装置及可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6714903B1 (en) | Placement and routing of circuits using a combined processing/buffer cell | |
US8775998B2 (en) | Support device of three-dimensional integrated circuit and method thereof | |
US6225143B1 (en) | Flip-chip integrated circuit routing to I/O devices | |
US6057169A (en) | Method for I/O device layout during integrated circuit design | |
CN107690700B (zh) | 用于层叠封装结构的中介体 | |
CN110675903B (zh) | 包括绕过物理层的硅通孔(tsv)的可配置随机存取存储器(ram)阵列 | |
CN116011394B (zh) | 一种异常检测方法、装置、设备及存储介质 | |
CN116108796A (zh) | 一种晶圆基板版图生成方法、装置、设备及存储介质 | |
US20230205967A1 (en) | Through-silicon via in integrated circuit packaging | |
US8082537B1 (en) | Method and apparatus for implementing spatially programmable through die vias in an integrated circuit | |
CN111241763B (zh) | 集成电路装置、集成电路共设计方法及集成电路模拟方法 | |
US9698123B2 (en) | Apparatus for stacked electronic circuitry and associated methods | |
US20090057914A1 (en) | Multiple chip semiconductor device | |
US11869874B2 (en) | Stacked die circuit routing system and method | |
US20080296628A1 (en) | Semiconductor integrated circuit and method for manufacturing same | |
US6957413B1 (en) | System and method for specifying integrated circuit probe locations | |
US20230139843A1 (en) | Semiconductor devices and methods of manufacturing thereof | |
US11978723B2 (en) | Vertical interconnect structures in three-dimensional integrated circuits | |
US11011459B1 (en) | Back-end-of-line (BEOL) on-chip sensor | |
US20200126910A1 (en) | On-die termination (odt) circuit configurable with via layer to support multiple standards | |
US20190115293A1 (en) | Multiple ball grid array (bga) configurations for a single integrated circuit (ic) package | |
CN117616418A (zh) | 自动化再分布层功率连接 | |
CN118043960A (zh) | 玻璃芯封装基板 | |
CN117613048A (zh) | 晶上系统晶圆基板互连信息构建方法及系统 | |
CN118210195A (zh) | 共乘光掩模的设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |