CN102347302A - 半导体装置及配线设计方法 - Google Patents

半导体装置及配线设计方法 Download PDF

Info

Publication number
CN102347302A
CN102347302A CN2011100961772A CN201110096177A CN102347302A CN 102347302 A CN102347302 A CN 102347302A CN 2011100961772 A CN2011100961772 A CN 2011100961772A CN 201110096177 A CN201110096177 A CN 201110096177A CN 102347302 A CN102347302 A CN 102347302A
Authority
CN
China
Prior art keywords
mentioned
distribution
wiring layer
pad electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100961772A
Other languages
English (en)
Other versions
CN102347302B (zh
Inventor
濑田涉二
井熊秀明
大胁幸人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102347302A publication Critical patent/CN102347302A/zh
Application granted granted Critical
Publication of CN102347302B publication Critical patent/CN102347302B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种半导体装置，具有LSI基板，该LSI基板具有：半导体基板；在上述半导体基板上的中央区域设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层组成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层。该半导体装置具有在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层。该半导体装置具有在上述第二再配线层上设置的多个球电极。上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接。

Description

半导体装置及配线设计方法
相关申请的交叉参照
本申请基于2010年7月28日提交的在先日本专利申请No.2010-169431并且要求其优先权，其全部内容通过参照合并于此。
技术领域
本发明涉及应用WCSP(Wafer level Chip Size Package，晶圆级芯片封装)的半导体装置以及配线设计方法。
背景技术
以往，因为WCSP的再配线是一层，所以与BGA(Ball Grid Array，球栅阵列)那样的多层基板相比，配线非常困难。
因此，根据焊盘的布局，存在不能配线的信号线、或电源、地线(グランド)，LSI的制造本身也困难。
特别是，在配置硬宏(Hard Macro)的情况下由于焊盘的位置已定，所以不能自由地改变焊盘的位置，再配线的配线变得困难。
由此，例如需要重新进行布局等，不仅延迟产品开发的日程，而且也使硬宏本身的性能降低。
发明内容
本发明要解决的课题是提供一种半导体装置以及配线设计方法，其能够缩小芯片尺寸，能够容易地进行再配线的配线。
实施方式的半导体装置的特征在于，具有：LSI基板；在上述LSI基板上设置的、具有与下述第一焊盘电极连接的再配线的第二再配线层；和在上述第二再配线层上设置的多个球电极，所述LSI基板具有：半导体基板；在上述半导体基板上的中央区域设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层组成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层，
上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接。
另一实施方式的配线设计方法是一种半导体装置的配线设计方法，该半导体装置具有：LSI基板，所述LSI基板具有：半导体基板；在上述半导体基板上的中央区域内设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层组成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和被覆上述第一焊盘电极的绝缘膜层；
在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层；和
在上述第二再配线层上设置的多个球电极，
上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接，所述方法的特征在于，
取得上述第一焊盘电极的位置信息，
设定上述第一再配线层中的上述多个配线层的连接关系，
设定上述第二再配线层中的上述再配线的连接关系，
根据上述第一再配线层以及上述第二再配线层中的上述连接关系，制作WCSP掩膜。
根据上述结构的半导体装置以及配线设计方法，能够缩小芯片尺寸，并且能够容易地进行再配线的配线。
附图说明
图1是表示实施例1的半导体装置100的结构的一例的图。
图2是表示从上方看到的图1所示的半导体装置100的一例的俯视图。
图3是表示沿图2的A-A线的半导体装置100的剖面的一例的剖视图。
图4是表示从上方看到的图1所示的半导体装置100的另一例的俯视图。
图5是表示沿图4的A-A线的半导体装置100的剖面的一例的剖视图。
图6是表示从上方看到的图1所示的半导体装置100的再一例的俯视图。
图7是表示沿图6的A-A线的半导体装置100的剖面的一例的剖视图。
图8是表示从上方看到的图1所示的半导体装置100的再另一例的俯视图。
图9是表示沿图6的A-A线的半导体装置100的剖面的一例的剖视图。
图10是用于说明从图8所示的半导体装置100的LSI看到的电源·接地用的配线的阻抗的模型。
图11是表示从上方看到的图1所示的半导体装置100的其他一例的俯视图。
图12是表示半导体装置100的配线设计方法的流程的一例的图。
图13是表示半导体装置100的配线设计方法的流程的另一例的图。
具体实施方式
遵照实施例的半导体装置具有LSI基板，该LSI基板具有：半导体基板；在上述半导体基板上的中央区域内设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层组成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层。半导体装置具有在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层。半导体装置具有在上述第二再配线层上设置的多个球电极。上述第一再配线层电连接上述LSI核心部和上述第一焊盘电极。
以下根据附图说明各实施例。
[实施例1]
图1是表示实施例1的半导体装置100的结构的一例的图。另外，图2是表示从上方看到的图1所示的半导体装置100的一例的俯视图。另外，图3是表示沿图2的A-A线的半导体装置100的剖面的一例的剖视图。此外，为简单起见，在图2中，省略第一再配线区3。
如图1到图3所示，半导体装置100具有近似为矩形的LSI(Large ScaleIntegration，大规模集成电路)基板1、近似矩形的第一再配线区(再配线层)3、和多个球电极(凸块)2a、2b、2c。
LSI基板1形成半导体集成电路(未图示)。该LSI基板1具有近似矩形的半导体基板(例如硅基板)1a1、第二再配线区(再配线层)1a2、LSI核心1a3、外周焊盘区1a4、绝缘膜(绝缘层)1b、和多个焊盘电极4a(4a1～4a3)、4c(4c1～4c3)。
多个焊盘电极4a(4a1～4a3)、4c(4c1～4c3)设置于LSI基板1的上表面。焊盘电极4a(4a1～4a3)、4c(4c1～4c3)例如连接于半导体集成电路(未图示)或者LSI核心1a3等。另外，焊盘电极4a、4c例如经由再配线(未图示)与球电极2a、2b、2c连接。
另外，绝缘膜1b设置于LSI基板1的上表面，以使覆盖该半导体集成电路和多个焊盘电极4a(4a1～4a3)、4c(4c1～4c3)。
LSI核心1a3设置于半导体基板1a1上的中央区域。该LSI核心1a3，在其上表面的端部设有多个焊盘电极4a(4a1～4a3)、4c(4c1～4c3)中的第一焊盘电极4c1～4c3。
该LSI核心1a3例如是IP(Intellectual Property，知识产权)核心等的LSI核心。该LSI核心1a3是半导体基板(硅基板)1a1的多层配线层。
例如，如图3所示，第一焊盘电极4c1经由多条第一接触配线中的一条(第一接触配线7c)与多个球电极中位于上方的第一球电极2c连接。此外，该第一接触配线7c根据需要也可以省略。
此外，在LSI核心1a3上设置的焊盘电极4c1～4c3根据需要也可以省略。在省略焊盘电极4c1～4c3的情况下，后述的第二再配线区的再配线层不使用焊盘电极而与LSI核心1a3电连接。
另外，第二再配线区1a2在半导体基板1a1上与LSI核心1a3邻接地(以包围LSI核心1a3的方式)设置。
该第二再配线区1a2形成连接第一焊盘电极4c1～4c3和第二焊盘电极4a1～4a3的配线层6b1、6b2、6b3。配线层6b1、6b2、6b3通过多个层构成。另外，配线层6b1、6b2、6b3例如是信号配线、电源配线、以及接地配线的任何一个。
另外，例如如图3所示，该第二再配线区1a2形成与第一焊盘电极4c1连接的第二接触配线9b1、与第二接触配线9b1连接的配线层6b1、以及与多个焊盘电极中的第二焊盘电极4a1和配线层6b1连接的第三接触配线9b2。
另外，例如，与在第二焊盘电极4a2上的第三接触配线9b2连接的配线层6b2通过多层构成。由此配线6b2的配线电阻变小，能够抑制IP压降(IRドロツプ)或者电迁移。
外周焊盘区1a4在半导体基板1a1外周上，与第二再配线区1a2(以包围第二再配线区1a2的方式)邻接地设置。
此外，在该外周焊盘区1a4上，在LSI基板1的基板面上，以沿着平行的LSI基板1的边的方式并排设置有第二焊盘电极4a、4a1、4a2。
另外，近似矩形的第一再配线区3设置在LSI基板1的绝缘膜1b上。该第一再配线区3包含：在绝缘膜1b上设置的聚酰亚胺膜(树脂膜)3a、3b；倒装片用的连接电极5；接触配线(通孔(ビア))7a1、7a2、7c；和再配线8b1、8b2。该第一再配线区3仅由一层配线层构成。
例如如图3所示，多个第一接触配线7a1、7a2、7c连接于多个焊盘电极4a(4a1～4a3)、4c(4c1～4c3)中的某一个(焊盘电极4a1、4a2、4c1)。
另外，再配线8b1、8b2连接于第一接触配线7a1、7a2。
另外例如，第二焊盘电极4a1、4a2分别经由第一接触配线7a1、7a2和再配线8b1、8b2与球电极2b连接。连接于这些第二焊盘电极4a1、4a2的多个球电极2b位于第二再配线区1a2上。
连接电极5连接到球电极(凸块)2a、2b、2c的下方。另外，在球电极2c和接触配线7c之间设置的连接电极5与球电极2c和第一接触配线7c电连接。
多个球电极2a、2b、2c在第一再配线区3上以矩阵状设置，其间隔例如为0.4mm左右。但是，多个球电极(凸块)2a、2b、2c不一定需要以矩阵状设置，另外根据需要设定其间隔。
如上所述，第二再配线区1a2形成与第一焊盘电极4c1连接的第二接触配线9b1、与第二接触配线9b1连接的配线层6b1、以及与第二焊盘电极4a1和配线层6b1连接的第三接触配线9b2，该第二再配线区1a2在半导体基板1a1上邻接LSI核心1a3地设置。
由此能够削减第一再配线区3的再配线。因此，在形成WCSP的再配线时，不用增加配线层的数目，而能够进行再配线的配线。
由此，WCSP中的配线变得容易，并且能够缩小LSI基板1的面积。亦即，能够提高每一枚晶圆的良品率，进而能够增加每一枚晶圆的芯片数。
如上所述，根据本实施例1的半导体装置，能够缩小芯片尺寸，并且能够使再配线层的配线变得容易。
[实施例2]
在本实施例2中，对能够缩小芯片尺寸且能够使再配线层的配线变得容易的半导体装置的另一个结构例进行说明。此外，本实施例2的半导体装置的整体结构也用图1的半导体装置100表示。
图4是表示从上方看到的图1所示的半导体装置100的另一例的俯视图。另外，图5是表示沿图4的A-A线的半导体装置100的剖面的一例的剖视图。此外，在图4、图5中，与图1到图3的符号相同的符号表示与实施例1同样的结构。
如图4以及图5所示，在本实施例2中的半导体装置100，与实施例1相比，不同点在于，在LSI基板1的第二再配线区1a2上设置有焊盘电极4b1、4b3、4b4。
亦即，第二再配线区1a2形成有连接第一焊盘电极4c1、4c3、4c4和第二焊盘电极4b1、4b3、4b4的配线层6b1、6b3、6b4。配线层6b1、6b3、6b4例如是信号配线、电源配线、以及接地配线的任何一个。
另外，例如如图5所示，该第二再配线区1a2形成有与第一焊盘电极4c1连接的第二接触配线9b1、与第二接触配线9b1连接的配线层6b1、以及与多个焊盘电极中的第二焊盘电极4b1和配线层6b1连接的第三接触配线9b2。
另外，配线层6b4经由第三接触配线9b4连接于第二焊盘电极4b4。
如上所述，第二再配线区1a2形成有与第一焊盘电极4c1连接的第二接触配线9b1、与第二接触配线9b1连接的配线层6b1、以及与第二焊盘电极4a1和配线层6b1连接的第三接触配线9b2，该第二再配线区1a2在半导体基板1a1上邻接LSI核心1a3地设置。
由此，和实施例1同样地，能够削减第一再配线区3的再配线。因此，在形成WCSP的再配线时，不用增加配线层的数目，而能够进行再配线的配线。
由此，和实施例1同样地，WCSP中的配线变得容易，并且能够缩小LSI基板1的面积。亦即能够提高每一枚晶片的良品率，进而能够增加每一枚晶圆的芯片数。
如上所述，根据本实施例2的半导体装置，和实施例1同样地，能够缩小芯片尺寸，并且能够使再配线层的配线变得容易。
[实施例3]
在本实施例3中，对在第二再配线区以及LSI核心内配置电源用或者接地用的配线层而能够提高电源·接地的特性、缩小芯片尺寸、使再配线层的配线变得容易的半导体装置的结构例进行说明。此外，本实施例3的半导体装置的整体结构也用图1的半导体装置100表示。
图6是表示从上方看到的图1所示的半导体装置100的另一例的俯视图。另外，图7是表示沿图6的A-A线的半导体装置100的剖面的一例的剖视图。此外，在图6、图7中，与图1到图3的符号相同的符号表示与实施例1同样的结构。另外，配置于图6、图7所示的LSI核心1a3内的电源用或者接地用的电压配线层11a虽然在实施例1、2中未图示，但是也是在实施例1、2中包含的结构。
如图6以及图7所示，在本实施例3中，半导体装置100，与实施例1相比，不同点在于，在第二再配线区1a2配置电源用或者接地用的电压配线层11b。
LSI核心1a3包含第一电压配线层11a，该第一电压配线层11a在LSI核心1a3内沿LSI核心1a3的外周而形成。该第一电压配线层11a经由接触配线9a7与第一焊盘电极4c7连接而施加第一电压(电源电压或者接地电压)。
另外，第二再配线区1a2包含沿LSI核心1a3的外周而形成的第二电压配线层11b。该第二电压配线层11b经由接触配线9b4、焊盘电极4b4、第一接触配线7b、再配线8b4、第一接触配线7c、第一焊盘电极4c7、接触配线9a7而与第一电压配线层11a电连接。同样，焊盘电极4c6和焊盘电极4b6、焊盘电极4c5和焊盘电极4b5分别电连接。
此外，电压配线层11a，因为具有端部11c，所以与以环状连接的情况相比，能够降低在电源电压(或者接地电压)中包含的噪声的影响。
这样，在本实施例3中，在第二再配线区1a2以及LSI核心1a3内配置电源用或者接地用的第一、第二电压配线层11a、11b，从而能够提高电源·接地的特性生。
另外，第二再配线区1a2和实施例1同样地形成，与第一焊盘电极4c1连接的第二接触配线9b1、与第二接触配线9b1连接的配线层6b1、中继两个配线层6b1的接触配线9b3、以及与第二焊盘电极4a1和配线层6b1连接的第三接触配线9b2，另外，第二再配线区1a2在半导体基板1a1上与LSI核心1a3邻接地设置。
由此，和实施例1同样地，能够削减第一再配线区3的再配线。因此，在形成WCSP的再配线时，不用增加配线层的数目，而能够进行再配线的配线。
由此，和实施例1同样地，WCSP中的配线变得容易，并且能够缩小LSI基板1的面积。亦即能够提高每一枚晶圆的良品率，进而能够增加每一枚晶圆的芯片数。
如上所述，根据本实施例3的半导体装置，和实施例1同样地，能够缩小芯片尺寸，并且能够使再配线层的配线变得容易。
[实施例4]
在本实施例4中，对在第二再配线区以及LSI核心内配置电源用以及接地用的配线层而能够提高电源·接地的特性、缩小芯片尺寸、使再配线层的配线变得容易的半导体装置的结构例进行说明。此外，本实施例4的半导体装置的整体结构也用图1的半导体装置100表示。
图8是表示从上方看到的图1所示的半导体装置100的另一例的俯视图。另外，图9是表示沿图8的A-A线的半导体装置100的剖面的一例的剖视图。此外，在图8、图9中，与图6、7的符号相同的符号表示与实施例3同样的结构。
如图8以及图9所示，在本实施例4中，半导体装置100与实施例3相比，不同点在于，在第二再配线区1a2内还配置有电源用或者接地用的电压配线层12。
亦即，第二再配线区1a2还包含沿LSI核心1a3的外周形成的、施加有第二电压的第三电压配线层12。此外，在第一、第二电压配线层11a、11b上施加第一电压(电源电压或者接地电压的任一方)时，该第二电压是电源电压或者上述接地电压的剩余的另一方。
该第三电压配线层12经由焊盘电极4b12与被施加了电源电压或者接地电压的球电极电连接。
此外，电压配线层12，因为具有端部12c，所以与以环状连接的情况相比，能够降低在电源电压(或者接地电压)中包含的噪声的影响。
这样，在本实施例4中，通过在第二再配线区1a2以及LSI核心1a3内配置电源用或者接地用的第一、第二电压配线层11a、11b，并且在第二再配线区1a2中配置电源用或者接地用的第三电压配线层12，而能够提高电源·接地的特性。
另外，第二再配线区1a2，和实施例1同样地形成有，与第一焊盘电极4c1连接的第二接触配线9b1、与第二接触配线9b1连接的配线层6b1、中继两个配线层6b1的接触配线9b3、以及与第二焊盘电极4a1和配线层6b1连接的第三接触配线9b2。另外，第二再配线区1a2在半导体基板1a1上与LSI核心1a3邻接地设置。
由此，与实施例3同样地，能够削减第一再配线区3的再配线。因此，在形成WCSP的再配线时，不用增加配线层的数目，而能够进行再配线的配线。
由此，和实施例3同样地，WCSP中的配线变得容易，并且能够缩小LSI基板1的面积。亦即能够提高每一枚晶圆的良品率，进而能够增加每一枚晶圆的芯片数。
这里，图10是用于说明从图8表示的半导体装置100的LSI看到的电源接地用的配线的阻抗的模型。此外，在图10中，ZVDDS是第一、第二电压配线层11a、11b的阻抗，ZVSS是第三电压配线层12的阻抗。Zba11是球电极的阻抗。
如图10所示，第一、第二电压配线层11a、11b的阻抗ZVDDS，通过多个并列地与第一、第二电压配线层11a、11b连接而缩小，同样，第三电压配线层12的阻抗ZVSS，通过多个并列地与第三电压配线层12连接而缩小。由此降低IR压降、电迁移、噪声等。亦即，削减LSI基板1的LSI内部的电阻值。
如上所述，根据本实施例4的半导体装置，和实施例1同样地，能够缩小芯片尺寸，并且能够使再配线层的配线变得容易。
[实施例5]
在本实施例5中，对通过使用FPGA(Field Programmable Gate Array，现场可编程门阵列)用的程序元件来设定第二再配线区的连接关系，从而能够缩小芯片尺寸并且能够使再配线层的配线变得容易的半导体装置的结构例进行说明。此外，本实施例5的半导体装置的整体结构也用图1的半导体装置100表示。
图11是表示从上方看到的图1所示的半导体装置100的其他一例的俯视图。此外，在图11中，与图2的符号相同的符号表示与实施例1同样的结构。另外，沿图11的A-A线的半导体装置100的剖面，是与图3同样的结构。
如图11所示，在本实施例5中，半导体装置100与实施例1相比，不同点在于，具有FPGA用的程序元件10。
这里，第二再配线区1a2，应用FPGA，通过配线程序(电路信息)的设定，能够改变配线层6b1～6b3、第二接触配线9b1、以及第三接触配线9b2的连接关系。该第二再配线区1a2包含对设定该连接关系的配线程序进行存储的程序元件10。此外，在该连接关系中，也可以包含图8、图9中表示的第一～第三电压配线层等。
该程序元件10在第二再配线区内配置。该程序元件10例如由NAND型闪存、SRAM、FeRAM等构成。
另外，通过用程序元件10来设定第二再配线区1a2的连接关系，第二再配线区1a2和实施例1同样地具有，与第一焊盘电极4c1连接的第二接触配线9b1、与第二接触配线9b1连接的配线层6b1、以及与第二焊盘电极4a1和配线层6b1连接的第三接触配线9b2。
由此，与实施例1同样地能够削减第一再配线区3的再配线。因此，在形成WCSP的再配线时，不用增加配线层的数目，而能够进行再配线的配线。
由此，和实施例1同样地，WCSP中的配线变得容易，并且能够缩小LSI基板1的面积。亦即能够提高每一枚晶圆的良品率，进而能够增加每一枚晶圆的芯片数。
另外，因为通过改变该配线程序能够容易地改变该连接关系，所以不需要由于该连接关系的连接错误所导致的掩膜精炼(mask refine)。
如上所述，根据本实施例5的半导体装置，和实施例1同样地，能够缩小芯片尺寸，并且能够使再配线层的配线变得容易。
[实施例6]
在实施例6中，说明实施例1到实施例4的半导体装置100的配线设计方法。
图12是表示半导体装置100的配线设计方法的流程的一例的图。这里，对在实施例4中表示的半导体装置100中应用的情况进行说明。
如图12所示，首先，取得包含第一焊盘电极4c1及第二焊盘电极4a1的LSI核心1a3上、第二再配线区1a2上、外周焊盘区1a4上的焊盘电极的位置信息(步骤S1)。
接着，设定第二再配线区1a2中的、各焊盘电极的连接(步骤S2)。例如，设定连接第一焊盘电极4c1和第二焊盘电极4a1的、第二接触配线9b1及第三接触配线9b3以及配线层6b1的连接关系。
接着，设定第二再配线区1a2中的电压配线层的IR压降(步骤S3)。例如，根据设定了第一～第三电压配线层11a、11b、12的线宽等的IR压降来决定。
接着，设定第一再配线区3中的、再配线的连接。例如设定再配线8b1、8b4的连接(步骤S4)。
接着根据第一再配线区3以及第二再配线区1a2的连接关系来制作WCSP掩膜(步骤S5)。
通过以上的流程，制作用于形成半导体装置100的WCSP掩膜。
根据使用该WCSP掩膜而作出的半导体装置，和实施例4同样地，能够缩小芯片尺寸，并且能够使再配线层的配线变得容易。
[实施例7]
在实施例7中，对用于设计实施例5的半导体装置100的程序元件10的配线程序的配线设计方法进行说明。
图13是表示半导体装置100的配线设计方法的流程的另一例的图。这里，对应用于实施例5所示的半导体装置100的情况进行说明。
如图13所示，首先，取得包含第一焊盘电极4c1及第二焊盘电极4a1的LSI核心1a3上、第二再配线区1a2上、外周焊盘区1a4上的焊盘电极的位置信息(步骤S11)。
接着，设定第二再配线区1a2中的、各焊盘电极的连接(步骤S12)。例如，设定连接第一焊盘电极4c1和第二焊盘电极4a1的、第二接触配线9b1及第三接触配线9b3以及配线层6b1的连接关系。
接着，设定第二再配线区1a2中的电压配线层的IR压降(步骤S13)。虽然在实施例5的半导体装置100中未表示，但是在实施例4的半导体装置100的情况下，根据设定了第一～第三电压配线层11a、11b、12的线宽等的IR压降决定。
接着，设定第一再配线区3中的再配线的连接。例如设定再配线8b1、8b4的连接(步骤814)。
接着根据第一再配线区3以及第二再配线区1a2中的连接关系制作配线程序(步骤S15)。
通过以上的流程制作用于形成半导体装置100的配线程序。
根据通过设定了该配线程序的程序元件10而设定了第二再配线区1a2的连接关系的半导体装置100，和实施例5同样地，能够缩小芯片尺寸，并且能够使再配线层的配线变得容易。
虽然说明了本发明的几个实施例，但这些实施例仅作为例子而提出，并不意在限定发明的范围。这些新的实施例能够以其他各种形态来实施，在不脱离发明主旨的范围内可以进行各种省略、替换及变更。这些实施例及其变形包含在发明范围及主旨中，并且包含在权利要求范围所记载的发明与其等同的范围中。

Claims (20)

1.一种半导体装置，其特征在于，具有：
LSI基板，具有：半导体基板；在上述半导体基板上的中央区域设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层构成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层；
在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层；和
在上述第二再配线层上设置的多个球电极，
上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
上述第一再配线层具有在第一方向上配线的第一再配线和在第二方向上配线的上述第二再配线，
上述第二再配线以通过上述多个配线层而绕过上述第一再配线的方式进行配线。
3.根据权利要求1所述的半导体装置，其特征在于，
上述第一再配线层具有：
与上述第一焊盘电极连接的第一接触配线；
与在上述LSI核心部上形成的焊盘电极连接的第二接触配线；和
在上述第一接触配线和上述第二接触配线之间连接的配线层。
4.根据权利要求1所述的半导体装置，其特征在于，
上述LSI基板具有在上述半导体基板上与上述第一再配线层的外周邻接设置的外周焊盘层，
上述第一焊盘电极在上述外周焊盘层上设置。
5.根据权利要求1所述的半导体装置，其特征在于，
上述第二再配线层具有连接上述再配线和上述球电极的接触配线。
6.根据权利要求1所述的半导体装置，其特征在于，
具有在上述LSI核心部上表面设置的、作为上述LSI核心部的输出端子的第二焊盘电极，
上述第一再配线层连接上述第一焊盘电极和上述第二焊盘电极。
7.根据权利要求1所述的半导体装置，其特征在于，
上述第一再配线层具有：
与上述第一焊盘电极连接的第一接触配线；
与在上述第一再配线层上形成的焊盘电极连接的第二接触配线；和
在上述第一接触配线和上述第二接触配线之间连接的配线层。
8.根据权利要求1所述的半导体装置，其特征在于，
上述LSI核心包含：在上述LSI核心内沿上述LSI核心的外周形成的、与上述第一焊盘电极连接的、被施加第一电压的第一电压配线层，
上述第二再配线层包含沿上述LSI核心的外周形成且与上述第一电压配线层电连接的第二电压配线层。
9.根据权利要求8所述的半导体装置，其特征在于，
上述第二再配线层包含沿上述LSI核心的外周形成且被施加第二电压的第三电压配线层。
10.根据权利要求9所述的半导体装置，其特征在于，
上述第一电压是电源电压或者接地电压中的任何一方，
上述第二电压是上述电源电压或者上述接地电压中的剩余的另一方。
11.根据权利要求1所述的半导体装置，其特征在于，
上述第二再配线层包含可变更上述配线层的连接关系、设定上述连接关系的程序元件。
12.根据权利要求1所述的半导体装置，其特征在于，
上述配线层是信号配线、电源配线、以及接地配线中的任何一种。
13.一种配线设计方法，用于半导体装置的配线设计，上述半导体装置具有：
LSI基板，具有：半导体基板；在上述半导体基板上的中央区域内设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层构成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层；
在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层；和
在上述第二再配线层上设置的多个球电极，
上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接，
其特征在于，所述方法包括：
取得上述第一焊盘电极的位置信息，
设定上述第一再配线层中的上述多个配线层的连接关系，
设定上述第二再配线层中的上述再配线的连接关系，
根据上述第一再配线层以及上述第二再配线层中的上述连接关系，制作WCSP掩膜。
14.根据权利要求13所述的配线设计方法，其特征在于，
上述第一再配线层具有在第一方向上配线的第一再配线和在第二方向上配线的上述第二再配线，
上述第二再配线以通过上述多个配线层而绕过上述第一再配线的方式进行配线。
15.根据权利要求13所述的配线设计方法，其特征在于，
上述第一再配线层具有：
与上述第一焊盘电极连接的第一接触配线；
与在上述LSI核心部上形成的焊盘电极连接的第二接触配线；和
在上述第一接触配线和上述第二接触配线之间连接的配线层。
16.根据权利要求13所述的配线设计方法，其特征在于，
上述LSI基板具有在上述半导体基板上与上述第一再配线层的外周邻接设置的外周焊盘层，
上述第一焊盘电极在上述外周焊盘层上设置。
17.一种配线设计方法，用于半导体装置的配线设计，上述半导体装置具有：
LSI基板，具有：半导体基板；在上述半导体基板上的中央区域设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层构成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层；
在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层；和
在上述第二再配线层上设置的多个球电极，
上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接，上述第一以及第二再配线层包含可变更上述多个配线层的连接关系、设定上述连接关系的程序元件，
其特征在于，所述方法包括：
取得上述第一焊盘电极的位置信息，
设定上述第一再配线层中的上述多个配线层的连接关系，
设定上述第二再配线层中的上述再配线的连接关系，
制作设定上述第一再配线层及上述第二再配线层中的上述连接关系的配线程序。
18.根据权利要求17所述的配线设计方法，其特征在于，
上述第一再配线层具有在第一方向上配线的第一再配线和在第二方向上配线的上述第二再配线，
上述第二再配线以通过上述多个配线层而绕过上述第一再配线的方式进行配线。
19.根据权利要求17所述的配线设计方法，其特征在于，
上述第一再配线层具有：
与上述第一焊盘电极连接的第一接触配线；
与在上述LSI核心部上形成的焊盘电极连接的第二接触配线；和
在上述第一接触配线和上述第二接触配线之间连接的配线层。
20.根据权利要求17所述的配线设计方法，其特征在于，
上述LSI基板具有在上述半导体基板上与上述第一再配线层的外周邻接设置的外周焊盘层，
上述第一焊盘电极在上述外周焊盘层上设置。
CN201110096177.2A 2010-07-28 2011-03-18 半导体装置及配线设计方法 Expired - Fee Related CN102347302B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010169431A JP5548060B2 (ja) 2010-07-28 2010-07-28 半導体装置
JP169431/2010 2010-07-28

Publications (2)

Publication Number Publication Date
CN102347302A true CN102347302A (zh) 2012-02-08
CN102347302B CN102347302B (zh) 2015-07-29

Family

ID=45525902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110096177.2A Expired - Fee Related CN102347302B (zh) 2010-07-28 2011-03-18 半导体装置及配线设计方法

Country Status (5)

Country Link
US (1) US8269346B2 (zh)
JP (1) JP5548060B2 (zh)
KR (1) KR101238973B1 (zh)
CN (1) CN102347302B (zh)
TW (1) TWI480994B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116845047A (zh) * 2023-08-30 2023-10-03 之江实验室 晶圆基板布线方法、装置及可读存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5658623B2 (ja) * 2011-06-22 2015-01-28 ルネサスエレクトロニクス株式会社 半導体チップ及びその製造方法、並びに半導体パッケージ
KR102456667B1 (ko) 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
KR102454892B1 (ko) 2015-12-09 2022-10-14 삼성전자주식회사 반도체 칩, 이를 포함하는 반도체 패키지, 및 반도체 칩의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861664A (en) * 1996-03-18 1999-01-19 Nec Corporation LSI package and manufacturing method thereof
US5936843A (en) * 1997-10-14 1999-08-10 Fujitsu Limited Printed wiring board with mounted circuit element using a terminal density conversion board
JP2004165189A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20040150104A1 (en) * 2002-11-28 2004-08-05 Makoto Terui Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796016B2 (ja) * 1997-03-28 2006-07-12 三洋電機株式会社 半導体装置
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
JP2001244372A (ja) 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002050716A (ja) 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP4353662B2 (ja) * 2001-08-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体集積回路とその設計方法
JP4977937B2 (ja) * 2001-09-25 2012-07-18 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2003185710A (ja) * 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP2005038944A (ja) 2003-07-16 2005-02-10 Hitachi Maxell Ltd 半導体装置
JP3794403B2 (ja) * 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置
JP4324732B2 (ja) 2003-11-28 2009-09-02 カシオ計算機株式会社 半導体装置の製造方法
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861664A (en) * 1996-03-18 1999-01-19 Nec Corporation LSI package and manufacturing method thereof
US5936843A (en) * 1997-10-14 1999-08-10 Fujitsu Limited Printed wiring board with mounted circuit element using a terminal density conversion board
JP2004165189A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20040150104A1 (en) * 2002-11-28 2004-08-05 Makoto Terui Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116845047A (zh) * 2023-08-30 2023-10-03 之江实验室 晶圆基板布线方法、装置及可读存储介质
CN116845047B (zh) * 2023-08-30 2024-01-09 之江实验室 晶圆基板布线方法、装置及可读存储介质

Also Published As

Publication number Publication date
TWI480994B (zh) 2015-04-11
US20120025377A1 (en) 2012-02-02
CN102347302B (zh) 2015-07-29
JP5548060B2 (ja) 2014-07-16
KR20120012376A (ko) 2012-02-09
TW201208023A (en) 2012-02-16
KR101238973B1 (ko) 2013-03-04
US8269346B2 (en) 2012-09-18
JP2012033551A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5342154B2 (ja) 半導体装置の製造方法
KR102007259B1 (ko) 반도체 패키지 및 그 제조 방법
JP4995455B2 (ja) 半導体装置
US8872303B2 (en) Chip pad resistant to antenna effect and method
US20130127046A1 (en) Reduced susceptibility to electrostatic discharge during 3d semiconductor device bonding and assembly
JP5543567B2 (ja) 半導体素子の製造方法
JP2004063761A (ja) 半導体装置
CN102270611B (zh) 半导体装置
JP2001024150A (ja) 半導体装置
WO2020066797A1 (ja) 半導体集積回路装置および半導体パッケージ構造
JP2007250760A (ja) 半導体装置
JP2010129958A (ja) 半導体装置及び半導体装置の製造方法
TWI578476B (zh) 半導體封裝
CN102347302A (zh) 半导体装置及配线设计方法
JP2010135391A (ja) 半導体装置及び半導体装置の製造方法
JP2001351983A (ja) 半導体装置及びその製造方法
US20160005727A1 (en) Semiconductor device
KR100712517B1 (ko) 에어 갭 구조를 갖는 반도체 소자의 인터포저
WO2005017999A1 (ja) 半導体装置およびその製造方法
JP5414219B2 (ja) ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン
US10937754B1 (en) Semiconductor package and manufacturing method thereof
JP2007134552A (ja) 半導体装置
CN101874301B (zh) 电路基板的接触结构以及包括该接触结构的电路
US9922922B1 (en) Microchip with cap layer for redistribution circuitry and method of manufacturing the same
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150729

Termination date: 20180318