CN102270611B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102270611B
CN102270611B CN201110070496.6A CN201110070496A CN102270611B CN 102270611 B CN102270611 B CN 102270611B CN 201110070496 A CN201110070496 A CN 201110070496A CN 102270611 B CN102270611 B CN 102270611B
Authority
CN
China
Prior art keywords
electrode
wiring layer
ball
distribution
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110070496.6A
Other languages
English (en)
Other versions
CN102270611A (zh
Inventor
濑田涉二
井熊秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102270611A publication Critical patent/CN102270611A/zh
Application granted granted Critical
Publication of CN102270611B publication Critical patent/CN102270611B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置具有半导体基板，半导体基板具有布置于其上表面上的多个垫电极并且具有近似矩形形状；再配线层，再配线层被设置有连接至多个垫电极上的多个接触配线，再配线层被通过绝缘膜布置于半导体基板上并且具有近似矩形形状；以及布置于再配线层上的多个球电极。所述多个垫电极中的多个第一垫电极被沿半导体基板的第一边布置于半导体基板的外周上，所述多个球电极中的多个第一球电极被沿第一边布置于再配线层的外周上，并且所述多个第一球电极的任何一个通过接触配线被连接至放置于相应球电极下面的第一垫电极上，并且第一垫电极不被布置于放置于第一边端部的第一球电极下面。

Description

半导体装置
相关申请的交叉引用
本申请基于下述申请并要求下述申请的优先权：2010年6月3日提交的在先日本专利申请No.2010-127947；其整体内容被以引用方式并入。
技术领域
这里描述的实施方式大致涉及应用晶圆级芯片尺寸封装(WCSP)的半导体装置。
背景技术
在传统技术中，因为WCSP的再配线层是一层，所以与多层基板例如球栅阵列(BGA)相比，配线很困难。
由于此原因，根据焊垫的布置，存在可能没有被连接的信号线、电源和地线。因此，很难制造大规模集成电路(LSI)。
附图说明
图1是示出了根据第一实施例的半导体装置100的结构示例的图示；
图2是示出了图1所示的半导体装置100从上侧看过去的示例的俯视图；
图3是示出了图2的线A-A处的半导体装置100的剖面示例的剖视图；
图4是示出了图1所示的半导体装置100从上侧看过去的另一示例的俯视图；
图5是示出了图1所示的半导体装置100从上侧看过去的另一示例的俯视图；
图6是示出了图5的线B-B处的半导体装置100的剖面示例的剖视图；
图7是示出了图1所示的半导体装置100从上侧看过去的另一示例的俯视图；
图8是示出了图7的线C-C处的半导体装置100的剖面示例的剖视图；
图9是示出了图1所示的半导体装置100从上侧看过去的另一示例的俯视图；以及
图10是示出了图9的线D-D处的半导体装置100的剖面示例的剖视图。
具体实施方式
根据实施例的半导体装置包括：半导体基板，其具有设置于其上表面上的多个垫电极并且具有近似矩形形状；再配线层，其被设置有连接至所述多个垫电极上的多个接触配线，再配线层被通过绝缘膜布置于半导体基板上，并且具有近似矩形形状；以及多个球电极，它们被设置于再配线层上。所述多个垫电极中的多个第一垫电极被沿半导体基板的第一边布置于半导体基板的外周上，所述多个球电极中的多个第一球电极被沿该第一边布置于再配线层的外周上，并且所述多个第一球电极中的任何一个被通过接触配线连接至放置于相应球电极下面的第一垫电极上，并且第一垫电极不被布置于放置于该第一边端部的第一球电极的下侧。
下面将根据附图描述实施例。
(第一实施例)
图1是示出了根据第一实施例的半导体装置100的结构示例的图示。图2是图1所示的半导体装置100从上侧看过去的示例的俯视图。图3是图2的线A-A处半导体装置100的剖面示例的剖视图。图4是图1所示的半导体装置100从上侧看过去的另一示例的俯视图。
如图1至3中所示，半导体装置100包括具有近似矩形形状的LSI基板1、具有近似矩形形状的再配线层3，以及多个球电极(凸块)2a、2b和2c。
在LSI基板1中，半导体集成电路(图中未示出)被形成。LSI基板1具有具有近似矩形形状的半导体基板1a、绝缘膜1b和连接至半导体集成电路的多个垫电极4a、4b和4c。
在半导体基板(例如，硅基板)1a的上表面上，设置有多个垫电极4a、4b和4c，它们被连接至半导体集成电路。
绝缘膜1b被设置于半导体基板1a上并且覆盖半导体集成电路和多个垫电极4a、4b和4c。
在该多个垫电极4a、4b和4c中，多个第一垫电极4a和4b被沿平行于半导体基板1a的基板表面的半导体基板1a的第一至第四边101a至101d布置于半导体基板1a的外周上。
例如，垫电极4a和4c被通过再配线(图中未示出)连接至球电极2a和2c。在这种情况下，两个垫电极4a被布置于球电极2a和2b之间。然而，垫电极的数目可以根据需要而改变。
垫电极4c被连接至布置于LSI基板1的中心侧上的知识产权核(IP核)(图中未示出)。垫电极4c被布置于LSI基板1的中心侧上，以减少外周或上层的配线数。
再配线层3包括设置于绝缘膜1b上的聚酰亚胺膜(树脂膜)3a和3b、用于倒装芯片的连接电极5，以及接触配线7。
再配线层3被通过绝缘膜1b设置于半导体基板1a上。在再配线层3中，设置有被连接至多个垫电极4b上的多个接触配线(过孔)7。
连接电极5被布置于第一球电极2b和接触配线7之间，并且电连接第一球电极2b和接触配线7。
多个球电极(凸块)2a、2b和2c被以矩阵的形式设置于再配线层3上，并且它们的间隔约0.4mm。然而，多个球电极(凸块)2a、2b和2c可以不以矩阵的形式布置并且它们的间隔可以根据需要改变。
在多个球电极2a、2b和2c中，多个第一球电极2a和2b被沿第一至第四边101a至101d布置于再配线层3的外周上。
多个第一球电极2a和2b的球电极2b被通过连接电极5和接触配线7连接至多个第一垫电极4a和4b下侧的第一垫电极4b上。
同样地，通过在球电极2b的下侧布置垫电极4b，配线电容被减小。由于此原因，通过施加具有10HMz和更高频率的高速输入/输出信号，可以降低来自再配线层的串扰噪音对其它信号的影响。
连接电极5的底表面的面积被设置为大于第一垫电极4b的上表面的面积。连接电极5的底表面的面积被设置为大于被连接至连接电极5的底表面上的接触配线7的上表面的面积。第一垫电极4b的底表面的面积被设置为大于接触配线7的上表面的面积。
因此，可以提高连接电极5、接触配线7和第一垫电极4b的电连接的可靠性。
第一垫电极4b没有被布置于最靠近第一边101a的端部的第一球电极2a的下侧。同样，第一垫电极4b没有被布置于最靠近第二至第四边101b至101d的端部的第一球电极2a的下侧。这遵循测试者测试形成于晶圆上的LSI的目的条件，并且垫电极没有布置于LSI基板1的端部上。
同样地，垫电极4b被布置于WCSP的球电极2b的下侧，并且连接至其它球电极2a和2c上的垫电极被布置于球电极2a和2b之间。因此，可以减少布置于外周上的球电极2b的再配线的数目。因此，当形成WCSP的再配线层时，可以在不增加配线层数目的情况下形成再配线。
因此，帮助了WCSP中配线的形成，并且可以减小LSI基板1的面积。也就是说，可以提高每个晶圆的生产量并且可以增加每个晶圆产生的芯片数目。
如图4所示，被沿第一和第二边101a和101b布置的用于地线或电源的两个垫电极4b2可以布置于沿第二边101b布置的一个球电极2b2的下侧，以彼此相连接。
如图4所示，两个垫电极4c2可以被布置于一个球电极2c的下侧。
在这种情况下，可以减小垫电极4c2和球电极2c之间的阻抗。因此，在半导体装置100中，IR下降、电迁移、噪音等被减小，并且静电放电(ESD)被抑制了。三个或更多个垫电极4c2可以被电连接至一个球电极2c。
如图4所示，沿第四边101d布置的并且其上表面的面积大于另一个垫电极4a的上表面的面积的用于地线或电源的一个垫电极4b1可以布置于被沿第四边101d布置的一个球电极2b1的下侧，以彼此相连接。
在这种情况下，从可靠性的观点来说，垫电极和接触电极的接触面积优选等于垫电极的上表面的面积或大于其2/3。三个或更多个垫电极可以被电连接至一个球电极。
如图4所示，根据需要，垫电极可以不布置于被沿LSI基板1的第一至第四边101a至101d布置的球电极之间。
同样地，使用根据第一实施例的半导体装置，可以很容易地形成再配线层的配线，同时减小芯片尺寸。
(第二实施例)
在第二实施例中，研究了用于地线或电源的再配线，并且描述了半导体装置结构的另一示例，其中，可以很容易地形成再配线层的配线同时减小了芯片尺寸。根据第二实施例的半导体装置的整体结构与在图1中示出的半导体装置100的相同。
图5是图1所示的半导体装置100从上侧看过去的另一示例的俯视图。图6是图5的线B-B处的半导体装置100的剖面示例的剖视图。在图5和6中，与图1至3中的那些相同的参考标记表示与第一实施例的那些相同的部件。
如图5和6中所示，在第二实施例中，与第一实施例相比，半导体装置100还包括第一再配线61、第二再配线62和外周配线63a至63d。
第一再配线61设置于再配线层3中。第一再配线61电连接多个球电极2a、2b、2c、2c1和2c2的第二球电极2c1和多个第一垫电极4a、4a1、4a2和4b的任何垫电极4a1，多个球电极2a、2b、2c、2c1和2c2的第二球电极2c1被放置于再配线层3的中心侧处并且被供给第一电压(第一电压是电源电压和接地电压中的一个，但在第二实施例中，第一电压是接地电压)VSS，并且多个第一垫电极4a、4a1、4a2和4b中的任何垫电极4a1被供给第一电压VSS。第一再配线61和垫电极4a1通过接触配线27连接(例如，参考图6)。
类似于第一再配线61，第二再配线62被布置于再配线层3中。第二再配线62连接多个球电极2a、2b、2c、2c1和2c2的第三球电极2c2和多个第一垫电极4a、4a1、4a2和4b的任何垫电极4a2，多个球电极2a、2b、2c、2c1和2c2的第三球电极2c2被放置于再配线层3上的中心侧处并且被供给不同于第一电压VSS的第二电压(第二电压是电源电压和接地电压中的一个，但在第二实施例中，第二电压是电源电压)VDD，并且多个第一垫电极4a、4a1、4a2和4b的任何垫电极4a2被供给第二电压VDD。
球电极2c1和2c2被示出作为对应于第一实施例的图2中的球电极2c。另外，第一垫电极4a1和4a2被示出作为对应于第一实施例的图2中的垫电极4a。
外周配线63a至63d被沿第一至第四边101a至101d布置在再配线层3的外周上，以与第一垫电极4a和4b上侧的再配线层3的区域相比，更靠近再配线层3的外面放置。
外周配线63a至63d被通过设置于再配线层3中的配线63a2至63d2连接至垫电极4a2。外周配线63a至63d被通过设置于再配线层3中的配线63a2连接至第二再配线62。也就是说，外周配线63a至63d被通过第一垫电极4a2连接至第二再配线62，以被供给第二电压VDD。
外周配线63a至63d在除沿第一边101a的区域之外的区域(在第二实施例中，沿第三和第四边101c和101d的区域)内具有两个端部63c1和63d1。因此，与外周配线被以环状连接的情况相比，可以降低包括在电源电压(或接地电压)中的噪音影响。
因为外周配线63a至63d的电阻值影响IR下降或电源噪音，所以外周配线63a至63d优选具有的宽度(截面积)大于公共电源或接地配线的宽度。
同样地，通过将作为电源配线或接地配线的外周配线布置成比球电极2a和2b更靠近再配线层3的外周侧，可以形成从第一至第四侧101a至101d到中心侧的电源或接地配线。
如上所述，在第二实施例中，外周配线63a至63d供给电源电压。然而，根据需要，外周配线63a至63d可以供给接地电压。
在根据第二实施例的结构中，垫电极4b被布置于WCSP的球电极2b的下侧，并且连接至其它球电极2a和2c上的垫电极被布置于球电极2a和2b之间。因此。类似于第一实施例，可以减少布置于外周上的球电极2b的再配线的数目。因此，当形成WCSP的再配线层时，可以在不增加配线层数目的情况下形成再配线。
因此，类似于第一实施例，帮助了WCSP中配线的形成，并且可以减小LSI基板1的面积。也就是说，可以提高每个晶圆的生产量并且可以增加每个晶圆产生的芯片数目。
同样地，使用根据第二实施例的半导体装置，可以很容易地形成再配线层的配线，同时减小芯片尺寸，类似于第一实施例。
(第三实施例)
在第三实施例中，描述了被供给了接地电压和电源电压的球电极的连接关系以及可以很容易地形成再配线层的配线同时减小芯片尺寸的半导体装置结构的另一示例。根据第三实施例的半导体装置的整体结构与图1所示的半导体装置100的相同。
图7是图1所示的半导体装置100从上侧看过去的另一示例的俯视图。图8是图7的线C-C处的半导体装置100的剖面示例的剖视图。在图7和8中，与图5至6中的那些相同的参考标记表示与第二实施例中的那些相同的部件。
如图7和8中所示，在第三实施例中，半导体装置100与根据第二实施例的半导体装置不同的方面在于：第二球电极2c1被通过接触配线37和连接电极5连接至放置于下侧并且供给了第一电压VSS的垫电极4c1上，并且第三球电极2c2被通过接触配线和连接电极连接至放置于下侧并且供给了第二电压VDD的垫电极4c2上。
垫电极4c1和4c2可以布置于从第二和第三球电极2c1和2c2的下侧位置移位的位置上。
图9是图1所示的半导体装置100从上侧看过去的另一示例的俯视图。图10是图9的线D-D处的半导体装置100的剖面示例的剖视图。在图9和10中，与图5至6中的那些相同的参考标记表示与第二实施例的那些相同的部件。
如图9和10中所示，在第三实施例中，半导体装置100与根据第二实施例的半导体装置不同的方面在于：第二球电极2c1被通过接触配线37和连接电极5连接至远离下侧放置并且被供给第一电压VSS的垫电极4c1上，并且第三球电极2c2被通过接触配线和连接电极连接至远离下侧放置并且被供给第二电压VDD的垫电极4c2上。
在这种情况下，配线很细密，芯片面积增加，配线的宽度减小而其长度增加，并且明显出现IR下降和噪音。特别地，IR下降在再配线层3的中心附近增加。
因此，在第三实施例中，如上所述，地线和电源被连接至中心附近的球电极2c1和2c2，并且用于电源和地线的垫电极4c1和4c2被布置于LSI基板1中，球电极2c1和2c2的下侧或者球电极的附近。因此，电源电压VDD被从再配线层3的中心附近供给至外周，并且IR下降可以被抑制。另外，地线位于中心附近，并且可以改善噪音特征。
用于电源和地线的垫电极4c1和4c2不需要被设置，并且可以只设置用于电源和地线的垫电极中的一个。
描述了用于电源和地线的垫电极4c1和4c2中每一个的数目是一的情况。然而，根据需要，该数目可以多于一个。
在根据第三实施例的结构中，垫电极4b被布置于WCSP的球电极2b的下侧，并且连接至其它球电极2a和2c上的垫电极被布置于球电极2a和2b之间。因此，类似于第一实施例，可以减小布置于外周上的球电极2b的再配线的数目。因此，当形成WCSP的再配线层时，可以在不增加配线层数目的情况下形成再配线。
因此，类似于第一实施例，帮助了WCSP中配线的形成，并且可以减小LSI基板1的面积。也就是说，可以提高每个晶圆的生产量并且可以增加每个晶圆产生的芯片数目。
同样地，使用根据第三实施例的半导体装置，可以很容易地形成再配线层的配线，同时减小芯片尺寸，类似于第一实施例。
虽然已经描述了一些实施例，但这些实施例只是通过示例形式呈现，并且不意于限制本发明的范围。相反，这里描述的新颖方法和系统可以体现为多种其他形式；此外，在不偏离本发明的精神的情况下可以对这里描述的方法和系统的形式进行各种省略、替代和修改。附属的权利要求和它们的等效替代意于覆盖落入本发明的范围和精神内的这些形式或修改。

Claims (13)

1.一种半导体装置，包括：
半导体基板，其具有布置于其上表面上的多个垫电极并且具有近似矩形形状；
再配线层，其被设置有连接至所述多个垫电极上的多个接触配线，所述再配线层被通过绝缘膜布置于所述半导体基板上；以及
多个球电极，它们被布置于所述再配线层上；
其中，所述多个垫电极中的多个第一垫电极被沿所述半导体基板的第一边布置于所述半导体基板的外周上；
所述多个球电极中的多个第一球电极被沿所述第一边布置于所述再配线层的外周上；
所述多个第一球电极被通过所述接触配线连接至放置于相应球电极下面的所述第一垫电极上，并且所述第一垫电极没有被布置于放置于所述第一边端部的所述第一球电极下面；并且
所述半导体装置还包括外周配线，其被沿所述第一边布置于所述再配线层的外周上，所述外周配线与第一垫电极上侧的再配线层的区域相比更靠近再配线层的外面。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括第二球电极和第三球电极，它们被设置于所述半导体基板的中心区域内；
其中，所述多个第一垫电极中的被供给第一电压的垫电极被连接至所述外周配线上，所述外周配线被通过所述再配线层的第一再配线连接至所述第二球电极；并且
所述多个第一垫电极中的被供给第二电压的垫电极被通过所述再配线层的第二再配线连接至所述第三球电极。
3.根据权利要求2所述的半导体装置，其特征在于，所述外周配线延伸至除所述第一边之外的边。
4.根据权利要求2所述的半导体装置，其特征在于，所述第一电压是电源电压，并且所述第二电压是接地电压。
5.根据权利要求2所述的半导体装置，其特征在于，所述第一电压是接地电压，并且所述第二电压是电源电压。
6.根据权利要求1所述的半导体装置，其特征在于，所述多个第一球电极被连接至放置于相应球电极下面的多个所述第一垫电极上。
7.根据权利要求2所述的半导体装置，其特征在于，
所述半导体基板还包括设置于所述半导体基板上的中心区域内的第二垫电极；并且
所述第二垫电极被通过所述接触配线连接至所述第二球电极。
8.根据权利要求2所述的半导体装置，其特征在于，
所述半导体基板还包括设置于所述半导体基板上的中心区域内的第二垫电极；并且
所述第二垫电极被通过所述接触配线连接至所述第三球电极。
9.根据权利要求1所述的半导体装置，其特征在于，所述半导体基板还包括被布置于所述第一球电极和所述接触配线之间的连接电极，并且电连接所述第一球电极和所述接触配线；
其中，所述连接电极的底表面的面积被设置成大于所述第一垫电极的上表面的面积。
10.根据权利要求1所述的半导体装置，其特征在于，所述半导体基板还包括被布置于所述第一球电极和所述接触配线之间的连接电极，并且电连接所述第一球电极和所述接触配线；
其中，所述连接电极的底表面的面积被设置成大于所述接触配线的上表面的面积，所述接触配线的上表面被连接至所述连接电极的底表面。
11.一种半导体装置，包括：
半导体基板，其具有布置于其上表面上的多个垫电极并且具有近似矩形形状；
再配线层，其被设置有连接至所述多个垫电极上的多个接触配线，所述再配线层被通过绝缘膜布置于所述半导体基板上，并且具有近似矩形形状；以及
多个球电极，它们被布置于所述再配线层上；
其中，所述多个垫电极中的多个第一垫电极被沿所述半导体基板的第一边布置于所述半导体基板的外周上；并且
所述再配线层被设置有：
第一再配线，其连接所述多个球电极中的放置在所述再配线层上的中心区域并且被供给第一电压的第一球电极和所述多个第一垫电极中的被供给所述第一电压的任何第一垫电极；
第二再配线，其连接所述多个球电极中的放置在所述再配线层上的中心区域并且被供给第二电压的第二球电极和所述多个第一垫电极中的被供给所述第二电压的其它第一垫电极；以及
外周配线，其被沿所述第一边布置于所述再配线层的外周上，以比所述第一垫电极上侧的所述再配线层的区域更靠近所述再配线层的外面放置，并且被连接至所述其它第一垫电极。
12.根据权利要求11所述的半导体装置，其特征在于，所述多个球电极中的第二球电极被布置于所述半导体基板的中心区域内，所述第二球电极被连接至放置于所述第二球电极下面的所述垫电极上。
13.一种半导体装置，包括：
半导体基板，其具有布置于其上表面上的多个垫电极并且具有近似矩形形状；
再配线层，其被设置有连接至所述多个垫电极上的多个接触配线，所述再配线层被通过绝缘膜布置于所述半导体基板上；以及
多个球电极，它们被布置于所述再配线层上；
其中，所述多个垫电极中的多个第一垫电极被沿所述半导体基板的第一边布置于所述半导体基板的外周上；
所述多个球电极中的多个第一球电极被沿所述第一边布置于所述再配线层的外周上；并且
所述半导体装置还包括被沿所述第一边布置于所述再配线层的外周上的外周配线，所述外周配线与第一垫电极上侧的再配线层的区域相比更靠近再配线层的外面。
CN201110070496.6A 2010-06-03 2011-03-21 半导体装置 Expired - Fee Related CN102270611B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP127947/2010 2010-06-03
JP2010127947A JP5355499B2 (ja) 2010-06-03 2010-06-03 半導体装置

Publications (2)

Publication Number Publication Date
CN102270611A CN102270611A (zh) 2011-12-07
CN102270611B true CN102270611B (zh) 2014-07-02

Family

ID=45052852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110070496.6A Expired - Fee Related CN102270611B (zh) 2010-06-03 2011-03-21 半导体装置

Country Status (5)

Country Link
US (2) US8450855B2 (zh)
JP (1) JP5355499B2 (zh)
KR (1) KR101192511B1 (zh)
CN (1) CN102270611B (zh)
TW (1) TWI431745B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
JP5355499B2 (ja) 2010-06-03 2013-11-27 株式会社東芝 半導体装置
US8901747B2 (en) 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout
JP2014022561A (ja) 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP5752657B2 (ja) * 2012-09-10 2015-07-22 株式会社東芝 半導体装置
US9589946B2 (en) 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
KR102456667B1 (ko) 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
CN112582276A (zh) * 2019-09-28 2021-03-30 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617334A (zh) * 2003-09-25 2005-05-18 罗姆股份有限公司 半导体器件及安装了该半导体器件的电子机器
US7538442B2 (en) * 2005-09-30 2009-05-26 Sharp Kabushiki Kaisha Semiconductor chip and semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345541B2 (ja) 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
WO2000055898A1 (fr) * 1999-03-16 2000-09-21 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique
JP2001244372A (ja) 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
JP2003092375A (ja) 2001-09-19 2003-03-28 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法およびその検査方法
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
JP4150604B2 (ja) * 2003-01-29 2008-09-17 日立マクセル株式会社 半導体装置
JP4601910B2 (ja) * 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2005038944A (ja) 2003-07-16 2005-02-10 Hitachi Maxell Ltd 半導体装置
JP2005209861A (ja) * 2004-01-22 2005-08-04 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
US7342312B2 (en) * 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
WO2006076522A2 (en) * 2005-01-13 2006-07-20 Gary Don Cochran Force or field balance device and method for measuring position
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2009181981A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5342154B2 (ja) * 2008-02-25 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009246218A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP5355499B2 (ja) 2010-06-03 2013-11-27 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617334A (zh) * 2003-09-25 2005-05-18 罗姆股份有限公司 半导体器件及安装了该半导体器件的电子机器
US7538442B2 (en) * 2005-09-30 2009-05-26 Sharp Kabushiki Kaisha Semiconductor chip and semiconductor device

Also Published As

Publication number Publication date
US20130256886A1 (en) 2013-10-03
KR101192511B1 (ko) 2012-10-17
TW201214644A (en) 2012-04-01
JP2011253994A (ja) 2011-12-15
US8878371B2 (en) 2014-11-04
CN102270611A (zh) 2011-12-07
TWI431745B (zh) 2014-03-21
KR20110132966A (ko) 2011-12-09
US20110298127A1 (en) 2011-12-08
JP5355499B2 (ja) 2013-11-27
US8450855B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
CN102270611B (zh) 半导体装置
US10971486B2 (en) Semiconductor package and method of manufacturing the semiconductor package
TWI683396B (zh) 包含面對面配置半導體晶粒之裝置
TWI474461B (zh) 積體電路及三維堆疊之多重晶片模組
US8872303B2 (en) Chip pad resistant to antenna effect and method
US9466568B2 (en) Distributed on-chip decoupling apparatus and method using package interconnect
US9570399B2 (en) Semiconductor package assembly with through silicon via interconnect
US7741716B1 (en) Integrated circuit bond pad structures
TWI695457B (zh) 具有探針後可組態度之半導體裝置
US20200294945A1 (en) Apparatuses including redistribution layers and related microelectronic devices
US8115321B2 (en) Separate probe and bond regions of an integrated circuit
CN107851635B (zh) 用于配电的导电密封环
CN102347302A (zh) 半导体装置及配线设计方法
TW202309541A (zh) 測試設備以及其使用方法
US10937754B1 (en) Semiconductor package and manufacturing method thereof
US6753595B1 (en) Substrates for semiconductor devices with shielding for NC contacts
US20150348857A1 (en) Semiconductor apparatus having tsv and testing method thereof
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
US12002803B2 (en) Semiconductor device, electronic system, and electrostatic discharge protection method for semiconductor device thereof
US11121103B1 (en) Semiconductor package including interconnection member and bonding wires and manufacturing method thereof
US11715706B2 (en) Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
US20150206810A1 (en) Stacked semiconductor structure and manufacturing method for the same
TW561562B (en) Semiconductor devices and substrates used in thereof
KR20170057563A (ko) 인터페이스 보드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140702

Termination date: 20180321

CF01 Termination of patent right due to non-payment of annual fee