CN101874301B - 电路基板的接触结构以及包括该接触结构的电路 - Google Patents
电路基板的接触结构以及包括该接触结构的电路 Download PDFInfo
- Publication number
- CN101874301B CN101874301B CN200880117821.6A CN200880117821A CN101874301B CN 101874301 B CN101874301 B CN 101874301B CN 200880117821 A CN200880117821 A CN 200880117821A CN 101874301 B CN101874301 B CN 101874301B
- Authority
- CN
- China
- Prior art keywords
- conductor path
- substrate
- conductor
- contact zone
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
提供了一种电路的基板,其中,所述基板包括多个接触区(304)、多个介电区(307)以及导体路径(301),其中,多个接触区中的每一个由相应的一个介电区围绕,至少两个接触区通过导体路径彼此相连接。此外,导体路径在介电区处形成,使得导体路径完全覆盖介电区。
Description
技术领域
本发明涉及电路的基板。
本发明还涉及电路。
背景技术
电路或集成电路的许多半导体器件被容纳或浇铸在塑料或树脂中,以保护半导体器件不受潮湿和灰尘等环境影响。半导体晶体的上表面,例如硅或诸如锗、砷化镓或氮化镓之类的其他半导体材料支撑多个构造薄层,具体地,支撑一个或多个导电层或导体,包括铝、硅铝合金、硅铝铜合金或金,以及一个或多个电绝缘层或钝化层。通常将这些半导体器件制造在晶片上,随后例如通过锯切晶片来将这些半导体器件单个化。电绝缘层可以包括氧化硅、氮化硅以及氮氧化硅。此外,导电层包括所谓的接触焊盘,接触焊盘可以连接至半导体器件的外部端子或接合焊盘。在安装包括半导体器件在内的半导体封装的过程中,也将所谓的晶体或芯片的半导体器件安装在载体或在载体焊盘上,封装的接合焊盘以及端子(例如,封装的引线框)通过接合(例如通过接合线)而电连接。此后,将封装或芯片浇铸到树脂或塑料材料中,所述树脂或塑料材料形成了保护芯片不受潮湿灰尘等影响的外壳。浇铸材料还粘到上述薄的导电层或绝缘层。
半导体器件(例如,双极晶体管的基和发射区或区域)的可能连接可以基于导体路径的网状结构,所述网状结构被形成为,使得连接至半导体器件的接触区或过孔通过导体路径而相接触。这些导体路径由金属材料制成,在接触区、接触焊盘或过孔上形成这些导体路径,通过介电区来引导这些导体路径,其中所述介电区被形成为围绕接触区的绝缘层。可以使用通过过孔而形成的线或导体路径将接触区连接至相应的半导体器件。
然而,已知封装中金属导体路径可以与围绕接触区而形成的绝缘层分离或分层。这种分离可能导致封装的故障,因此是本发明要解决的问题。为了降低分层的概率,执行多种已知的沉积和构造过程的变型。例如,尝试通过提高绝缘区的蚀刻温度或通过对所构造的绝缘区进行掺杂来降低分层概率。
发明内容
本发明的目的是提供一种基板,所述基板具有针对基板有源区域的半导体路径的备选布置,其中,半导体路径的布置可以引起降低的分层概率,或可以确保使用基板的半导体器件或电路的性能提高。
为了实现上述目的,提供了根据独立权利要求所述的一种电路的基板以及一种电路(例如,半导体电路或器件)。
根据本发明的示例实施例,提供了一种电路的基板,其中,所述基板包括多个接触区、多个介电区、以及导体路径,其中,所述多个接触区中的每一个由相应的一个介电区所围绕,至少两个接触区通过导体路径彼此连接。此外,导体路径在介电区处形成,使得所述导体路径完全覆盖介电区。具体地,导体路径可以由金属组件形成,并且可以形成将多个接触区彼此连接的路径。
根据本发明的示例实施例,提供了一种电路,所述电路包括多个半导体器件以及根据本发明示例实施例所述的基板,其中,半导体器件电连接至接触区。具体地,至少一些半导体器件由晶体管形成,具体地由双极晶体管形成。此外,介电区可以由基极-发射极氧化物形成。
在本申请中,术语“接触区”具体表示基板上可以适于电接触基板上形成的例如晶体管之类的元件的任何种类的区或区域。这些接触区可以由充满有导电材料的过孔形成,或可以由所谓的接触焊盘形成。
在本申请中,“完全覆盖”可以具体表示以下事实:可以在下面的层上布置层(例如,导体路径),使得导体路径在下面层上形成覆盖或保护层。例如,在下层具有第一直径的圆形形式的情况下,完全覆盖下层的导体路径可以具有至少与第一直径相同或大于第一直径的宽度或直径。因此,在形成下层的过程中,紧邻其后的步骤中,在一些中间步骤之后,在下层上形成导体路径,使得下层不再有任何部分外露于环境。应注意,“下”并不表示在严格意义上的含义,具体地并不相对于任何特定的参考系统。
通过提供完全覆盖接触区和周围绝缘区(例如,用于钝化接触区的氧化物层)的导体路径,可以避免导体路径与绝缘区的所谓交叉。即,可以避免这两层的相交,否则该相交可能促使分层过程或促使相交区或区域处导体路径的蚀刻不足。这种蚀刻不足可能会促使形成所谓的颈部,即,导体路径的变薄的部分。这些颈部可能导致已知半导体器件中结构的弱化,通过使用根据示例实施例的基板可以避免这一情况,根据示例实施例的基板具有完全覆盖下面绝缘区(例如,用于构造基板或基板钝化层的氧化物)的导体路径。因此,使用根据示例实施例的基板可以提供具有改善的寿命、性能和质量的电路或集成电路。
根据示例实施例的基板可以减小在基板的进一步工艺步骤中发生蚀刻不足或产生颈部的概率,而不用实现新的、复杂的且高成本的新工艺步骤,如,提高温度、离子掺杂、干蚀刻或不同掩模的使用。此外,使用这种基板能够提高电路的性能。此外,可以针对给定电导体路径宽度传送更高的电流密度,或者可以针对相同的电流密度选择宽度更小的导体路径。
可以看出本发明示例方面的要旨在于,提供了一种可以用于电路(例如集成电路)的基板(例如半导体基板),其中,避免了导体路径与要由导体路径连接、在接触区周围形成的绝缘区的交叉或相交。可以通过利用导体路径(例如,金属导体路径)完全覆盖绝缘或介电区来实现这种避免。因此,能够避免使导体路径和绝缘区与周围的层(即,第三区或层)直接接触的界面。
接下来,描述电路的基板的其他示例实施例。然而,这些实施例也应用于电路。
根据基板的另一示例实施例,接触区由接触过孔形成。具体地,可以围绕接触区以圆形的形式形成介电区,介电区可以具有第一直径,而导体路径可以包括具有大于第一直径的第二直径的圆形部分。此外,可以在介电区上形成导体路径的圆形部分。因此,介电区或绝缘区可以形成围绕接触区的钝化层。例如,钝化层可以形成构成双极晶体管基极-发射极的氧化物,例如,氧化硅、氮化硅或氮氧化硅。
根据另一示例实施例,基板还包括多个导体路径。具体地,多个导体路径可以形成网状结构或线形结构。导体路径可以包括诸如铝、硅铝合金、硅铝铜合金、金、其他合适材料之类的金属材料,或由这样的金属材料形成。可以在基板的底面上形成导体路径,或甚至可以在从底面通往基板上表面的过孔中形成导体路径,在所述基板的上表面可以形成半导体元件。因此,导体路径不仅可以形成将基板的接触区彼此连接的层,还可以形成适于通过过孔或接触孔将电子封装的不同层或平面连接的电接触元件。
根据基板的另一示例实施例,导体路径包括拉长部分和膨胀部分,其中,拉长部分布置在介电区之间,膨胀部分布置在介电区上。具体地,如果绝缘区也具有实质上圆形形状,则拉长部分或膨胀部分可以形成实质上圆形部分。通常,膨胀部分可以具有与绝缘区或钝化区的形状相类似的形式或形状。然而,将膨胀区的大小选择为大于钝化区的大小,使得膨胀区可以完全覆盖钝化区。
根据基板的另一示例实施例,膨胀部分包括与第一直径相对应的圆形部分,其中,介电区包括与第二直径相对应的圆形部分,第二直径小于第一直径。具体地,膨胀部分可以具有实质上圆形形状,然而,在拉长部分与膨胀部分彼此相遇的部分,不是圆形形状。
根据基板的另一示例实施例,拉长部分的宽度适于流经导体路径的预期电流。具体地,可以将该宽度选择为小于已知基板的宽度,这是因为,根据本发明的示例实施例,减小了诸如颈部或蚀刻不足之类的缺陷的概率。然而,根据已知结构,通过提供具有比给定电流所需宽度更大宽度的导体路径,解决了这些缺陷。因此,根据本发明的示例实施例,由于发生缺陷的概率减小,因此可以减小拉长区域中导体路径的宽度。
根据基板的另一示例实施例,导体路径沿着其延伸方向具有恒定宽度。具体地,可以在与导体路径的纵向延伸实质上垂直的方向上测量该宽度。此外,该宽度沿着整个延伸方向或至少实质上沿着整个延伸方向可以是恒定的。具体地,导体路径可以不包括或可以不具有增大了导体路径宽度的膨胀部分或减小导体路径宽度的凹陷区。因此,可以提供一种具有恒定宽度的导体路径,这可能获得可以简化导体路径的制造工艺的事实。然而,应注意,导体路径的宽度适于整个覆盖介电区。
即,导体路径的恒定宽度可以大于围绕接触区的介电区的宽度或直径。
根据基板的另一示例实施例,接触区由过孔形成。具体地,接触区可以由导电材料形成,所述导电材料用于填充过孔,以提供通过基板的导电路径,例如,以便使电子封装的不同平面相接触,或在基板的下部或底部上形成导体路径的同时使布置在基板顶部的电子元件相接触。
总之,可以看出本发明示例方面的要旨在于,提供一种网状结构的半导体电路,该网状结构的半导体电路具有用于使半导体电路的基本接触或接触区接触在一起的金属导体路径。导体路径可以在基本接触上经过,并可以形成针对双极晶体管的基极端子的电接触,其中,也可以在在过孔中填充导体路径的材料。基本接触可以由两个氧化物层形成,即,环状地形成在基本接触周围的所谓基极-发射极氧化物,以及开孔中提供金属导体路径与半导体电路有源区的电接触的所谓接触氧化物。为了连接基本接触,导体路径跨过基极-发射极氧化物,所述基极-发射极氧化物形成在基本接触周围并且形成台阶或阶梯。在已知半导体电路中,基极-发射极氧化物所形成的这些台阶引入了缺陷,这是因为,导体路径与基极-发射极氧化物之间的粘附显著减小,从而当执行进一步处理时导致蚀刻不足和颈部。根据本发明的示例方面,通过提供一种导体路径,该导体路径具有使其完全覆盖基极-发射极氧化物的大小,通过省略导体路径与基极-发射极氧化物之间的交叉或相交,减小了这种缺陷。
因此,通常,使用周期性的尤其是网状的发射极结构,对于双极半导体晶体管器件而言,可以显著改善器件的性能(尤其是电流容量)、器件的电阻以及噪声特性。如在已知基板中呈现的,跨过在这些周期性结构的氧化物边缘的金属导体路径或通路在氧化物边缘处固有地经历严重的粘附问题,该问题导致金属蚀刻不足,尤其导致形成互连通路的金属凹槽。这些凹槽对器件的性能和质量造成严重影响。通过使用根据本发明示例实施例的、在这些基本连接区周围具有金属互连通路的基板,可以避免金属通路与氧化物边缘的交叉,从而获得更高的器件质量和性能以及设计灵活性。
根据下文中要描述实施例的示例,本发明的上述方面和示例实施例以及其他方面将变得显而易见,参照这些实施例的示例来进行说明。应注意,与一个示例实施例或示例方面相结合而描述的特征可以与其他示例实施例和其他示例方面相结合。
附图说明
以下将参照实施例的示例来更详细地描述本发明,然而本发明不限于这些实施例的示例。
图1示意性地示出了网状半导体电路的基本视图。
图2示出了与接触区接触的已知导体路径的显微视图。
图3示意性地示出了根据本发明第一示例实施例的接触区的基本视图。
图4示意性地示出了根据本发明第二示例实施例的接触区的基本视图。
图5示意性地示出了根据本发明第三示例实施例的接触区的基本视图。
具体实施方式
图中的说明是示意性的。在不同的图中,为相似或相同的元件提供类似或相同的参考标记。
图1示意性地示出了网状结构双极晶体管阵列的基板100的基本视图。网状结构包括由金属材料形成的多个导体路径101、102和103。例如,导体路径101连接接触区或接触过孔104、105、106。接触区104、105和106被所谓的基极-发射极氧化物107、108、109围绕,所述基极-发射极氧化物107、108、109形成围绕接触区或基本接触的层。此外,基板包括所谓的接触氧化物层110、111、112和113,所述接触氧化物层110、111、112和113形成接触过孔的壳,或在所述接触氧化物层110、111、112和113中形成过孔。所谓的基极-发射极氧化物与接触氧化物的区别在于以下事实:接触氧化物可以由基板自身的材料形成,而所谓的基极-发射极氧化物是由形成在基板的下侧上的附加层形成的。根据图1所示的结构,导体路径不覆盖整个基极-发射极氧化物,即,在导体路径与基极-发射极氧化物之间存在跨接,使得在结构的另外处理期间可能形成颈部或蚀刻不足形式的缺陷。
在图2中,示出了图1的接触区的显微图像。具体地,图2A示出了包括导体路径201的基板200。此外,可以看到与导体路径201接触的接触区204。此外,可以看到与导体路径201交叉或相交的基极-发射极氧化物207。从图2A所描述的图像中可以看到,在基极-发射极氧化物207上沉积导体路径201的区域中,形成颈部或横向收缩以及时刻不足214和215。具体地,基本上颈部仅在这些区域中形成,并且从导体路径201达到基极-发射极氧化物的区域开始,即,从基极-发射极氧化物形成的台阶开始。图2B示出了由基极-发射极台阶上导体路径201的金属的粘附减小而造成的蚀刻不足和颈部214的详细视图。
图3示意性地示出了电路的基板或结构的第一示例实施例。为了清楚起见,在图3中仅描述了围绕单个过孔的区域。然而,对于根据第一实施例的基板来说,图1所描述的网状结构也是可能的。具体地,图3示出了布置在接触氧化物层310上的导体路径301。此外,图3中示出了被基极-发射极氧化物307所围绕的接触区或304。接触区可以适于可连接至双极晶体管。与图1所示的导体路径相反,图3所示的导体路径301包括拉长部分316和膨胀部分317。膨胀部分317实质上是圆形的,并且直径或宽度大于基极-发射极氧化物307的直径。因此,在导体路径301与基极-发射极氧化物307之间不存在交叉,但是基极-发射极氧化物307完全被导体路径301所覆盖,具体地,被导体路径301的拉长部分所覆盖。然而,应注意,导体路径301完全位于接触氧化物层310的区域中,使得在这两层之间没有提供交叉。由于没有提供交叉,并且基极-发射极氧化物307所产生的台阶并没有与导体路径相交,因此降低了进一步处理中产生颈部和蚀刻不足的概率。
图4示意性地示出了电路的基板或结构的第二示例实施例,该示例实施例与图3所示的示例实施例相类似。为了清楚起见,在图4中仅描述了围绕单个过孔的区域。然而,对于根据第二示例实施例的基板来说,图1所描述的网状结构也是可能的。具体地,图4示出了布置在接触氧化物层401上的导体路径401。此外,图4示出了被基极-发射极氧化物407所围绕的接触区或404。与图1所示的导体路径相反,图4所示的导体路径401包括拉长部分416和膨胀部分417。膨胀部分417实质上是圆形的,并且直径或宽度大于基极-发射极氧化物407的直径。因此,在导体路径401与基极-发射极氧化物407之间不存在交叉,但是基极-发射极氧化物407完全被导体路径401所覆盖,具体地,被导体路径401的膨胀部分所覆盖。然而,与图3的导体路径301的拉长部分相比,如箭头418所示,导体路径401的拉长部分416和接触氧化物层410的宽度减小了。形成接触区或过孔之间的连接的拉长部分416的宽度可以小于已知基板的宽度,这是因为形成颈部的概率降低,从而宽度可以适于导体路径中特定的最大电流密度。可以选择最大电流密度,使得电迁移减小到合适水平。因此,根据本发明的实施例,能够生产具有更窄宽度导体路径的基板。所节省的区可以用于增大接触区,或者甚至增加在具有相同大小的基板上提供的接触区的数目。通过增大基板的接触区的大小,能够提高使用该基板的电路的性能。具体地,可以在减小电阻的同时增大电流。
然而,应注意,导体路径401完全位于接触氧化物层410的区域中,使得在这两层之间没有提供交叉。由于没有提供交叉,并且基极-发射极氧化物407所产生的台阶并没有与导体路径相交,因此降低了进一步处理中产生颈部和蚀刻不足的概率。
图5示意性地示出了电路的基板或结构的第三示例实施例,该示例实施例与图3所示的示例实施例相类似。为了清楚起见,在图5中仅描述了围绕单个过孔的区域。然而,对于根据第三实施例的基板来说,图1所描述的网状结构也是可能的。具体地,图5示出了布置在接触氧化物层510上的导体路径501。此外,图5中示出了被基极-发射极氧化物507所围绕的接触区或504。与图3所示的导体路径相反,图5所示的导体路径501不包括拉长部分和膨胀部分。相反,导体路径501具有恒定的宽度,并且该宽度被适配为,使得等于或大于基极-发射极氧化物507的直径。因此,在导体路径501与基极-发射极氧化物507之间不存在交叉,但是基极-发射极氧化物507完全被导体路径501所覆盖,具体地,由于导体路径501具有恒定宽度的事实,因此可以简化图5所示基板的制造工艺。
然而,应注意,导体路径501完全位于接触氧化物层510的区域中,使得在这两层之间没有提供交叉。由于没有提供交叉,并且基极-发射极氧化物507所产生的台阶并没有与导体路径相交,因此降低了进一步处理中产生颈部和蚀刻不足的概率。
最后,应注意,上述实施例是示意性的而非限制本发明,在不脱离如所附权利要求所限定的本发明的范围的前提下,本领域技术人员能够设计出许多备选实施例。在权利要求中,括号中的任何参考标记不应视为限制权利要求。词语“包括”、等不排除存在除了作为整体的任何权利要求或说明书中所列元件或步骤以外的其他元件或步骤的存在。对元件的单数引用并不排除对这种元件的复数引用,反之亦然。在列举了若干装置的设备权利要求中,可以由同一个项目来体现这些装置中的若干装置。事实仅在于,在互不相同的从属权利要求中引述特定措施并不表示不能有利地使用这些措施的组合。
Claims (9)
1.一种电路的基板(100),所述基板(100)包括:
多个接触区(304、404、504);
多个介电区(307、407、507),每一个介电区包括在基板的一侧上形成的氧化物层;以及
导体路径(301、401、501);
其中,所述多个接触区(304、404、504)中的每一个由相应的一个介电区(307、407、507)所围绕;
至少两个接触区通过导体路径(301、401、501)彼此相连接;以及
其中,导体路径(301、401、501)完全覆盖介电区(307、407、507),使得在形成每一个介电区的氧化物层的步骤处,减少了在导体路径中的蚀刻不足或形成颈部的概率。
2.根据权利要求1所述的基板(100),其中,
接触区(304、404、504)由接触过孔形成。
3.根据权利要求1所述的基板(100),还包括:
多个导体路径。
4.根据权利要求1所述的基板(100),其中,
导体路径(301,401)包括拉长部分(316、416)和膨胀部分(317、417);
拉长部分(316、416)布置在介电区之间;以及
膨胀部分(317、417)布置在介电区(307、407)上。
5.根据权利要求4所述的基板(100),其中,
膨胀部分(317、417)包括与第一直径相对应的圆形部分;
介电区(307、407)包括与第二直径相对应的圆形部分;
其中,第二直径小于第一直径。
6.根据权利要求4所述的基板(100),其中,
拉长部分(316、416)的宽度适于流经导体路径(301、401)的预期电流。
7.根据权利要求1所述的基板(100),其中,
导体路径(501)沿着其延伸方向具有恒定宽度。
8.一种电路,包括:
根据权利要求1所述的基板(100);以及
半导体器件;
其中,半导体器件电连接至接触区(304、404、504)。
9.根据权利要求8所述的电路,还包括:
多个半导体器件;
其中,至少一些半导体器件由晶体管形成,具体地由双极晶体管形成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07121596.6 | 2007-11-27 | ||
EP07121596 | 2007-11-27 | ||
PCT/IB2008/054342 WO2009069020A1 (en) | 2007-11-27 | 2008-10-22 | Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101874301A CN101874301A (zh) | 2010-10-27 |
CN101874301B true CN101874301B (zh) | 2012-05-09 |
Family
ID=40552035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880117821.6A Active CN101874301B (zh) | 2007-11-27 | 2008-10-22 | 电路基板的接触结构以及包括该接触结构的电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8809695B2 (zh) |
EP (1) | EP2235750A1 (zh) |
CN (1) | CN101874301B (zh) |
WO (1) | WO2009069020A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG193458A1 (en) * | 2011-04-08 | 2013-10-30 | Pfizer | Imidazole, pyrazole, and triazole derivatives useful as antibacterial agents |
DE102015104236B4 (de) * | 2015-03-20 | 2021-11-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Photovoltaische Solarzelle |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591842A (zh) * | 2003-08-29 | 2005-03-09 | 松下电器产业株式会社 | 电路基板及其制造方法 |
CN1609687A (zh) * | 2004-08-26 | 2005-04-27 | 友达光电股份有限公司 | 液晶显示装置的像素电极的制造方法 |
CN1808710A (zh) * | 2004-12-07 | 2006-07-26 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4664962A (en) * | 1985-04-08 | 1987-05-12 | Additive Technology Corporation | Printed circuit laminate, printed circuit board produced therefrom, and printed circuit process therefor |
JP3166221B2 (ja) * | 1991-07-23 | 2001-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5262352A (en) * | 1992-08-31 | 1993-11-16 | Motorola, Inc. | Method for forming an interconnection structure for conductive layers |
US5455449A (en) | 1994-06-30 | 1995-10-03 | National Semiconductor Corporation | Offset lattice bipolar transistor architecture |
JP3213507B2 (ja) | 1995-04-27 | 2001-10-02 | 三洋電機株式会社 | 半導体装置 |
US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US5723897A (en) | 1995-06-07 | 1998-03-03 | Vtc Inc. | Segmented emitter low noise transistor |
US5779836A (en) * | 1996-07-11 | 1998-07-14 | Advance Circuits Inc | Method for making a printed wiring board |
US6111205A (en) * | 1997-10-28 | 2000-08-29 | Intel Corporation | Via pad geometry supporting uniform transmission line structures |
JP3510797B2 (ja) | 1998-07-24 | 2004-03-29 | 三洋電機株式会社 | トランジスタの電極構造 |
US6124164A (en) * | 1998-09-17 | 2000-09-26 | Micron Technology, Inc. | Method of making integrated capacitor incorporating high K dielectric |
JP2001102755A (ja) * | 1999-09-29 | 2001-04-13 | Mitsubishi Electric Corp | 多層配線基板 |
JP2001217254A (ja) | 2000-02-03 | 2001-08-10 | Sanyo Electric Co Ltd | 半導体装置 |
TW200534366A (en) | 2004-03-05 | 2005-10-16 | Koninkl Philips Electronics Nv | Electronic device with stress relief element |
US20060091495A1 (en) * | 2004-10-29 | 2006-05-04 | Palanduz Cengiz A | Ceramic thin film on base metal electrode |
JP5048230B2 (ja) * | 2005-03-30 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置およびその製造方法 |
US8062974B2 (en) | 2005-08-09 | 2011-11-22 | Nxp B.V. | Semiconductor device with grounding structure |
US7781889B2 (en) * | 2006-06-29 | 2010-08-24 | Intel Corporation | Shielded via |
US7743494B2 (en) * | 2008-01-11 | 2010-06-29 | Ppg Industries Ohio, Inc. | Process of fabricating a circuit board |
FR2928066A1 (fr) * | 2008-02-27 | 2009-08-28 | Thomson Licensing Sas | Systeme d'interconnexion de deux substrats comportant chacun au moins une ligne de transmission |
JP5326455B2 (ja) * | 2008-09-18 | 2013-10-30 | 日本電気株式会社 | プリント配線基板及びその製造方法 |
-
2008
- 2008-10-22 WO PCT/IB2008/054342 patent/WO2009069020A1/en active Application Filing
- 2008-10-22 US US12/744,368 patent/US8809695B2/en active Active
- 2008-10-22 CN CN200880117821.6A patent/CN101874301B/zh active Active
- 2008-10-22 EP EP08807990A patent/EP2235750A1/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591842A (zh) * | 2003-08-29 | 2005-03-09 | 松下电器产业株式会社 | 电路基板及其制造方法 |
CN1609687A (zh) * | 2004-08-26 | 2005-04-27 | 友达光电股份有限公司 | 液晶显示装置的像素电极的制造方法 |
CN1808710A (zh) * | 2004-12-07 | 2006-07-26 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2235750A1 (en) | 2010-10-06 |
WO2009069020A1 (en) | 2009-06-04 |
CN101874301A (zh) | 2010-10-27 |
US8809695B2 (en) | 2014-08-19 |
US20100244275A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100405593C (zh) | 焊垫结构与半导体装置 | |
US7646087B2 (en) | Multiple-dies semiconductor device with redistributed layer pads | |
JP4308671B2 (ja) | ワイヤボンドパッドを有する半導体装置とその製作方法 | |
US7880297B2 (en) | Semiconductor chip having conductive member for reducing localized voltage drop | |
US7884454B2 (en) | Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package | |
US7078794B2 (en) | Chip package and process for forming the same | |
CN101685810B (zh) | 用于半导体组件封装的夹片及半导体封装结构和封装方法 | |
US7663244B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
US20150035129A1 (en) | Stacked multi - chip packaging structure and manufacturing method thereof | |
KR20080094251A (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
CN101000915B (zh) | 半导体装置及其制造方法 | |
EP3422393A1 (en) | Semiconductor device, and manufacturing method for same | |
JP2002164437A (ja) | ボンディングおよび電流配分を分散したパワー集積回路および方法 | |
US9960130B2 (en) | Reliable interconnect | |
KR20110124993A (ko) | 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법 | |
US9899287B2 (en) | Fan-out wafer level package structure | |
US20080006930A1 (en) | Semiconductor package | |
TWI397163B (zh) | 使用分立導電層重新選擇鍵合線路徑的半導體裝置封裝 | |
KR102497583B1 (ko) | 유연한 연결부를 갖는 반도체 장치 및 그 제조방법 | |
CN101874301B (zh) | 电路基板的接触结构以及包括该接触结构的电路 | |
US20020180056A1 (en) | Bonding pad structure | |
US7479706B2 (en) | Chip package structure | |
US20240145329A1 (en) | Semiconductor package | |
CN202423272U (zh) | 芯片的表面布线构造 | |
CN117878090A (zh) | 半导体封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160913 Address after: Holland Ian Deho Finn Patentee after: Naizhiya Co., Ltd. Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |
|
CP03 | Change of name, title or address |
Address after: Nijmegen Patentee after: Yasuyo Co. Ltd. Address before: Holland Ian Deho Finn Patentee before: Naizhiya Co., Ltd. |
|
CP03 | Change of name, title or address |