CN1591842A - 电路基板及其制造方法 - Google Patents

电路基板及其制造方法 Download PDF

Info

Publication number
CN1591842A
CN1591842A CNA2004100748381A CN200410074838A CN1591842A CN 1591842 A CN1591842 A CN 1591842A CN A2004100748381 A CNA2004100748381 A CN A2004100748381A CN 200410074838 A CN200410074838 A CN 200410074838A CN 1591842 A CN1591842 A CN 1591842A
Authority
CN
China
Prior art keywords
resin layer
electronic unit
circuit substrate
insulative resin
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100748381A
Other languages
English (en)
Other versions
CN1327515C (zh
Inventor
樱井大辅
塚原法人
西川和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1591842A publication Critical patent/CN1591842A/zh
Application granted granted Critical
Publication of CN1327515C publication Critical patent/CN1327515C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明涉及电路基板及其制造方法，将成为绝缘性树脂层的热可塑性的树脂薄膜加热后，挤压到模具中，在其表面形成槽。接着，从树脂薄膜的背面将电子部件压入内部，使电子部件的电极部从所述槽的底部露出，冷却后使树脂薄膜硬化。将树脂薄膜从模具中取出后，向所述槽充填导电性糊料，使之硬化形成电路图案(5)。这样，在内置电子部件的电路基板中，可以使电子部件的电极部与电路图案可靠地导通，同时还实现电路图案的布线的间距狭窄。

Description

电路基板及其制造方法
技术领域
本发明涉及一种内置电子部件的电路基板及其制造方法。
背景技术
近几年来，为了实现高密度安装，迫切需要电路基板上的电路图案的间距狭窄化。另外，在基板内部内置电子部件的电路基板的提案也已问世。特别在内置电子部件的电路基板中，要求电路图案的间距进一步狭窄化。
面对这些要求，在实开昭62-70473号公报中，公开了在绝缘基板上形成槽、往槽中充填导电性糊料形成电路、既能使间距变窄、又不会短路的方法。可是，在该公布的示例中，对在基板内部内置电子部件的电路基板的情况，却只字未提。
另一方面，在特开2001-93934号公报中，描述了内置电子部件的电路基板的制造方法。其方法如下。即：首先，将电子部件压入绝缘性树脂中，使电子部件的电极部从绝缘性树脂的相反侧的平坦的表面露出。接着，在该平坦的表面上印刷电路图案后将电子部件与电路图案连接。可是，采用该技术得到的电路基板，由于在平坦的面上形成电路图案，所以形成狭窄间距的图案后，在电路图案之间就会出现容易短路的问题。
发明内容
本发明的目的是要提供在内置电子部件的电路基板中，即使用狭窄的间距形成电路图案也不短路的高密度、高性能的电路基板及其制造方法。
本发明的电路基板，由以下部件构成：
在表面形成有与电路图案对应的槽的绝缘性树脂层；
设置在所述绝缘性树脂层的内部，电极端予从所述槽的底部露出的电子部件；以及
形成在所述槽中的电路图案。
另外，本发明的制造方法，包括以下工序：
在绝缘性树脂层的表面，形成与电路图案对应的槽；
从与形成所述槽的表面相反侧的背面，将电子部件压入所述绝缘性树脂层的内部，直到使其电极端子从所述槽的底部露出为止；
在所述槽的内部，形成导电层。
采用这种结构后，由于在绝缘性树脂层的表面的槽里形成电路图案，所以该电路图案的布线被可靠地彼此隔离。其结果，就能防止电路图案的布线间的短路。另外，从所述绝缘性树脂层的背面侧压入的电子部件的电极部，在电路图案和所述槽的底部中可靠地导通，这样，就能实现内置电子部件的电路基板中的电路图案的布线的狭窄间距。
附图说明
图1是表示本发明的第1实施方式中的电路基板结构的剖面图。
图2是讲述本实施方式中的电路基板制造方法的工序的流程图。
图3是表示本实施方式的制造方法中在冲压头和模具之间配置离模纸及树脂薄膜的工序的剖面图。
图4是表示本实施方式的制造方法中利用冲压头夹着离模纸将树脂薄膜挤压到具有凹凸的模具中的工序的剖面图。
图5是表示本实施方式的制造方法中去掉冲压头及离模纸的工序的剖面图。
图6是表示本实施方式的制造方法中在被卡盘吸着并保持电子部件的状态下，将电子部件挤压到模具中，压入树脂薄膜内部的工序的剖面图。
图7是表示本实施方式的制造方法中利用冲压头夹着离模纸将电子部件进一步压入树脂薄膜的内部的工序的剖面图。
图8是表示本实施方式的制造方法中去掉冲压头、离模纸及模具，将内置电子部件的树脂薄膜上下颠倒，将槽上方配置的的工序的剖面图。
图9是表示本实施方式的制造方法中向树脂薄膜上的槽中充填导电性糊料形成电路图案的工序的剖面图。
图10是表示本实施方式的制造方法的变形例，在将树脂薄膜压入模具中的同时将电子部件压入树脂薄膜内的制造方法中，在冲压头和模具之间配置离模纸、电子部件及树脂薄膜的工序的剖面图。
图11是讲述本发明的第2实施方式中的电路基板制造方法的工序的流程图。
图12是表示本实施方式的制造方法中向树脂薄膜上形成的槽中充填导电性糊料形成电路图案的工序的剖面图。
图13是表示本实施方式的制造方法中将形成电路图案的树脂薄膜的面朝底板侧放置，在被卡盘吸着并保持电子部件的状态下压入树脂薄膜内部的工序的剖面图。
图14是表示本实施方式的制造方法中夹着离模纸配置冲压头将电子部件进一步压入树脂薄膜的内部的工序的剖面图。
图15是讲述本发明的第3实施方式中的电路基板制造方法的工序的流程图。
图16是表示本实施方式的制造方法中在被卡盘吸着并保持电子部件的状态下压入放置在底板上的树脂薄膜的工序的剖面图。
图17是表示本实施方式的制造方法中利用冲压头夹着离模纸将电子部件进一步压入树脂薄膜的内部的工序的剖面图。
图18是表示本实施方式的制造方法中去掉底板及冲压头，取出硬化的树脂薄膜，并将其上下颠倒的工序的剖面图。
图19是表示本实施方式的制造方法中在树脂薄膜表面的所定位置形成与电路图案对应的槽的工序的剖面图。
图20是讲述本发明的第4实施方式中的电路基板制造方法的工序的流程图。
图21是表示本实施方式的制造方法中将充填导电性糊料的槽朝下，利用卡盘将电子部件压入树脂薄膜内部的工序的剖面图。
图22是讲述本发明的第5实施方式中的电路基板制造方法的工序的流程图。
具体实施方式
下面，参阅附图，详述本发明的实施示例。此外，对相同的要素赋予相同的符号，往往不再赘述。
(第1实施方式)
使用图1～图10，讲述本发明的第1实施方式的电路基板及其制造方法。图1是表示第1实施方式中的电路基板结构的剖面图。另外，图2是讲述本实施方式中的工序的流程图。图3～图10，是表示本实施方式中的电路基板及其制造方法的各制造工序的剖面图。
图1所示的电路基板1，包括：在表面2a中形成与电路图案对应的槽2b的绝缘性树脂层2；配置在绝缘性树脂层2的内部，电极端子3从槽2b的底部(大致抓住底面的部位)漏出的电子部件4；在槽2b中形成的最好由往槽2b内充填、硬化的导电性糊料形成的电路图案5。作为绝缘性树脂层2的材料，可以使用热可塑性树脂、热硬化性树脂或光硬化性树脂。
对电子部件4的电极端子3的形状，没有特别的限定。但为了使其能够贯通绝缘性树脂层、从槽2b的底部漏出，最好使用图1所示的那种突起状的电极。该电极端子3，还可以采用后文将要讲述的电镀方式形成。或者采用针突出方式形成。作为电子部件4，例如可以是IC等集成电路元件、或电阻器、电容器的芯片等，只要有突起状的电极端子就行，对其种类及形状没有特别的限定。
下面，以用热可塑性树脂形成绝缘性树脂层2为例，参阅图2的流程图及图3～图9的表示制造工序的剖面图，讲述本实施方式中的电路基板1的制造方法。
图3示出为了在成为绝缘性树脂层2的热可塑性树脂薄膜20中形成槽2b的准备工序的图形。对图1所示的绝缘性树脂层2的槽2b的形状，预备形成凸部10a的形状与其相反的模具10及冲压头11。首先，作为将模具10及冲压头11加热(步骤S11)的该加热温度，定为树脂薄膜20的软化点温度以上(例如：200℃)。接着，在模具10及冲压头11之间，从模具10起，依次配置热可塑性的树脂薄膜20和离模纸12(步骤S12)。
作为热可塑性的树脂薄膜20，例如使用由软化点为120℃的聚苯二甲酸乙脂共聚物(PETG(polyethylene terephthalate，glycol modified))形成的长、宽及厚度分别为200mm、200mm、200μm的薄膜。可以作为树脂薄膜20使用的其它热可塑性的树脂，例如有聚丙烯、苯二甲酸乙脂共聚物、ABS树脂等。作为离模纸12的材料，可以使用厚为100μm的特氟隆(注册商标)薄膜。作为离模纸12的材料，例如可以使用聚四氟乙烯、聚四氟乙烯-全氟烷基乙烯基醚共聚物、聚酰亚胺等。
接着，如图4所示，通过离模纸12，利用冲压头11，以所定的压力、所定的时间，将树脂薄膜20挤压到具有凸部10a的模具10内。模具10的凸部10a，例如，加工成中宽200μm、高20μm。挤压条件最好是所定的压力为0.5～1.5kgf/mm2、所定的时间为120～140秒。此外，挤压时注意不要有气泡残留。具体地说，在起初的60秒中，使载荷和加热温度分别逐渐上升，在以后的60秒中，维持该载荷和温度。这样，就在树脂薄膜20的表面，形成与模具10的凸部10a相反形状的槽2b。
然后，如图5所示，将树脂薄膜20安装到模具10上，在软化点温度以上的温度中保温状态中，去掉冲压头11及离模纸12。此外，为了使树脂薄膜20的形状稳定，在去掉离模纸12之际，可以进行强制冷却或自然冷却，以便使树脂薄膜20的温度暂时下降到软化点温度之下。另外，为了改善将树脂薄膜20从模具10上离开时的离模性，最好采用喷射等方法，预先将离模剂涂敷在包括模具10的凸部10a在内的表面上。
接着，如图6所示，将被卡盘13a吸着并保持的电子部件4的电极端子3对着树脂薄膜20的背面2c(与形成槽2b的面相反的面)，将电子部件4与树脂薄膜20的槽2b对向定位、配置(步骤S14)。在本实施方式中，电子部件4例如是IC芯片。该IC芯片是裸芯片结构，形状为6mm见方，厚度为166μm，在形成电路的面上，形成50个由金(Au)构成的电极端子3。这些电极端子3，是双突起。双突起由直径不同的2级构成，电子部件4——IC芯片的表面部分，直径和高度分别为80μm和20μm，在其上形成的第2级的直径和高度分别为40μm和60μm。就是说，电极端子3的总高度是80μm。
在步骤S14中定位后，如图6的双点化线所示，降下上盘13a将电子部件4压入树脂薄膜20内。此外，在下道挤压工序中，能够不出现错位地压入电子部件4时，只要将电子部件4部分压入即可。或者也可以压入到与模具10挨住为止。
将电子部件4压入树脂薄膜20后，如图7所示，利用冲压头13夹着离模纸12a，将电子部件4进一步压入树脂薄膜20的内部。例如，加上40kgf～50kgf的载荷，压到使电子部件4的电极端子3从槽2b的底部露出为止。就是说，在树脂薄膜20被模具10挤压的状态下，将电子部件4进一步压入树脂薄膜20的内部，直到使电极端子3充分挨住凸部10a，电极端子3——双突起出现部分变形的程度为止(步骤S15)。这时，例如，将树脂薄膜20在150℃～170℃的温度中加热20秒～150秒。具体地说，在最初的5秒中，加热到150℃～170℃，然后保温的所定时间为止。在这之后，保持用冲压头13将电子部件4向树脂薄膜20挤压的状态冷却。至少冷却到树脂薄膜20不变形的程度后，使其硬化(步骤S16)。
将树脂薄膜20例如冷却到110℃左右硬化后，将树脂薄膜20从模具10中取出(步骤S17)。
接着，如图8所示，将树脂薄膜20的上下倒置，使槽2b朝着上方配置。
进而，如图9所示，采用网版印刷，向树脂薄膜20的表面2a的槽2b中充填具有热硬化性的导电性糊料15(步骤S18)。通过低于树脂薄膜20的软化点的温度，例如110℃的热处理，使导电性糊料15硬化。这样，就形成图1所示的电路图案5(步骤S19)。作为网版印刷时的掩膜，使用开口宽度为160μm，印刷后的膜厚成为20μm～30μm的产品。另外，在印刷之际，使用硬度70°的刮墨辊。刮墨辊的角度定为60°～80°，刮墨辊移动速度定为15mm/S～100mm/S，印刷时的压力定为0.4kgf～1.5kgf，在以上条件下移动刮墨辊，印刷导电性糊料。
另外，导电性糊料15的硬化，最好使用夹具通过加压进行。例如，使用保持110℃的具有平面的金属模具，将0.5kgf/mm2～1.5kgf/mm2的压力施加10分钟。此外，导电性糊料15具有光硬化性时，采用紫外线等的光照射，也能硬化导电性糊料15，得到电路基板1。另外，往槽2b中充填导电性糊料15，也可以采用喷墨方式及分配涂敷方式。
由于电子部件4的电极端子3的前端，从槽2b的底部露出，所以导电性糊料15硬化后，电极端子3就与电路图案5导通。其结果，树脂薄膜20成为图1所示的绝缘性树脂层2。在该绝缘性树脂层2中，内置着电子部件4，而且在槽2b中形成电路图案，利用它们可以获得电路基板1。
此外，作为模具10的材料，没有特别的限定。可是，由于需要进行使绝缘性树脂层2软化的加热及由冲压头11、13进行的加热，所以最好使用热传导性及刚性都大的不锈钢等(SUS)金属件。另外，由于石英玻璃刚性很高，所以也可以用作模具10。
另外，作为上述的导电性糊料15，在本实施方式中，使用的是往具有收缩性的热硬化性树脂(例如硬化温度110℃、硬化时间10分钟的环氧树脂)中充填Ag的薄片状及球状的微小金属充填物的产品。将该导电性的糊料加热、硬化后，热硬化性树脂收缩，金属充填物彼此接触，得到良好的导电性。此外，导电性糊料15包含的金属充填物，还可以是Cu、Ni、Pd、Au等。导电性糊料既可以是前文叙及的光硬化性糊料，进而还可以是同时并用加热的光硬化性糊料。可以是向槽2b内部分充填电阻材料及电介质材料的糊料。进而，导电性糊料还可以是可塑性糊料及低温烧结型糊料。
综上所述，在图2所示的电路基板1的制造方法中，通过利用模具10，可以轻而易举地形成槽2b。进而，在将电子部件4压入热可塑性的树脂薄膜20之际，由于与电极端子3相对配置模具10的凸部10a，所以可以使电极端子3的前端可靠地从槽2b的底部露出。这样，可以使电极端子3与电路图案5可靠地导通。由于电路图案5是在绝缘性树脂层2的表面2a上形成的槽2b的内部形成，所以电路图案5的布线彼此之间被可靠地隔离，从而可以防止电路图案5彼此之间短路。这样，就能够实现电路图案5的布线的狭窄间距。
进而，压入电子部件4后，不使绝缘性树脂层2完全硬化，也能形成电路图案5，所以还能缩短电路基板1的制造所需的时间。
在图2所示的电路基板1的制造方法中，示出利用热可塑性树脂形成的绝缘性树脂层2情况。但也可以取代热可塑性树脂，利用热硬化性树脂或光硬化性树脂形成的绝缘性树脂层2。这时，不进行步骤S11中的模具10及冲压头13的加热。即将树脂薄膜20压入模具10及将电子部件4压入树脂薄膜20后(步骤S12～S15)，取代冷却，通过加热或光照射，进行树脂薄膜20的硬化(步骤S16)。然后将树脂薄膜20从模具10中取出，向树脂薄膜20的槽2b内充填导电性糊料15及进行导电性糊料15的硬化(步骤S17～S19)。
不过，使用光硬化性的树脂薄膜20时，为了硬化，要用导光性材料形成模具10。或者采用在即将压入电子部件4之前时，用光照射树脂薄膜20，使其开始硬化，压入后使其完全硬化的手法。
另外，在图2中，先将树脂薄膜20压入模具10(步骤S13)，然后压入电子部件4(步骤S15)，这些顺序也可以相反。
进而，还可以采用图10所示的方法制作。图10所示的方法，是本实施例的制造方法的变形例。采用这种方法时，首先，将电子部件4临时压入树脂薄膜20。然后，在树脂薄膜20(热可塑性、热硬化性、光硬化性树脂中的哪一种树脂都行)的上侧配置离模纸12a及冲压头13，在下侧配置模具10。再然后，以树脂薄膜20软化的状态将其压入模具10之际(步骤S13)，同时将电子部件4压入树脂薄膜20的内部(步骤S15)。采用这种方法，可以进一步缩短制造电路基板1所需的时间。此外，在本变形例中，在同时进行步骤S13和步骤S15之际，通过对电子部件4和模具10进行机械性定位、保持，可以轻而易举地使电子部件4的电极端子3和模具10的凸部10a对位。
另一方面，还可以取代热硬化性及光硬化性的树脂薄膜20，使用液态的热硬化性树脂及光硬化性树脂。这时，取代步骤S11～S13，往模具10上涂敷树脂，夹着离模纸将电子部件4压入热硬化性及光硬化性的树脂内(步骤S14、S15)。然后，将热硬化性或光硬化性的树脂硬化(步骤S16)，经过图2所示的处理，在槽2b内形成电路图案5(步骤S17～S19)。
(第2实施方式)
使用图11、图12、图13及图14，讲述本发明的第2实施方式的制造方法。此外，关于和第1实施方式共同的工序，还参照在第1实施方式中已经叙及的图2及图4进行讲述。本实施方式的制造方法，是利用热可塑性树脂作为绝缘性树脂层形成的电路基板的制造方法。图11是讲述本实施方式中的制造工序的流程图。图12～图14，是表示本实施方式中的各制造工序的剖面图。此外，对和第1实施方式相同的构成要素，赋予相同的符号。此外，本实施方式的制造方法，直到在第1实施方式中叙及的图2所示的步骤S11～S13为止，是共同的。所以在图11的流程图中，只示出步骤S13以后的工序。
如图4所示，将成为绝缘性树脂层2的树脂薄膜20挤压到模具10中形成槽2b(步骤S13)。接着，去掉冲压头11及离模纸12后，停止模具10的加热。通过自然冷却或强制冷却，使树脂薄膜20硬化(步骤S21)。然后，将树脂薄膜20从模具10中取出，并上下倒置(步骤S22)。
接着，如图12所示，往树脂薄膜20的表面2a形成的槽2b中充填导电性糊料15(步骤S23)，通过加热或光照射，使导电性糊料15硬化，形成电路图案(步骤S24)。
再接着，如图13所示，将形成电路图案5的表面2a侧朝下，将树脂薄膜20置放到底板14上。然后，将底板14加热，使树脂薄膜20再度软化(步骤S25)。在该状态下，将被卡盘13a吸附、保持的电子部件4，对着绝缘性树脂层2的背面2c配置(步骤S26)。如图13中双点化线所示，降下卡盘13a，将电子部件4压入树脂薄膜20中。
将电子部件4压入树脂薄膜20中后，如图14所示，将离模纸12及冲压头13配置在电子部件4上。接着，利用冲压头13，将电子部件4从树脂薄膜20的背面2c再往内部压，使电子部件4的电极端子3穿过树脂薄膜20达到电路图案5(步骤S27)。然后，在用冲压头13压着电子部件4的状态下，进行冷却。使树脂薄膜20再硬化。这样，树脂薄膜20就成为图1所示的绝缘性树脂层2，制造出电路基板1(步骤S28)。
在图11所示的本实施方式的电路基板1的制造方法中，通过充填导电性糊料15并使之硬化来形成电路图案5的工序，在将电子部件4压入树脂薄膜20的工序之前进行。这样，在本实施方式中，就能利用热可塑性树脂的性质。因此，可以更可靠地使电子部件4的电极端子3与电路图案5导通。
此外，还可以省略图11中的步骤S24的使导电性糊料硬化的工序。就是说，在加热树脂薄膜20使其再软化后压入电子部件4之际(步骤S25～S27)，还可以同时进行使热硬化的导电性糊料15的硬化。这样，就能缩短电路基板1制造所需的时间。另外，通过在加压状态下的加热，还可以提高充填物的密度，获得降低电路图案的电阻的效果。
(第3实施方式)
使用图15、图16、图17、图18及图19，讲述本发明的第3实施方式的制造方法。另外，关于和第1实施方式共同的工序，还参照在第1实施方式中已经叙及的图1、图2及图9进行讲述。图15是讲述本实施方式中的电路基板的制造工序的流程图。另外，图16～图19，是表示各制造工序的剖面图。另外，对和第1及第2实施方式相同的构成要素，赋予相同的符号。此外，在图15所示的本实施方式的制造方法，电路基板1的绝缘性树脂层2，不限于热可塑性树脂，还可以使用热硬化性树脂或光硬化性树脂。
首先，如图16所示，将成为绝缘性树脂层2的树脂薄膜20置放到底板16上。这时，树脂薄膜20是热可塑性树脂时，通过底板16将树脂薄膜20加热到软化点为止(步骤S31)。树脂薄膜20是热硬化性树脂或光硬化性树脂时，则对这些树脂在不软化的状态下就那么使用。接着，将被卡盘13a吸附、保持的电子部件4的电极端子3对准树脂薄膜20配置后(步骤S32)，降下卡盘13a，将电子部件4压入树脂薄膜20中。
压入电子部件4后，将离模纸12及冲压头13配置到电子部件4上，如图17所示，降下冲压头13。这样，将电子部件4从与脂薄膜20的底板16相反侧的背面2c再向内部压入(步骤S33)。树脂薄膜20是热可塑性树脂时，通过冲压头13压入时将电子部件4加热。然后，使树脂薄膜20硬化(步骤S34)。就是说，树脂薄膜20是热可塑性树脂时，冷却冲压头13及底板16。另外，树脂薄膜20是热硬化性树脂时，加热冲压头13及底板16。树脂薄膜20是光硬化性树脂时，例如，从透光性的底板16的背面等用光照射。或者在即将压入电子部件4之前，用光照射，使其开始硬化，在压入电子部件4后结束硬化。
树脂薄膜20硬化后，如图18所示，将冲压头13及底板16从树脂薄膜20上去掉，使其上下颠倒。
然后，如图19所示，进行等离子体腐蚀、YAG激光器及受激准分子激光器的光束照射，或放电加工等的加工处理，去掉树脂薄膜20的表面a，形成与电路图案对应的槽2b，直到电子部件4的电极端子3露出为止(步骤S35)。此外，树脂薄膜20是热可塑性树脂时，最好采用不会出现加热的等离子体腐蚀。此外，在图19中，箭头9，例如，表示激光照射时的激光。
然后，往树脂薄膜20的槽2b内充填导电性糊料15(步骤S36，参照图9)，通过加热或光照射，使导电性糊料15硬化，形成电路图案5(步骤S37)。这样，树脂薄膜20就成为图1所示的绝缘性树脂层2，制造出内置电子部件4的电路基板1(参照图1)。
在图15所示的电路基板1的制造方法中，先将电子部件4压入树脂薄膜20的内部。然后，采用等离子体腐蚀等方法，腐蚀到电子部件4的电极端子3露出来的深度，在树脂薄膜20中形成槽2b。因此，可以切实使电极端子3与电路图案5导通。另外，作为树脂薄膜20，除了热可塑性树脂以外，还可以使用热硬化性树脂或光硬化性树脂。进而，即使电子部件4的电极端子3象电镀突起等那样平坦时，
也能很容易地使电极端子3从槽2b的底部露出。和第1所示方式的制造方法一样，可以实现电路图案5的布线间距的狭窄化。这是自不待言的。
此外，作为树脂薄膜20使用热硬化性树脂时，还可以省略使树脂薄膜20硬化的步骤S34，而在步骤S37中，同时进行导电性糊料15的硬化和树脂薄膜20的硬化。
另外，还可以取代热硬化性及光硬化性的树脂薄膜20，使用液态的热硬化性树脂及光硬化性的树脂。这时，预先在底板16上涂敷热硬化性树脂及光硬化性的树脂，然后进行图15的步骤S32以下的处理。
(第4实施方式)
本发明的第4实施方式，是关于绝缘性树脂层2由热硬化性树脂或光硬化性树脂形成时的电路基板及其制造方法。
使用图20及图21，讲述本实施方式的制造方法。另外，关于和第1及第2实施方式共同制造的工序，还参照在第1实施方式中已经叙及的图3、图4、图12及图14进行讲述。图20是讲述本实施方式中的电路基板的制造工序的流程图。另外，图21，是表示其制造工序的一个工序的剖面图。另外，对和第1～第3实施方式相同的构成要素，赋予相同的符号。
首先，如图3所示，在模具10和冲压头11之间，在冲压头11一侧夹着离模纸12配置热硬化性或光硬化性的树脂薄膜20(步骤S41)。该树脂薄膜20最终成为绝缘性树脂层2。如图4所示，利用冲压头11以所定的时间、所定的压力将树脂薄膜20向模具10中挤压(步骤S42)。这样，在树脂薄膜20上形成和模具10的凸部10a的形状相反的槽2b。
接着，去掉冲压头11及离模纸12，将树脂薄膜20从模具10中取出(步骤S43)。如图12所示，将树脂薄膜20上下颠倒，向树脂薄膜20的表面2a形成的槽2b中充填导电性糊料15(步骤S44)。
如图21所示，将槽2b朝下，再度将树脂薄膜20配置在底板14上。然后，将被卡盘13a吸附、保持的电子部件4，与树脂薄膜20的背面2c向对配置(步骤S45)。然后，使卡盘13a下降，将电子部件4压入树脂薄膜20a内。
压入电子部件4后，夹着离模纸12a，将冲压头13配置在电子部件4上，降下冲压头13(参阅图14)。然后，从树脂薄膜20的背面2c将电子部件4再往内部压入，直到电子部件4的电极端子3穿过树脂薄膜20达到充填着导电性糊料15的槽2b的底部为止(步骤S46)。这时，树脂薄膜20是热硬化性树脂时，将冲压头13及底板14加热后，同时使树脂薄膜20和热硬化性的导电性糊料15硬化。这样，导电性糊料15就构成电路图案5，(步骤S47)成为与图14相同的形状。树脂薄膜20是光硬化性树脂时，在即将压入电子部件4之前，用紫外照射树脂薄膜20。这样，在压入电子部件4后树脂薄膜20硬化。此外，这时，导电性糊料15是热硬化性时，通过将底板14加热，进行导电性糊料15的硬化。另外，作为导电性糊料15使用光硬化性的产品时，还可以同时硬化光硬化性的树脂薄膜20和导电性糊料15。
这样，采用图20所示的电路基板1的制造工序后，也能实现电路图案的布线的狭窄间距，获得内置电子部件4的电路基板1。另外，通过同时进行树脂薄膜20的硬化和导电性糊料15的硬化，从而能缩短制造时间。
(第5实施方式)
本发明的第5实施方式，是关于绝缘性树脂层由热硬化性树脂或光硬化性树脂形成时的电路基板及其制造方法。
使用图22，讲述本实施。另外，关于和第1实施方式共同的制造工序，还参照在已经叙及的图3、图4、图6及图9进行讲述。图22是讲述本实施方式中的电路基板的制造工序的流程图。此外，对和第1～第4实施方式相同的构成要素，赋予相同的符号。
首先，如图3及图4所示，将热硬化性或光硬化性的树脂薄膜20配置在模具10上，使用冲压头11将树脂薄膜20压入模具10中。这样，在树脂薄膜20上形成与模具10的凸部10a的形状相反的槽2b(步骤S51、S52)。此外，该树脂薄膜20最终成为绝缘性树脂层2。
接着，如图6所示，将被卡盘13a吸附、保持的电子部件4与绝缘性树脂层2的背面2c相对配置(步骤S53)。接着，降下卡盘13a，将电子部件4压入树脂薄膜20内。压入电子部件4后，如图7所示，夹着离模纸12a，将冲压头13降下来，从树脂薄膜20的背面2c将电子部件4压入内部，直到电子部件4的电极端子3从槽2b的底部露出为止(步骤S54)。然后，将树脂薄膜20从模具10中取出后，进行树脂薄膜20的硬化(步骤S55、S56)。就是说，树脂薄膜20是热硬化性树脂时，加热树脂薄膜20；树脂薄膜20是光硬化性树脂时，用光照射。
再接着，如图8所示，将树脂薄膜20倒置，如图9所示，往槽2b中充填导电性糊料15(步骤S57)。然后，加热或照射光，硬化导电性糊料15形成电路图案5(步骤S58)。
这样，在图22所示的电路基板1的制造方法中，先硬化树脂薄膜20，然后硬化导电性糊料15。这样，即使在硬化前，将树脂薄膜20从中取出，也能使槽2b的形状稳定。
至此，讲述了具有在槽2b中形成的电路图案5，而且内置电子部件4的电路基板1的制造方法。这些制造方法，可以根据电路基板1的厚度、安装的难易性、使用的环境等加以选择。无论采用哪种制造方法，由于在槽2b中形成电路图案5，所以都能实现电路图案5的布线的狭窄间距。另外，如前所述，通过适当的处理，还能缩短制造时间。
以上讲述了本发明的实施方式。但本发明并不限于上述实施方式，可以有各种各样的变形。
在所述实施方式的讲述中，参照的槽2b的剖面形状的是矩形，但也可以是其它形状，例如半圆形等。
另外，在所述实施方式中，讲述了为了形成绝缘性树脂层2而主要使用树脂薄膜20时的情况，但也可以按照电子部件4的形状，使用树脂板。
另外，在所述实施方式中，讲述了制造的电路基板1的绝缘性树脂层2是一层的情况，但也可以将电路基板1作为多层板的一部分制造。例如，可以在图1中的表面2a上，层状形成与电路图案5连接的其它电路图案，或者安装其它的电子部件。进而，还可以在电路基板1的上面或下面粘接加强用的树脂板。这时，还可以在形成电路图案5之后及压入电子部件4之后，将加强用的树脂板粘接到绝缘性树脂层。
在所述实施方式中，讲述了使用导电性糊料15在槽2b内形成电路图案的方法，但也可以采用其它手法形成电路图案。例如，在槽2b内通过电镀及溅射形成膜，从而形成电路图案。这样，可以提高电路图案与绝缘性树脂层2的粘接强度，易于进行精细布线。
综上所述，采用本发明后，可以使压入绝缘性树脂层的电子部件的电极端子与在绝缘性树脂层的表面的凹部形成的电路图案的布线可靠地导通，实现电路图案的布线的狭窄间距。所以，本发明涉及的电路基板及其制造方法，可以广泛适用于内置电子部件等的电路基板及其制造方法。

Claims (19)

1、一种电路基板，由以下部件构成：
在表面形成有与电路图案对应的槽的绝缘性树脂层；
设置在所述绝缘性树脂层的内部，电极端子从所述槽的底部露出的电子部件；以及
形成在所述槽中的电路图案。
2、如权利要求1所述的电路基板，其特征在于：所述电路图案，由使充填在所述槽内的导电性糊料硬化后形成。
3、如权利要求1所述的电路基板，其特征在于：所述绝缘性树脂层，从热可塑性树脂、热硬化性树脂及光硬化性树脂中选择某一个后形成。
4、如权利要求1所述的电路基板，其特征在于：所述电子部件的电极端子，具有突起状的结构。
5、一种电路基板的制造方法，包括以下工序：
在绝缘性树脂层的表面，形成与电路图案对应的槽；
从与形成所述槽的表面相反侧的背面，将电子部件压入所述绝缘性树脂层的内部，直到使其电极端子从所述槽的底部露出为止；
在所述槽的内部，形成导电层，制作所述电路图案。
6、如权利要求5所述的电路基板的制造方法，其特征在于：形成所述导电层的工序，包括以下工序：
向所述槽的内部，充填导电性糊料，
使所述导电性糊料硬化。
7、如权利要求5所述的电路基板的制造方法，其特征在于：形成所述槽的工序，将所述绝缘性树脂层压到凸部被形成为与所述电路图案对应的形状的模具中，在所述绝缘性树脂层的表面形成所述槽。
8、如权利要求7所述的电路基板的制造方法，其特征在于：在形成所述槽的工序后，还包括：在将所述绝缘性树脂层压到所述模具中的状态下，将所述电子部件压入所述绝缘性树脂层的内部的工序。
9、如权利要求7所述的电路基板的制造方法，其特征在于：在形成所述槽的工序中，在将所述绝缘性树脂层压到所述模具中的时候，将所述电子部件压入所述绝缘性树脂层的内部。
10、如权利要求6所述的电路基板的制造方法，其特征在于：充填所述导电性糊料的工序，在压入所述电子部件的工序之前进行。
11、如权利要求10所述的电路基板的制造方法，其特征在于：所述绝缘性树脂层是热可塑性树脂，所述导电性糊料具有热硬化性；
在压入所述电子部件的工序中，在加热所述绝缘性树脂层、压入所述电子部件的同时，使所述导电性糊料硬化。
12、如权利要求6所述的电路基板的制造方法，其特征在于：所述绝缘性树脂层是用热硬化性树脂或光硬化性树脂形成；
在压入所述电子部件的工序和充填所述导电性糊料的工序之间，还包含使所述绝缘性树脂层硬化的工序。
13、如权利要求6所述的电路基板的制造方法，其特征在于：所述绝缘性树脂层是用热硬化性树脂形成，所述导电性糊料具有热硬化性；
在使所述导电性糊料硬化的工序中，使所述绝缘性树脂层硬化。
14、一种电路基板的制造方法，包括以下工序：
将电子部件压入绝缘性树脂层的内部；
去掉所述绝缘性树脂层的表面，直到使所述电子部件的电极部露出的深度为止，形成与电路图案对应的槽；
在所述槽的内部，形成导电层。
15、如权利要求14所述的电路基板的制造方法，其特征在于：形成所述导电层的工序，包括以下工序：
向所述槽的内部，充填导电性糊料，
使所述导电性糊料硬化。
16、如权利要求14所述的电路基板的制造方法，其特征在于：所述绝缘性树脂层是用热可塑性树脂形成；
在使所述绝缘性树脂层软化的状态下，将所述电子部件压入所述绝缘性树脂层的内部。
17、如权利要求14所述的电路基板的制造方法，其特征在于：所述绝缘性树脂层是用热硬化性树脂或光硬化性树脂形成；
在压入所述电子部件的工序之后，还包含使所述绝缘性树脂层硬化的工序。
18、如权利要求15所述的电路基板的制造方法，其特征在于：所述绝缘性树脂层是用热硬化性树脂形成，所述导电性糊料具有热硬化性；
在压入所述电子部件的工序之后，在进行所述导电性糊料硬化工序的同时，还进行使所述绝缘性树脂层硬化的工序。
19、如权利要求14所述的电路基板的制造方法，其特征在于：采用等离子体蚀刻、激光束照射或放电加工，在所述的绝缘性树脂层表面，形成所述槽。
CNB2004100748381A 2003-08-29 2004-08-30 电路基板及其制造方法 Expired - Fee Related CN1327515C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003306666A JP4186756B2 (ja) 2003-08-29 2003-08-29 回路基板及びその製造方法
JP2003306666 2003-08-29

Publications (2)

Publication Number Publication Date
CN1591842A true CN1591842A (zh) 2005-03-09
CN1327515C CN1327515C (zh) 2007-07-18

Family

ID=34214102

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100748381A Expired - Fee Related CN1327515C (zh) 2003-08-29 2004-08-30 电路基板及其制造方法

Country Status (3)

Country Link
US (1) US7297876B2 (zh)
JP (1) JP4186756B2 (zh)
CN (1) CN1327515C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280414A (zh) * 2006-04-27 2011-12-14 株式会社半导体能源研究所 制造半导体器件的方法
CN101874301B (zh) * 2007-11-27 2012-05-09 Nxp股份有限公司 电路基板的接触结构以及包括该接触结构的电路
TWI405512B (zh) * 2007-01-18 2013-08-11 Lintec Corp 電路板的製造方法以及電路板
CN104345966A (zh) * 2014-05-31 2015-02-11 深圳市骏达光电股份有限公司 一种触摸屏用感应组件及其制作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
JP4305430B2 (ja) * 2005-08-24 2009-07-29 ソニー株式会社 部品実装方法および部品実装体
US20070063344A1 (en) * 2005-09-22 2007-03-22 Chun-Hung Lin Chip package structure and bumping process
TWI295840B (en) * 2006-04-07 2008-04-11 Advanced Semiconductor Eng Mounting method of passive component
WO2008023666A1 (fr) * 2006-08-23 2008-02-28 Cluster Technology Co., Ltd. Procédé de fabrication d'une carte de connexion et carte de connexion correspondante
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
KR100999506B1 (ko) * 2008-09-09 2010-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN102144291B (zh) * 2008-11-17 2015-11-25 先进封装技术私人有限公司 半导体基板、封装与装置
EP2200412A1 (en) 2008-12-17 2010-06-23 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Flexible electronic product and method for manufacturing the same
US9029181B2 (en) * 2009-02-02 2015-05-12 Hanergy Hi-Tech Power (Hk) Limited Two-part screen printing for solar collection grid
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
EP2750490B1 (en) * 2011-08-23 2016-11-16 Fujikura Ltd. Component-mounting printed circuit board and manufacturing method for same
CN104412357B (zh) 2012-04-17 2017-09-22 环球太阳能公司 积体薄膜太阳能晶胞电池的互连
CN103887405B (zh) * 2013-09-04 2017-06-20 广州众恒光电科技有限公司 一种通过微结构提高出光效率及改善光斑的封装工艺
EP3235354B1 (en) * 2014-12-16 2024-01-24 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Contacting embedded electronic component via wiring structure in a component carrier's surface portion with homogeneous ablation properties
JP6502204B2 (ja) * 2015-08-04 2019-04-17 株式会社ダイセル 回路基板とその製造方法
JP2017034150A (ja) * 2015-08-04 2017-02-09 株式会社ダイセル 回路基板とその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6270473A (ja) 1985-09-24 1987-03-31 Denki Kagaku Kogyo Kk フレキシブルプリント基板
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3002462B1 (ja) * 1998-12-04 2000-01-24 アピックヤマダ株式会社 半導体パッケージ及び樹脂封止方法
JP3194917B2 (ja) * 1999-08-10 2001-08-06 トーワ株式会社 樹脂封止方法
JP3891743B2 (ja) 1999-09-20 2007-03-14 松下電器産業株式会社 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US6709897B2 (en) * 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280414A (zh) * 2006-04-27 2011-12-14 株式会社半导体能源研究所 制造半导体器件的方法
CN102280414B (zh) * 2006-04-27 2014-04-23 株式会社半导体能源研究所 制造半导体器件的方法
TWI405512B (zh) * 2007-01-18 2013-08-11 Lintec Corp 電路板的製造方法以及電路板
CN101874301B (zh) * 2007-11-27 2012-05-09 Nxp股份有限公司 电路基板的接触结构以及包括该接触结构的电路
CN104345966A (zh) * 2014-05-31 2015-02-11 深圳市骏达光电股份有限公司 一种触摸屏用感应组件及其制作方法

Also Published As

Publication number Publication date
JP4186756B2 (ja) 2008-11-26
US7297876B2 (en) 2007-11-20
US20050045379A1 (en) 2005-03-03
CN1327515C (zh) 2007-07-18
JP2005079276A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
CN1591842A (zh) 电路基板及其制造方法
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1044762C (zh) 印刷电路板及其制造方法
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
CN1110078C (zh) 半导体元件的安装方法
CN1191000C (zh) 柔性布线板以及柔性布线板的制造方法
CN1272234C (zh) 在一基体上形成微电子弹簧结构的方法
CN1174665C (zh) 多层挠性布线板
CN1421039A (zh) 电子器件和制造电子器件的方法
CN1532926A (zh) 布线部件及其制造方法
CN1383197A (zh) 半导体装置的制造方法及半导体装置
CN1771773A (zh) 电路成形基板制造方法和用于制造电路成形基板的材料
CN1768454A (zh) 各向异性导电膜及其制造方法
CN1489429A (zh) 制造电路板和通信设备的方法
CN1694605A (zh) 双面印刷电路板的制造方法
FR2503931A1 (fr) Procede de fabrication de substrats pour composants electroniques et de circuits electroniques, et substrats formes
CN101032194A (zh) 多层布线板及其制造方法
CN1738040A (zh) 芯片在薄膜上的半导体器件
CN1762185A (zh) 电子部件的制造方法及电子部件
CN1382008A (zh) 导电膏与印刷线路板之间的粘结强度改进及其生产方法
US7353600B2 (en) Circuit board fabrication method and circuit board
CN1235451C (zh) 印刷电路板制造方法
CN101835347A (zh) 印刷电路板装配体及其制造方法
CN1259009A (zh) 印刷电路板的制造方法
KR20160092686A (ko) 전도성 유동성 소재로 성형된 미세회로를 접착제를 사용하여 기판에 접합시킨 반도체 기판과 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20120830