CN102280414B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN102280414B
CN102280414B CN201110199758.9A CN201110199758A CN102280414B CN 102280414 B CN102280414 B CN 102280414B CN 201110199758 A CN201110199758 A CN 201110199758A CN 102280414 B CN102280414 B CN 102280414B
Authority
CN
China
Prior art keywords
squeegee
semiconductor device
electrode
wire mesh
mesh screens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110199758.9A
Other languages
English (en)
Other versions
CN102280414A (zh
Inventor
山田大干
青木智幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102280414A publication Critical patent/CN102280414A/zh
Application granted granted Critical
Publication of CN102280414B publication Critical patent/CN102280414B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

本公开涉及制造半导体器件的方法。为了将包括集成电路的半导体器件连接至以天线为代表的外电路，设计待形成在半导体器件上的接触电极的形状，使得外电路与接触电极不易产生不良连接并且提供具有高度可靠性的接触电极。接触电极利用具有切角或楔形形状的橡皮辊通过丝网印刷方法形成。接触电极具有外围部分和中间部分。外围部分具有膜厚从中间部分朝向端部减小的渐窄部分，而中间部分具有延续渐窄部分的突出部分。

Description

制造半导体器件的方法
本申请是申请日为2007年4月17日、申请号为200780015076.X、发明名称为“半导体器件及其方法、以及具有半导体器件的电子装置”的中国发明专利申请的分案申请。
技术领域
本发明涉及一种半导体器件、一种用于制造半导体器件的方法、以及一种具有半导体器件的电子装置。特别地，本发明涉及一种形成在半导体器件中的电极和用于形成该电极的方法。应注意，该半导体器件包括晶体管。
背景技术
近年来，具有薄膜晶体管(以下称作TFT)的半导体器件的技术已经得到广泛发展。半导体器件的制造可以大致分为前步骤和后步骤。后步骤中之一为切割设置有集成电路的半导体元件并封装每个切开的半导体元件的步骤。在封装步骤中，向切割的半导体元件附接上盖膜从而保护半导体元件免受杂质粒子的影响。封装好的半导体器件称作半导体封装件。由于半导体封装件可以实现尺寸的减小和电路机构和装置容量的增加，半导体封装件正广泛应用于各种电子装置。另外，通过使用半导体封装件，可以简化组装和制造工艺并且可以减小半导体器件的尺寸。
可以将电镀法、凸点法、印刷法、或蒸发法作为形成将半导体器件和外部端子彼此连接的电极的方法。在凸点法中，按以下方式形成具有尖锐顶端的电极，在金属引线边缘通过热能形成球，在向其施加压力的同时将形成的球通过表面张力与集成电路接合在一起，并随后切割金属引线。在将按此方式形成的电极插入天线时，半导体器件的电极可以具有与外部端子的物理接触。另外，由于电极可以形成为具有尖锐顶端，可以将凸点法作为一种通过其还可以形成良好电性接触且能提供高可靠性的方法。凸点法可以用于设置了安装有电路的器件的产品，该电路诸如为设置在用于计算机的母板(也称主板)上的各种集成电路。另外，凸点法还可以用于连接能够无线通讯的半导体器件的天线和集成电路，诸如RFID(射频识别)标签。
当形成在待连接于外电路的半导体器件中的电极在其中间具有突出部分时，集成电路与外电路之间的连接变得良好。这是因为，通过在电极中间具有突出部分，可以通过突出部分的连接点形成连接(例如，参考文献1：日本公开专利申请No.2001-175829)。
或者，电极可以通过丝网印刷法形成。可以将例如参考文献2(日本公开专利申请No.2005-340282)作为通过丝网印刷法形成电极的技术的示例。
发明内容
当半导体器件与外电路经中间具有突出部分的电极彼此连接时，连接部分处的接触面积很小，使得电流流经的面积也小，并且存在由于产生焦耳热使得他们彼此断开的风险。
另外，由于凸块法使用特殊设备，当在中间具有突出部分的电极通过凸块法形成时，存在步骤数量增加、成本增加和产率下降的问题。
为形成确保物理接触并使电性接触良好同时增加连接部分处的接触面积的电极，必须设计电极中间的突出部分的形状。图2A至2C示出了具有各种形状突出部分的电极的示意图。图2A示出了设置在电极形成的表面20上的柱状电极21。图2B示出了锥形电极22。图2C示出了具有平坦外围部分23和尖锐突出部分24的鞍形电极25。
对于图2A所示的柱状电极，当膜形成在此电极上方时，例如，膜无法充分覆盖电极且另外电极难以与将在后续步骤中连接的外电路良好地紧密接触。对于图2B所示的锥形电极，与图2A所示具有柱状形状的电极相比电极更易于与外电路紧密接触；然而，连接的外电路会分开。由于图2C所示的鞍形电极在中间具有尖锐的突出部分24，电极通过尖锐的突出部分24插入外电路中而连接于外电路；然而，突出部分周围的平坦外围部分23难以紧密接触。因此，必须设计电极的形状使得能够确保物理接触并使电性接触良好。
另外，通常，ACP(各向异性导电胶)设置在集成电路与外电路之间。ACP为其中导电颗粒分散并且有助于电性连接的树脂胶；然而，在压力接合步骤中会损害元件。另外，由于ACP昂贵，因此不利于降低成本。
由上述问题可见，本发明提供了一种可用于集成电路与外电路之间连接部分的电极、具有该电极的半导体器件、以及电子装置。
本发明的半导体器件具有待连接于集成电路和外电路的电极。该电极具有端部、具有突出部分的中间部分、以及在端部与中间部分之间的外围部分。外围部分具有膜厚从中间部分朝向端部减小的渐窄形状，而突出部分具有渐窄的形状。当半导体器件能够进行无线通讯时，外电路可以是天线。外电路可以包括设置在基体上方的导电膜，诸如聚乙烯膜。电极优选通过丝网印刷法形成。
本发明的电子装置包括具有集成电路和电极的半导体器件、以及电极连接至其的外电路。彼此连接半导体器件和外电路的电极具有端部，具有突出部分的中间部分，以及端部与中间部分之间的外围部分。外围部分具有膜厚从中间部分朝向端部减小的渐窄形状，而突出部分具有渐窄的形状。电极优选物理连接于外电路。当半导体器件能够进行无线通讯时，外电路可以是天线。外电路可以包括设置在基体上方的导电膜，诸如聚乙烯膜。电极优选通过丝网印刷法形成。
另外，由于在本发明的半导体器件和电子装置中电极和外电路彼此良好连接，因此不必在外电路与电极之间插入导电颗粒，并且外电路和电极可以经绝缘物质彼此连接。即，它们可以经NCP(非导电树脂胶)彼此连接，而非ACP。
用于制造本发明半导体器件的方法为用于通过使用具有丝网筛的印刷板的丝网印刷法在设置有集成电路的芯片上方形成连接至集成电路的电极的方法。本发明的方法包括通过扫描刮刀填充丝网筛的图案的孔，将芯片设置在丝网筛下，通过在丝网筛上方扫描具有墨的橡皮辊向丝网筛涂墨，使电极形成在芯片上。此时，橡皮辊的扫描速度x范围从0.15m/sec(米/秒)至0.20m/sec。沿垂直于橡皮辊印刷板的方向由橡皮辊施加的压力y范围从94MPa至188MPa，且设置为满足1280x-103≤y≤2240x-217。
在制造本发明的半导体器件的方法中，橡皮辊优选具有切角或楔形的形状。
注意，本发明中，“连接”表示电性连接。因此，本发明中公开的结构中，除了预定的连接关系外，可以插入能够进行电性连接的另一元件(诸如开关、晶体管、电容器、电感器、电阻器、或二极管)。
根据本发明，集成电路和外电路在其连接部分彼此接触面积增加，使得其连接变得良好。当接触面积增加时，电性连接变得良好。另外，以前使集成电路和外电路彼此良好连接所必须的昂贵的ACP不再必须，可以使用便宜的NCP(非导电树脂胶)。由于NCP不包括导电颗粒，可以不损害元件的连接。因此，可以低成本和高产出率地制造高可靠性的半导体器件。
通过本发明，集成电路和外电路彼此物理连接，另外彼此良好电性连接。另外，通过使用丝网印刷法，可以简化工艺。
通过本发明，可以减少集成电路与具有天线能够无线通讯的半导体器件的天线之间的不良连接，并且可以高产出率地制造能够无线通讯的高可靠性的半导体器件。
附图说明
在附图中：
图1A和1B示出了根据本发明形成的电极的形状；
图2A至2C示出了与本发明不同的各种形状的电极；
图3A和3B说明了本发明的半导体器件；
图4A和4B说明了本发明的半导体器件；
图5A至5C说明了本发明的半导体器件；
图6A和6B说明了本发明的半导体器件；
图7A和7B说明了形成本发明的电极的示例；
图8A和8B说明了形成本发明的电极的示例；
图9示出了形成本发明的电极所用的橡皮辊的形状和尺寸；
图10说明了本发明的半导体器件；
图11A至11F说明了本发明的半导体器件；
图12A和12B示出了具有本发明形状的电极可以形成的范围；
图13A和13B说明了本发明的半导体器件；
图14为NOR型闪存的电路图；
图15A和15B说明了本发明的半导体器件；以及
图16A至16C示出了安装半导体器件的方式。
标号说明
10：外围部分，11：衬底，12：电极，13：NCP，14：天线，16：突出部分，20：其上形成电极的表面，21：电极，22：电极，23：外围部分，24：突出部分，25：电极，30：衬底，31：由虚线包围的区域，32：绝缘层，33：多个晶体管，34：绝缘层，35：绝缘层，36：绝缘层，37：导电层，45：绝缘层，46：半导体层，47：杂质区，48：沟道形成区，49：导电层，50：叠层体，51：膜，52：膜，53：电极，54：接触部分，55：天线，70：半导体器件，80：外框，81：刮刀，82：墨，83：孔，84：填充有墨的孔，85：丝网筛，86：印刷台，87：目标，88：图案，89：橡皮辊，90：半导体器件，91：NCP，92：部分，93：负荷，100：半导体器件，101：算术处理电路，102：存储电路，103：天线，104：电源电路，105：解调电路，106：调制电路，107：读取器/写入器，130：衬底，132：绝缘层，133：绝缘层，134：绝缘层，135：绝缘层，136：绝缘层，137：导电层，139：浮置栅极，145：绝缘层，146：半导体层，147：杂质区，148：沟道形成区，149：导电层，150：存储元件，151：由虚线包围的区域，153：电极，154：电极，160：半导体元件，161：连接部分，162：半导体元件，163：连接部分，164：电极，165：半导体元件，166：电极，230：硅衬底，233：绝缘层，234：绝缘层，235：绝缘层，236：绝缘层，237：导电层，239：浮置栅极，245：绝缘层，247：杂质区，248：沟道形成区，249：导电层，250：存储元件，253：电极，254：电极，300：近似线，301：近似线。
具体实施方式
下面将参照附图详细说明本发明的实施方式和实施例。然而，本发明不限于以下介绍，本领域技术人员易于理解，在不脱离本发明范围和实质的情况下可以对方式和细节做各种改变。因此，本发明不应解释为受以下所示的实施方式和实施例的介绍限制。注意，在以下介绍的本发明的结构中，指示相同部件的附图标记在不同附图中通用。
(实施方式1)
本实施方式将参照图1A和1B说明本发明的半导体器件的电极。
图1A和1B示出了本发明的半导体器件的电极12，其将外电路与集成电路彼此连接在一起。图1A和1B中所示的电极12包括具有其膜厚从中间部分朝向端部减小的渐窄形状的外围部分10、以及具有其倾角从外围部分朝向中间部分连续改变的形状的突出部分16。此突出部分16使得集成电路与外电路之间的连接更加良好。另外，由于外围部分10具有其膜厚从中间部分朝向端部减小的渐窄形状，渐窄形状的外围部分10易于与外电路紧密接触，且这可以增加接触面积。由此，集成电路和外电的电极可以彼此物理连接，并且彼此良好地电性连接。
为本发明的半导体器件设置从而连接外电路的电极通过丝网印刷法形成。丝网印刷在调整橡皮辊的压强和速度的同时进行，该橡皮辊具有斜切的角或呈楔形。在丝网印刷中使用具有预定形状的橡皮辊，且在扫描橡皮辊时调整压强和速度至特定范围。由此，可以形成电极，该电极包括具有其膜厚从中间部分朝向端部减小的渐窄形状的外围部分和具有其倾角从外围部分朝向中间部分连续改变的形状的突出部分。
(实施方式2)
应用了本发明的制造半导体器件的方法的示例参照图3A至9进行解释。在本实施方式中，将介绍在衬底30上制造六个薄膜集成电路的情况。在图3A至5C中，将要设置一个薄膜集成电路的区域对应于由虚线包围的区域31，其在图3A、4A和5A中示出。图3B、4B和5B中的每一个对应于图3A、4A和5A中每个沿线A-B的横截面图。
首先，在衬底30的表面上形成绝缘层32(见图3B)。接着，通过半导体层46、绝缘层34、以及导电层49在绝缘层32上方形成包括多个晶体管33的层。接着，在包括多个晶体管33的层上方顺序形成绝缘层35和绝缘层36。随后，经过设置在多个晶体管33中绝缘层34、35和36中的开口形成连接多个晶体管33中每个的源极或漏极区域的导电层37。接着，形成绝缘层45覆盖导电层37。
衬底30可以是玻璃衬底、塑料衬底、硅衬底、石英衬底等。优选使用玻璃衬底或塑料衬底。当使用玻璃衬底或塑料衬底作为衬底时，容易制造在一侧具有1米或更大长度半导体器件或具有期望形状的半导体器件。因此，例如在使用一侧长度为1米或更大的方形大玻璃或塑料衬底时，可以明显改善生产率。
绝缘层32用于防止杂质从衬底30进入，并且也称作基础层。绝缘层32通过溅射法、等离子体CVD法等利用作为单层或叠层的氧化硅基膜或氮化硅基膜形成。氧化硅基膜是由包括硅和氧作为其主要成分的物质形成的膜，对应于氧化硅膜、氮氧化硅膜等。氮化硅基膜是由包括硅和氮作为其主要成分的物质形成的膜，对应于氮化硅膜、氧氮化硅膜等。当使用诸如石英衬底的不包括杂质的衬底作为衬底30时，不必设置绝缘层32。
此说明书中，注意，氮氧化硅代表氧的成分比与氮相比更高的物质，且还可以称作含氮的氧化硅。类似的，氧氮化硅表示氮的成分比与氧相比更高的物质，且还可以称作含氧的氮化硅。
多个晶体管33中的每一个包括半导体层46、绝缘层34、以及作为栅电极的导电层49。半导体层46可以由硅形成。半导体层46通过使用以硅烷为代表的半导体材料气体的LPCVD法、等离子体CVD法、蒸汽生长法、或溅射法来形成。由于此处形成的半导体膜为非晶的，半导体膜优选要晶体化。非晶半导体膜可以通过激光晶体化法、热晶体化法、使用诸如镍的元素增进晶体化的热晶体化法等来晶体化。在此实施方式中，半导体层由多晶硅半导体形成。
半导体层46具有杂质区47和沟道形成区48，杂质区47每个作为源极或漏极区域。向杂质区47添加带有N型导电性的杂质元素(属于15族的元素，诸如磷(P)或砷(As))或带有P型导电性的杂质元素(硼(B)或铝(Al))。杂质元素可以通过使用扩散源的方法、离子注入法等引入。虽未示出，在引入杂质元素时，优选形成LDD(轻掺杂漏极)区域。特别地，将LDD区域设置在向其中引入了带有N型导电性的杂质元素(属于15族的元素，诸如磷(P)或砷(As))作为杂质元素的N型TFT中是有效的。
注意，在多晶硅半导体形成的TFT中，LDD区域是为了改善可靠性而形成的区域。例如，在半导体层是由多晶硅形成的TFT中抑制断路电流是十分重要的。特别地，当TFT用作像素电路等中的模拟开关时，足够低的断路电流是十分必要的。然而，由于漏极结部分处的反偏置强电场，即使当TFT断开时也会有泄漏电流流经缺陷。由于漏极边缘附近的电场通过LDD区域而有所缓和，因此可以降低断路电流。另外，漏极结部分处的反偏置电场可以扩散到沟道区域与LDD区域结合的部分和LDD区域与漏极区域结合的部分。由此，由于电场可以缓和，因此可以降低泄漏电流。
绝缘层34为栅极绝缘层。与绝缘层32类似的，绝缘层34可以利用溅射法、等离子CVD法等通过单层或叠层的氧化硅基膜或氮化硅基膜形成。
导电层49可以由导电物质形成，且材料及其形成方法并无特别限制。导电层49可以通过CVD法、溅射法、液滴排放法(dropletdischarging)等形成。
绝缘层35和36利用SOG(旋涂玻璃)法、液滴排放法、丝网印刷法等通过单层或叠层的无机或有机材料形成。例如，绝缘层35可以通过氮化硅基膜形成，而绝缘层36可以通过氧化硅基膜形成。另外，与绝缘层32和34类似的，绝缘层36可以通过溅射法、等离子体CVD法等形成。
导电层37由导电物质形成，并且可以通过CVD法、溅射法、液滴排放法等利用与导电层49类似的材料形成。导电层37可以形成为单层或叠层。
与绝缘层35和36类似的，绝缘层45优选通过SOG(旋涂玻璃)法、液滴排放法、丝网印刷法等，由单层或叠层的无机或有机材料形成。与绝缘层32和34类似的，绝缘层45可以通过溅射法、等离子体CVD法等形成。
虽然在所示结构中仅形成了多个晶体管33，但本发明不限于此结构。设置在衬底30上方的元件可以根据半导体器件的用途适当调整。在制造具有存储数据功能的半导体器件的情况中，优选在衬底30上方形成多个晶体管和存储元件(诸如晶体管或存储晶体管)。在制造具有控制电路功能、产生信号功能等的半导体器件(诸如CPU或信号发生电路)的情况中，优选在衬底30上方形成晶体管。除上述以外，可以根据需要形成诸如电阻器或电容器的其它元件。
接着，用于连接外界的电极形成在期望位置。电极形成在集成电路中期望引线暴露出来的位置(见图4A和4B)。此处，电极通过丝网印刷法形成在元件上方(绝缘层45上方)。丝网印刷法是通过该方法利用墨填充印刷板上所绘制图案的孔并将印刷板上所绘图案转移到目标，由此形成图案的方法。尽管，在此实施方式中，电极是形成于衬底上方的元件上方，电极可以形成在相反一侧，即，形成在衬底的底面。
用于本实施方式的丝网印刷法参照图8A和8B介绍。注意，以下介绍的丝网印刷的条件仅是一种示例，本发明不限于此。图8A和8B每一幅示出了使用丝网印刷形成图案时的状态的截面图。此处，将导电胶用作墨82。优选地，使用铜胶、镍胶、铝胶或金胶作为导电胶。更加优选的是使用银胶。在使用银胶的情况下，可以使用环氧树脂作为胶的粘结剂，并可以使用二甘醇丁醚醋酸作为溶剂。银胶的粘性为40Pa·s。要使用的印刷板具有外框80和丝网筛85。为了用墨填充设置在丝网筛期望部分的孔83，通过使用刮刀81将墨82涂于丝网筛85。通过涂覆墨82，利用墨填充孔83，由此获得填有墨的孔84。接着，将其上待形成电极的目标设置在印刷台86上，随后将印刷台86设置在印刷板下。
按以下方式进行印刷，用橡皮辊89在具有以墨填充的孔84的丝网筛85上方扫描。用于本实施方式的橡皮棍的形状和尺寸在图9中示出。橡皮辊89为具有70±5°的硬度的DB-R橡皮辊(由Microtek有限公司制造)。橡皮辊89与墨82接触的部分已经过斜切。橡皮辊底部与斜切部分之间的角度为132°，橡皮辊以相对于垂直状态约20°倾斜的扫描。由此，丝网筛85与橡皮辊同墨82接触的部分之间的角θ为约28°。当通过扫描橡皮辊89涂覆墨82时，可以将图案88转移到目标87。
此处，烘焙并干燥其上已经形成了图案的结构对象。烘焙并干燥是在大气压的氮气气氛下在200℃下执行30分钟。根据上述步骤，可以形成包括具有其膜厚从中间部分朝向端部减小的渐窄形状的外围部分和具有其倾角从外围部分朝向中间部分连续改变的形状的突出部分的电极。
如上所述，通过应用本发明，可以通过丝网印刷法形成包括具有其膜厚从中间部分朝向端部减小的渐窄形状的外围部分和具有其倾角从外围部分朝向中间部分连续改变的形状的突出部分的电极。
接着，切割每个都设置有电极的半导体器件(见图5A至5C)。切割可以利用划片设备，或者通过使用激光束(以下，激光束包括激光)的切割工艺来执行。切割表面的角通过使用激光束的烧蚀工艺圆化，这样来防止破碎和断裂。
此处用于切割的激光器优选为能够发射波长在紫外区域的激光束的固体激光器。紫外区域表示波长在从1至380nm范围的区域。更加优选地使用Nd:YVO4激光器。这是因为从Nd:YVO4激光器射出的波长在紫外区域的激光束于具有更长波长的其它激光器相比更容易在衬底中吸收，并且能够进行烧蚀工艺。玻璃易于吸收紫外区域中的激光束；因此，当将玻璃用作衬底时，烧蚀工艺变得容易。
接着，将作为外电路的电极53和天线55在接触部分54彼此连接。如上所述，电极53形成在叠层体50的期望位置。NCP 91形成在具有渐窄形状的电极53的外围部分。NCP 91由绝缘材料形成，并且作为填充层间空隙的粘结剂。NCP 91的材料没有特别限制。NCP 91可以通过液滴排放法、旋涂法等形成。天线55在其上形成有NCP 91的元件上方制备，并且通过加压接合机施加负荷93(见图7A)。此时施加的负荷93优选在3MPa至4MPa的范围。更加优选地，在施加负荷93时执行利用热量的加压接合。此时NCP 91的温度优选为120℃。
通过上述步骤，电极53和天线55按照电极53中间的突出部分插在天线55的部分92中的方式彼此连接，如图7B所示。根据上述步骤，可以制造具有天线的半导体器件90。尽管在本所实施方式中是在切割半导体器件后彼此连接电极和天线，半导体器件也可以在将电极和天线彼此连接后切割半导体器件。
接着，根据需要，包括衬底30和多个晶体管33的叠层体50通过使用膜51和52密封(见图6A和6B)。膜51和52由聚乙烯、聚碳酸酯、聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯、乙烯-醋酸乙烯酯、聚氨酯、聚对苯二甲酸乙二醇酯等、或纤维材料(诸如纸)形成。膜51和52均可以是单层或多层膜的叠层。另外，膜51和52其表面上可以具有粘结层。粘结层为包括以下任意一种粘结剂的层：聚酯基热塑树脂、聚酯基热固树脂、聚酯基紫外固化树脂、聚烯烃基热塑树脂、聚烯烃基热固树脂、聚烯烃基紫外固化树脂、醋酸乙烯酯树脂基粘结剂、乙烯基共聚物树脂基粘结剂、环氧树脂基粘结剂、聚氨酯树脂基粘结剂、橡胶基粘结剂、丙烯酸树脂基粘结剂等。
膜51和52的表面可以利用二氧化硅粉末涂覆。通过涂覆，即使在高温或高湿的环境下，也可以保持防水性。即，改善了抗湿性。另外，膜51和52的表面可以用诸如氧化铟锡的导电材料涂覆。当膜51和52的表面用诸如氧化铟锡的导电材料涂覆时，涂覆材料具有静电；因此，可以保护多个晶体管33免受静电影响。换言之，可以改善抗静电功能。另外，膜51和52的表面可以用包括以碳作为其主要成份的材料涂覆(诸如类金刚石碳或包括氮的碳)。通过用这些材料涂覆，半导体器件的强度增强，并且可以抑制半导体器件的性能下降和损伤。另外，膜51和52可以由衬底材料(诸如树脂)与二氧化硅、导电材料、以及包括碳作为其主要成份的材料中之一的混和物形成。抗静电功能可以通过利用表面活性剂涂覆膜51和52的表面或直接挤压表面活性剂到膜51和52中来提供。
多个晶体管33通过在热处理中熔化膜51和52每个的表面或膜51和52每个上的粘结层利用膜51和52密封。另外，根据需要进行加压处理来执行粘结。
在其中将包括衬底30和多个晶体管33的叠层体50设置在膜51与52之间的半导体器件中，可以抑制有害气体、水和杂质元素的进入。因此，可以抑制多个晶体管33的性能下降和损害，并且可以改善其可靠性。
尽管在本实施方式中是在形成天线后通过膜进行密封，也可以在通过膜密封后形成天线。膜51和52可以用作基体，并且膜51和52中之一或两者可以设置有起天线作用的导电层。然后，当包括多个晶体管33的叠层体50通过膜51和52密封时，将设置于膜51和52中之一或两者的导电层连接于多个晶体管33。此时，包括多个晶体管33的叠层体50设置有包括具有其膜厚从中间部分朝向端部减小的渐窄形状的外围部分和具有其倾角从外围部分朝向中间部分连续改变的形状的突出部分的电极。当膜51和52中的每个设置有导电层时，使电极在密封时与设置于膜51和52的导电层接触。由此，可以制造能够无线通讯的半导体器件。
衬底30可以通过在衬底30的另一表面(未设置有薄膜的表面)上进行使用研磨设备(诸如研磨机)和抛光设备(诸如砂轮)中之一或两者的研磨或抛光中之一或两者来减薄。减薄后，选择性地进行利用激光束的照射来切割绝缘层32、34、35、36和45、以及已经减薄的衬底30。接着，包括衬底30和多个晶体管33的叠层体50通过使用膜51和52来密封(见图6B)。注意，优选进行研磨和抛光中之一或两者，使得衬底30具有100μm或更小的厚度，更加优选的为50μm或更小，并且再更加优选的为5μm或更小。
当执行研磨和抛光中之一或两者时，优选设置一层膜，使得叠层体50固定在绝缘层45上，用于保护。固定叠层体50后，优选在衬底30的另一表面上执行研磨和抛光中之一或两者。设置在绝缘层45上的膜优选为其表面上设置有UV固化粘结剂的膜。另外，在执行研磨和抛光中之一或两者后，可以移除设置在绝缘层45上的膜。
按此方式，在减薄衬底30时，可以通过使用激光束在短时间内轻易切割绝缘层32、34、35和36、以及衬底30。另外，通过减薄衬底，可以提供柔性的半导体器件。当衬底为柔性时，可以将半导体器件轻易安装在具有改善设计的柔性产品上，并且可以用于各种领域。
按此方式，通过本发明，电极可以形成为具有确保与外电路的物理接触并且使其电性接触良好的形状，并且可以制造具有电极的半导体器件。通过根据本发明制造，可以将集成电路和天线彼此良好连接，并且可以以高产出率制造高可靠性的RFID标签。
根据本发明，增加了集成电路和天线在其连接部分彼此接触的面积，使得产生良好的连接。接触面积的增加可以使电性连接良好。另外，以前将集成电路和天线彼此良好连接所必需的昂贵的ACP不再必要，并且可以使用便宜的NCP(非导电胶)。由于NCP不包括导电颗粒，其可以形成连接而不损伤元件。因此，可以在低成本下并且以高产出率制造能够进行无线通讯的高可靠性半导体器件，并且可以降低天线与集成电路之间连接部分处的不良连接。
尽管本实施方式说明了能够进行无线通讯的半导体器件，本发明却不限于此，并且本发明还可以应用于需要与外电路连接的任何半导体器件，即使是无需天线的半导体器件。
(实施方式3)
参照图10介绍应用了本发明的能够进行无线通讯的半导体器件。本发明的半导体器件100包括算术处理电路101、存储电路102、天线103、电源电路104、解调电路105、以及调制电路106。作为半导体器件100的每个电路，适当设置根据半导体器件100的用途必须的电路。
算术处理电路101分析指令，控制存储电路102、基于从解调电路105输入的信号输出用于外部发送的数据至调制电路106等。
存储电路102包括具有存储元件的电路和用于写入和读取数据的控制电路。存储电路102至少存储半导体器件本身的识别码。识别码用来与另一半导体器件区别。存储单元102包括从以下选择出的一种或多种：有机存储器、DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩码ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、以及闪存。有机存储装置有其中包括有机化合物的层插在一对导电层之间的简单结构；因此，其具有至少两个优势。一个在于可以简化制造工艺，从而可以降低成本。另一个在于叠层体的面积可以轻易减小，这可以方便地实现更高的容量。因此，优选将有机存储器用于存储电路102。
天线103将由读取器/写入器107提供的载波转化为AC电信号。另外，通过调制电路106施加负载调制。电源电路104通过使用由天线103转化的AC电信号产生电源电压并将电源电压供给每个电路。
解调电路105将通过天线103转化的AC电信号解调制并将解调制的信号供给算术处理电路101。调制电路106基于由算术处理电路101供给的信号向天线施加负载调制。
读取器/写入器107接收施加于天线103的负载调制作为载波。读取器/写入器107将载波发送给半导体器件100。载波为通过读取器/写入器107接收和发送的电磁波，并且读取器/写入器107接收已经通过调制电路106调制的载波。
通过使用本发明的电极，即，包括具有其膜厚从中间部分朝向端部减小的渐窄形状的外围部分和具有其倾角从外围部分朝向中间部分连续改变的形状的突出部分的电极，可以制造具有能够确保与作为外电路的天线的物理接触并且使得其间的电性连接良好的电极。例如，可以使天线103与解调电路105之间的连接或天线103与调制电路106之间的连接良好。因此，例如，在制造RFID标签的情况中，可以以高产出率制造具有集成电路与天线之间彼此良好电性连接的高可靠性半导体器件。
本实施方式中所期望的具有无线发送和接收电磁波的功能的半导体器件可以是RFID(射频识别)、RF芯片、RF标签、IC芯片、IC标签、IC标识、无线芯片、无线标签、电子芯片、电子标签、无线处理器、无线存储器等。通过本发明，可以以高产出率制造各种能够进行无线通讯的高可靠性半导体器件，其中每一种都能实现集成电路部分与天线彼此电性连接良好。
(实施方式4)
本发明不仅可以应用于以RFID为代表的能够进行无需接触的无线通讯半导体器件，如实施方式2中所述，还可以应用于待连接于外电路的各种集成电路的接线端部分。作为其一个示例，参照图13A至15B介绍通过应用本发明制造的NOR型闪存。NOR型闪存例如附接于母板(也称作主板)上，并且用于记录BIOS(基本输入输出系统)。母板为计算机的部件之一，指的的是向其附接诸如CPU(中央处理器)的各种模块的基板。
闪存元件制造中的多个步骤与TFT的步骤相类似。下面将参照图13A和13B对存储元件150进行说明。首先，在衬底130的一个表面上形成绝缘层132。接着，在绝缘层132上方形成含半导体层146的包括多个晶体管的层。半导体层146具有杂质区147和沟道形成区148。接着，在包括多个晶体管的层上方形成绝缘层133、浮置栅极层139、以及绝缘层134。接着，形成导电层149并顺序形成绝缘层135和136。随后，形成待经过设置在多个晶体管中的绝缘层133、134、135和136中设置的开口与多个晶体管中每一个的源极或漏极区域连接的导电层137。接着，形成覆盖导电层137的绝缘层145。
衬底130可以是玻璃衬底、塑料衬底、石英衬底等。优选使用玻璃衬底或塑料衬底。在使用玻璃衬底或塑料衬底作为衬底时，易于制造一侧长度为1米或更长的半导体器件或具有期望形状的半导体器件。
绝缘层132具有防止杂质从衬底130进入的功能。绝缘层132通过溅射法、等离子体CVD法等利用单层或叠层的氧化硅基膜或氮化硅基膜形成。若非必须，不必设置绝缘层132。半导体层146由硅形成。形成半导体层146的方法与实施方式2中绝缘层32的形成方法类似。
半导体层146具有其每一个用作源极或漏极区域的杂质区147和沟道形成区148。向杂质区147添加带有N型导电性的杂质元素(属于15族的元素，诸如磷(P)或砷(As))或带有P型导电性的杂质元素(诸如硼(B)或铝(Al))。杂质元素可以通过使用扩散源的方法、离子注入法等引入。虽未示出，优选在引入杂质元素前形成LDD区域。绝缘层133和134可以通过与绝缘层132类似的方法形成。
绝缘层135和136通过SOG(旋涂玻璃)法、液滴排放法、丝网印刷等由单层或叠层的无机或有机材料形成。例如，绝缘层135可以由氮化硅基膜形成，而绝缘层136可以由包括有机材料的膜形成。绝缘层135和136可以通过与绝缘层132、133和134类似的溅射法、等离子体CVD法等形成。
浮置栅极层139、导电层137、以及导电层149每一层都是由导电物质形成，并且可以通过CVD法、溅射法、液滴排放法等形成为单层或叠层。
绝缘层145通过与绝缘层135和136类似的SOG(旋涂玻璃)法、液滴排放法、丝网印刷等由无机或有机材料形成为单层或叠层。绝缘层145可以通过与绝缘层132、133和134类似的溅射法、等离子体CVD法等形成。
电极153和154通过丝网印刷法形成在其中暴露出导电层137的区域，与实施方式2类似。形成电极后，将元件逐个切开(见图13A和13B)。
虽然在所示结构中仅形成了存储元件，但本发明不限于此结构。设置在衬底130上方的元件可以根据半导体器件的用途适当调整。例如，优选安装擦除电压控制电路。诸如电阻器或电容器的其它元件可以根据需要形成。
上述闪存电路图的示例在图14中示出。写入操作和读取操作通过使用字线W1至W7和位线B1至B4进行。字线和位线连接于控制操作的电路。或者，这些线可以连接于在后面步骤中延伸至控制操作的电路的引线。另外，字线连接于存储元件中的栅电极(控制栅极)，而位线连接于存储元件的源极或漏极。由虚线包围的区域151对应于单位存储元件。
虽未示出，还可以通过采用多层引线结构安装具有更加复杂电路结构的小器件。
使用单晶硅衬底的作为衬底形成存储元件250的结构示例在图15A和15B中示出。当衬底如图15A和15B所示为单晶硅衬底时，沟道区域可以形成在衬底中；因此，不必形成作为晶体管的半导体层。另外，不必形成用于防止杂质从衬底进入的绝缘层。
单晶硅衬底230包括每个作为源极或漏极区域的多个杂质区247和沟道形成区248。向杂质区247添加带有N型导电性的杂质元素(属于15族的元素，诸如磷(P)或砷(As))或带有P型导电性的杂质元素(诸如硼(B)或铝(Al))。杂质元素可以通过使用扩散源的方法、离子注入法等引入。绝缘层233和234通过溅射法、等离子体CVD法等利用氧化硅基膜或氮化硅基膜形成为单层或叠层。
绝缘层235和236通过SOG(旋涂玻璃)法、液滴排放法、丝网印刷等由单层或叠层的无机或有机材料形成。例如，绝缘层235可以由氮化硅基膜形成，而绝缘层136可以由包括有机材料的膜形成。另外，绝缘层235和236可以通过与绝缘层233等类似的溅射法、等离子体CVD法等形成。
浮置栅极层239、导电层237、以及导电层249每一层都包括导电物质，并且可以通过CVD法、溅射法、液滴排放法等形成为单层或叠层。
绝缘层245通过与绝缘层235和236类似的SOG(旋涂玻璃)法、液滴排放法、丝网印刷等由无机或有机材料形成为单层或叠层。绝缘层245可以通过与绝缘层233和234类似的溅射法、等离子体CVD法等形成。
电极253和254通过丝网印刷法形成在其中暴露出导电层237的区域，与实施方式2类似。形成电极后，将元件彼此分开(见图15A和15B)。
切割成形有电极153和154(或电极253和254)的逐个元件的集成电路连接于衬底上方形成有期望引线图案的外电路。
虽然此处仅介绍了NOR型闪存，但本发明不限于此，且本发明也可以应用于NAND型闪存。另外，本发明不仅可以应用于闪存，而且可以应用于具有薄膜集成电路的任何存储元件。
通过本发明，可以制造电极能够与外电路物理连接和电性连接良好的半导体器件。通过应用本发明，可以以高产出率制造其中集成电路(诸如闪存)与形成在衬底上方具有期望引线图案的外电路(诸如包括形成在母板上方的图案的引线)彼此良好连接的高可靠性半导体器件。
(实施方式5)
本发明不仅可以如实施例2和3介绍的可以应用于RFID和如实施方式4中介绍的应用于闪存，还可以应用于任何种类结构的集成电路。本实施方式将介绍与实施方式2至4中所介绍的方式不同的结构。
图16A至16C为示出典型安装方式的截面图。图16A示出了称作脚距密集化QFP(四侧引脚扁平封装)的安装方法，用于外部输入和输出的引脚排列在集成电路的四个侧面。图16B示出了称作脚距密集化BGA(球栅阵列)的安装方法，用于外部输入和输出的焊盘设置在扁平封装的底面。图16C示出了称作晶片级CSP(芯片尺寸封装)，用于与单个芯片相同尺寸的目前工艺水平的半导体安装方法。
图16A中，半导体元件160通过连接部分161连接于外电路。图16B中，半导体元件162通过连接部分163和电极164连接于外电路。图16C中，半导体元件165通过电极166连接于外电路。
通过在图16B和16C所示的结构中应用本发明，与传统的球形电极相比，可以实现与外电路更加方便的物理连接和良好的电性连接。图16C中所示结构是优选的，因为通常作为后步骤中之一的安装步骤可以在生产线的前步骤中顺序进行。
通过采用本发明，可以制造具有能够与外电路物理连接和电性连接良好的半导体器件。通过应用本发明，可以以高产出率制造其中集成电路(诸如闪存)与形成在衬底上方具有期望引线图案的外电路(诸如包括形成在母板上方的引线图案)彼此良好连接的高可靠性半导体器件。
(实施方式6)
应用本发明能够无线通讯的半导体器件可以提供给各种产品和用于各种系统。产品包括，例如，钥匙(见图11A)、钞票、硬币、价值文件、无记名债券、身份识别(诸如驾驶执照或居留卡，见图11B)、书、容器(诸如皮氏培养皿，见图11C)、包装物(诸如包装纸或瓶子，见图11E和11F)、记录媒质(诸如磁盘或录像带)、交通工具(诸如自行车)、配饰(诸如包或眼镜，见图11D)、食品、服装、普通商品、电子装置(诸如液晶显示装置、EL显示装置、电视机、或移动终端)等。本发明的半导体器件通过附接在器件表面上或嵌入器件内而固定于具有上述各种形状的产品。系统包括产品管理系统、授权功能系统、循环系统等。通过使用本发明的半导体器件，系统可以具有更高的可靠性。本实施方式可以与其它实施方式和其它实施例自由组合。
[实施例1]
参照附图介绍通过应用本发明形成的电极。如实施方式1所述，本发明的电极仅可以在预定范围的条件下形成。因此，以下介绍是针对在通过丝网印刷形成本发明的电极中扫描橡皮辊的压力和速度做各种变化从而形成包括突出部分和具有渐窄形状外围部分的电极的条件下进行的，外围部分的膜厚从中间部分朝向端部减小。
本实施例中使用的丝网印刷法与实施方式2中的类似。即，丝网印刷法是按照参照图8A和8B在实施方式2中介绍的方式进行。图8A和8B为示出通过丝网印刷法形成图案的截面图。此处，使用银胶作为墨82。在使用银胶的情况下，使用环氧树脂作为胶中的粘结剂，并使用二甘醇丁醚醋酸作为溶剂。银胶的粘性为40Pa·s。在丝网印刷中，使用具有外框80和丝网筛85的印刷板。为了用墨82填丝网筛85的孔83，通过使用刮刀81将墨82涂于丝网筛85。通过涂墨82，利用墨填充孔83，由此获得填有墨的孔84。接着，将其上待形成电极的目标(例如，半导体芯片等)设置在印刷台86上，随后将印刷台86设置在印刷板下。
其后，通过在丝网筛85上扫描橡皮辊89进行印刷。图9示出了用于本实施例的橡皮棍的形状和尺寸。此处，使用切角的橡皮辊。橡皮辊89为具有70±5°的硬度的DB-R橡皮辊(由Microtek有限公司制造)。橡皮辊89与墨82接触的部分已经过斜切。橡皮辊底部与斜切部分之间的角度为132°，橡皮辊以相对于垂直状态约20°倾斜的扫描。由此，丝网筛85与橡皮辊同墨82接触的部分之间的角θ为约28°。当通过扫描橡皮辊89涂覆墨82时，将图案88转移到目标87。注意，印刷板的尺寸为近似380nm长，380nm宽。形成电极的表面为厚度为0.7mm的玻璃衬底的表面，印刷板与形成电极的表面之间的距离设置为0.7mm。
如上形成的电极在图1A和1B中示出。在图1A和1B中，电极12形成在衬底11上方，电极12和天线14按照电极插入天线14的方式彼此连接。NCP 13设置在天线14与电极12具有渐窄形状的外围部分之间。
所形成的电极的形状在形成电极时改变条件的同时进行观察。即，橡皮辊的扫描速度设置为60、80、100、120、150、180和200mm/sec，而橡皮辊扫描的压力在0.15MPa至0.2MPa的范围内按每次0.005MPa改变，检查具有本发明形状的电极是否形成在整个表面上。
图12A示出了上述实验的结果。其中电极每个都形成有本发明形状的条件由符号“○”示出，其中电极每个都部分或整个表面没形成有本发明形状的情况由符号“×”示出。例如，当橡皮辊压力为0.15MPa时，每个都具有本发明形状的电极仅在120m/sec的橡皮辊扫描速度下形成在整个表面上。另外，在每个都不具有本发明形状的电极形成在部分或整个表面的情况下，所形成的电极具有各种形状。在图12A中，当压力大于120MPa时，即在由虚线包围的区域中，电极具有不完整形状，并且在其它“×”区域具有顶点褶皱且中间区域未形成突出部分的形状。
其中形成具有本发明形状的电极的范围基于图12A的数据进行计算。近似线300和近似线301关于橡皮辊每个扫描速度下橡皮辊所施加的压力的上限和下限形成。这在图12B中示出，其中水平轴(x轴)表示橡皮辊的扫描速度(m/sce)，而垂直轴(y轴)表示由橡皮辊施加的压力(MPa)。
图12B中，垂直轴(y轴)示出的不是橡皮辊的压力而是由橡皮辊施加的压力(MPa)。由橡皮辊施加的压力为橡皮辊的压力沿垂直于丝网方向的分量。当橡皮辊的压力表示为P时，由橡皮辊施加的压力在此实施例中成为近似Psin 70°。当橡皮辊的压力P为200MPa时，由橡皮辊施加的压力近似为188MPa，而当橡皮辊的压力P为100MPa时，由橡皮辊施加的压力近似为94MPa。另外，当橡皮辊的压力P为60MPa时，由橡皮辊施加的压力近似为56MPa。
当近似线绘制如图12B所示时，上限的直线为y＝2240x-217，下限的直线为y＝1280x-103。即，当扫描速度为x(m/sec)和橡皮辊施加的压力为y(MPa)，可以说形成本发明的电极的范围为约0.15≤x≤0.20，94≤y≤188，以及1280x-103≤y≤2240x-217。
如本实施例所述，仅在橡皮辊的速度和由橡皮辊施加的压力在预定范围中时，才能形成具有本发明形状的电极。
本申请基于2006年4月27日提交至日本专利局的日本专利申请序列号2006-123589，其全部内容在此通过参考引入。

Claims (9)

1.一种通过丝网印刷法使用包括丝网筛的印刷板制造半导体器件的方法，包括如下步骤:
用墨填充丝网筛的孔;
将目标设置在所述丝网筛下;以及
通过在所述丝网筛上方扫描橡皮辊并将墨转移到所述目标上形成图案，
其中，所述橡皮辊的扫描速度x的范围为从0.15米/秒至0.20米/秒，并且
其中，由所述橡皮辊施加的压力y的范围为从94MPa至188MPa，且由所述橡皮辊施加的所述压力y满足1280x-103≤y≤2240x-217，由所述橡皮辊施加的所述压力y为所述橡皮辊的压力沿垂直于所述丝网筛的方向的分量。
2.根据权利要求1所述的制造半导体器件的方法，
其中所述橡皮辊具有切角的形状。
3.根据权利要求1所述的制造半导体器件的方法，
其中所述橡皮辊具有楔形形状。
4.一种通过丝网印刷法使用包括丝网筛的印刷板制造半导体器件的方法，包括如下步骤:
用墨填充丝网筛的孔;
将包括多个晶体管的层设置在所述丝网筛下;以及
通过在所述丝网筛上方扫描橡皮辊并将墨转移到所述包括多个晶体管的层上形成图案，
其中，所述橡皮辊的扫描速度x的范围为从0.15米/秒至0.20米/秒，并且
其中，由所述橡皮辊施加的压力y的范围为从94MPa至188MPa，且由所述橡皮辊施加的所述压力y满足1280x-103≤y≤2240x-217，由所述橡皮辊施加的所述压力y为所述橡皮辊的压力沿垂直于所述丝网筛的方向的分量。
5.根据权利要求4所述的制造半导体器件的方法，
其中所述橡皮辊具有切角的形状。
6.根据权利要求4所述的制造半导体器件的方法，
其中所述橡皮辊具有楔形形状。
7.一种通过丝网印刷法使用包括丝网筛的印刷板制造半导体器件的方法，包括如下步骤:
用墨填充丝网筛的孔;
将包括多个晶体管的层设置在所述丝网筛下;以及
通过在所述丝网筛上方扫描橡皮辊并将墨转移到所述包括多个晶体管的层上形成图案，
其中，所述橡皮辊的扫描速度x的范围为从0.15米/秒至0.20米/秒，
其中，由所述橡皮辊施加的压力y的范围为从94MPa至188MPa，且由所述橡皮辊施加的所述压力y满足1280x-103≤y≤2240x-217，由所述橡皮辊施加的所述压力y为所述橡皮辊的压力沿垂直于所述丝网筛的方向的分量，并且
其中，所述多个晶体管中的每一个均包括:由硅形成的半导体层。
8.根据权利要求7所述的制造半导体器件的方法，
其中所述橡皮辊具有切角的形状。
9.根据权利要求7所述的制造半导体器件的方法，
其中所述橡皮辊具有楔形形状。
CN201110199758.9A 2006-04-27 2007-04-17 制造半导体器件的方法 Expired - Fee Related CN102280414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006123589 2006-04-27
JP2006-123589 2006-04-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200780015076XA Division CN101432869B (zh) 2006-04-27 2007-04-17 半导体器件及其方法、以及具有半导体器件的电子装置

Publications (2)

Publication Number Publication Date
CN102280414A CN102280414A (zh) 2011-12-14
CN102280414B true CN102280414B (zh) 2014-04-23

Family

ID=38647524

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200780015076XA Expired - Fee Related CN101432869B (zh) 2006-04-27 2007-04-17 半导体器件及其方法、以及具有半导体器件的电子装置
CN201110199758.9A Expired - Fee Related CN102280414B (zh) 2006-04-27 2007-04-17 制造半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200780015076XA Expired - Fee Related CN101432869B (zh) 2006-04-27 2007-04-17 半导体器件及其方法、以及具有半导体器件的电子装置

Country Status (4)

Country Link
US (1) US8378484B2 (zh)
CN (2) CN101432869B (zh)
TW (2) TWI490925B (zh)
WO (1) WO2007125841A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2020658B1 (en) * 2007-06-29 2014-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
US10168524B2 (en) * 2016-08-10 2019-01-01 Kla-Tencor Corporation Optical measurement of bump hieght
US10359613B2 (en) * 2016-08-10 2019-07-23 Kla-Tencor Corporation Optical measurement of step size and plated metal thickness
CN112310115B (zh) * 2019-07-26 2023-06-06 京东方科技集团股份有限公司 一种驱动背板、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242401A (en) * 1978-01-24 1980-12-30 Mitani Electronics Industry Corp. Screen-printing mask
CN1591842A (zh) * 2003-08-29 2005-03-09 松下电器产业株式会社 电路基板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
JP2000208899A (ja) 1999-01-13 2000-07-28 Noritake Co Ltd 厚膜パタ―ンの形成方法
JP2001175829A (ja) * 1999-10-08 2001-06-29 Dainippon Printing Co Ltd 非接触式データキャリアおよびｉｃチップ
US6686650B1 (en) * 1999-10-08 2004-02-03 Dai Nippon Printing Co., Ltd. Non-contact data carrier and IC chip
JP3984773B2 (ja) * 2000-03-17 2007-10-03 株式会社ルネサステクノロジ 半導体装置
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
JP3907465B2 (ja) * 2001-12-10 2007-04-18 松下電器産業株式会社 プラスチック・スキージ、及び該プラスチック・スキージを備えたスクリーン印刷装置
JP2003257654A (ja) * 2001-12-25 2003-09-12 Hitachi Ltd 画像表示装置およびその製造方法
JP2003191435A (ja) * 2001-12-28 2003-07-08 Murata Mfg Co Ltd スクリーン印刷方法
JP4403372B2 (ja) * 2003-08-21 2010-01-27 ソニー株式会社 データ通信装置
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
US7352115B2 (en) * 2004-04-28 2008-04-01 Tdk Corporation Piezoelectric element and piezoelectric device
JP2005340282A (ja) * 2004-05-24 2005-12-08 Sony Corp バンプ形成装置及びバンプ形成方法
US7583717B2 (en) * 2004-08-30 2009-09-01 Videojet Technologies Inc Laser system
KR20070114289A (ko) * 2005-02-18 2007-11-30 미츠비시 덴센 고교 가부시키가이샤 전파차폐체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242401A (en) * 1978-01-24 1980-12-30 Mitani Electronics Industry Corp. Screen-printing mask
CN1591842A (zh) * 2003-08-29 2005-03-09 松下电器产业株式会社 电路基板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-191435A 2003.07.08

Also Published As

Publication number Publication date
CN102280414A (zh) 2011-12-14
WO2007125841A1 (en) 2007-11-08
TWI490925B (zh) 2015-07-01
CN101432869B (zh) 2011-09-14
US20070252181A1 (en) 2007-11-01
TW200811930A (en) 2008-03-01
US8378484B2 (en) 2013-02-19
TW201526089A (zh) 2015-07-01
CN101432869A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
CN101276767B (zh) 半导体装置的制造方法
US8136725B2 (en) IC card
US7652359B2 (en) Article having display device
CN100555621C (zh) 半导体器件及其制造方法
US8558370B2 (en) Semiconductor device with antenna
US9768210B2 (en) Semiconductor device having antenna and sensor elements
CN106098951A (zh) 柔性显示装置及其制造方法
CN102280414B (zh) 制造半导体器件的方法
US20080108181A1 (en) Method for attaching integrated circuit component to a substrate
CN1940977B (zh) 半导体装置
US20090289376A1 (en) Light-proof chip packaging structure and method for its manufacture
US11545461B2 (en) Adhesive member and display device including the same
JP2007318114A (ja) 半導体装置及び半導体装置の作製方法、並びに当該半導体装置を有する電子機器
CN117837296A (zh) 显示装置和制造其的方法
US8526194B2 (en) Anti-ultraviolet memory device and fabrication method thereof
CN117729792A (zh) 显示装置和用于制造其的方法
CN117769315A (zh) 显示装置和制造该显示装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140423

CF01 Termination of patent right due to non-payment of annual fee