TW201526089A - 半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具 - Google Patents

半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具 Download PDF

Info

Publication number
TW201526089A
TW201526089A TW104104718A TW104104718A TW201526089A TW 201526089 A TW201526089 A TW 201526089A TW 104104718 A TW104104718 A TW 104104718A TW 104104718 A TW104104718 A TW 104104718A TW 201526089 A TW201526089 A TW 201526089A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
electrode
rubber roller
layer
substrate
Prior art date
Application number
TW104104718A
Other languages
English (en)
Inventor
Daiki Yamada
Tomoyuki Aoki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201526089A publication Critical patent/TW201526089A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

為了要連接包含積體電路之半導體裝置於由天線所代表的外部電路，設計出即將形成於該半導體裝置中之接觸電極的形狀，使得不易造成該外部電路與該接觸電極間的劣質連接，並提供具有高度可靠的接觸電極。該接觸電極係由使用具有去角轉角或具楔形形狀之橡膠滾軸的網版印刷法所形成，該接觸電極具有週邊部分及中心部分，該週邊部分具有其膜厚度自中心部分朝向末端部分逐漸減少的斜面部分，以及該中心部分具有連續自該斜面部分的凸出部分。

Description

半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具
本發明關於半導體裝置，製造半導體裝置之方法，及具有半導體裝置之電子器具。尤其，本發明關於形成在半導體裝置中之電極及形成電極之方法。應注意的是，該半導體裝置包含電晶體。
近年來，已擴大地發展具有薄膜電晶體(下文中稱為TFT)之半導體裝置上的技術。半導體裝置的製造方法可廣義地分類成為前面步驟及後面步驟，後面步驟之一係切割配置有積體電路之半導體元件及封裝各個所切割之半導體元件。在封裝步驟中，附著覆蓋於所切割之半導體元件以保護該半導體元件免於遭受異物顆粒，所封裝之半導體裝置稱為半導體封裝。因為半導體封裝可達成尺寸降低和容量增加以供電路機構和器具用，所以半導體封裝被廣泛地使用於各式各樣種類的電子器具。此外，藉由使用半導 體封裝，可簡化組合及製造方法，且半導體裝置可在尺寸上縮減。
做為用以形成可相互連接半導體裝置和外部端子之電極的方法，係給定電鍍法、螺柱凸塊法、印刷法、或蒸鍍法。在螺柱凸塊方法，具有尖銳頂部之電極係以此一方式而形成，亦即，球狀物由熱能形成於金屬導線之邊緣，所形成之球狀物則與積體電路由接合瓷管所接合，而施加壓力於該處，且然後切斷該金屬導線。當插入以此方式所形成之電極至天線之中時，半導體裝置之電極可以與外部端子具有實體的接觸。此外，因為該電極可形成具有尖銳的頂部，所以螺柱凸塊法係熟知為藉其可使電性接點令人滿意且可提供高可靠性之方法。該螺柱凸塊法可應用於配置有已安裝電路之裝置的產品，諸如即將被設置於電腦之母板(亦稱為主機板)的各式各樣的積體電路。此外，該螺柱凸塊法亦可使用來連接天線與能無線電通訊之半導體裝置的積體電路，例如RFID(射頻識別)標籤。
當形成於半導體裝置中而即將被連接至外部電路的電極具有凸出部分於其中心時，則在積體電路與外部電路間之連接將變得令人滿意。此係因為藉由具有凸出部分於中心之電極，則透過該凸出部分的連接點可使連接變得可行(例如專利文獻1：日本公開專利申請案第2001-175829號)。
選擇性地，該電極可由網版印刷法所形成。做為用以藉由網版印刷法來形成電極之技術的實例，例如可給與專 利文獻2(日本公開專利申請案第2005-340282號)。
當半導體裝置及外部電路係透過具有凸出部分於其中心之電極而相互連接時，在連接部分處之接觸面積會小，以致使其中電流流動於該處之面積小；因此，存在有由於所產生之熱而使它們彼此斷接之危險。
此外，因為螺柱凸塊法使用特別的設備，當具有凸出部分之電極係由螺柱凸塊法所形成時，則存在有其中步驟之數目增加，成本增加，及產率降低之問題。
為了要形成可確保實體接觸而可使電性接點令人滿意以及可增加接觸面積於其連接部分之電極，必須想出在電極之中心之凸出部分的形狀。第2A至2C圖顯示具有不同之凸出部分之電極的概略視圖，第2A圖顯示設置於其中形成電極於該處之表面20上的柱狀電極21，第2B圖顯示錐狀電極22，第2C圖顯示具平坦週邊部分23及尖銳凸出部分24之平頭釘形的電極25。
關於第2A圖中所示之柱狀電極，例如當形成膜於此電極之上時，該膜無法充分地覆蓋該電極，而且電極將難以與即將在稍後步驟被連接之外部電路令人滿意地密切接觸。關於第2B圖中所示之錐狀電極，其係比第2A圖中所示之具有圓柱形狀之電極更易於與外部電路密切接觸；然而，所連接外外部電路可能脫離。因為第2C圖中所示之平頭釘形狀的電極具有尖銳的凸出部分24於中心，電 極係以尖銳凸出部分24插入至外部電路中而與外部電路連接；然而，在該凸出部分周圍之平坦的週邊部分23卻難以被密切地接觸。因此，必須想出電極的形狀，使得可確保實體接觸且可使電性接觸變得令人滿意。
此外，在習知上，已提供ACP(各向異性導電糊)於積體電路與外部電路之間。該ACP係其中散佈導電性粒子之樹脂糊而助成電性連接；然而，其會在壓合步驟中損壞元件。此外，因為該ACP係昂貴的，所以會阻礙成本之降低。
鑑於上述問題，本發明提供可使用於積體電路與外部電路之間之連接部分的電極，具有該電極的半導體裝置，以及電子器具。
本發明之半導體裝置具有即將連接至積體電路及外部電路之電極。該電極具有末端部分；中心部分，具有凸出部分；以及週邊部分，在該末端部分與該中心部分之間。該週邊部分具有和緩的尖細形狀，而具有自中心部分朝向末端部分減少的其之膜厚度，且該凸出部分具有和緩的尖細形狀。當半導體裝置具備無線電通訊之功能時，該外部電路可為天線。該外部電路可包含導電膜，設置於諸如聚乙烯之膜的基底上。較佳地，該電極係由網版印刷法所形成。
本發明之電子器具包含具有積體電路及電極之半導體裝置，及該電極所連接之外部電路。相互連接該半導體裝置及該外部電路在一起的電極具有末端部分；中心部分， 具有凸出部分；以及週邊部分，在該末端部分與該中心部分之間。該週邊部分具有和緩的尖細形狀，而具有自中心部分朝向末端部分減少的其之膜厚度，且該凸出部分具有和緩的尖細形狀。較佳地，該電極係實體地連接至外部電路。當半導體裝置具備無線通訊之功能時，該外部電路可為天線。該外部電路可包含電膜，設置於諸如聚乙烯之膜的基底上。較佳地，該電極係由網版印刷法所形成。
此外，該電極與外部電路係令人滿意地相互連接於本發明之半導體裝置或電子器具之中，所以無需插入導電性粒子於外部電路與電極之間，而且該外部電路與電極可透過絕緣物質而相互連接，亦即，可透過NCP(非導電性樹脂糊)來取代ACP而使它們相互連接。
本發明之製造半導體裝置之方法係一種用以藉由使用具有篩網之印刷板的網版印刷法來形成即將連接至設置有積體電路之晶片上的積體電路之電極的方法。本發明之方法包含藉由掃描刮刀以油墨充填篩網之圖案的孔，設定晶片於該篩網下方，以及藉由掃描橡膠滾軸於具有油墨之篩網上而施加油墨至該篩網，使得電極被形成於晶片上。此時，橡膠滾軸之掃描速度x的範圍係自0.15米/秒至0.20米/秒，由該橡膠滾軸以垂直於橡膠滾軸之印刷法的方向所施加的壓力y的範圍係自94MPa至188MPa，且該壓力y被設定以滿足1280x-103≦y≦2240x-217。
在製造本發明之半導體裝置的方法中，該橡膠滾軸較佳地具有其轉角被去角的形狀，或具有楔形形狀。
應注意的是，在本發明中，“連接”意指電性連接。因此，在本發明所揭示的構造中，除了預定的連接關係之外，可插入允許電性連接之另一元件(例如開關、電晶體、電容器、電感器、電阻器、或二極體)。
根據本發明，其中積體電路與外部電路在其連接部分相互接觸的面積將增加，使得其連接變得令人滿意。當接觸面積增加時，電性連接將變成有利的。此外，不再需要有利地相互連接積體電路與外部電路所需之昂貴的ACP，且可使用不會昂貴的NCP(非導電性樹脂糊)。因為該NCP並不包含導電性粒子，所以將允許連接而不會損壞元件。因此，可低成本及高產能地製造具有高度可靠性之半導體裝置。
藉由本發明，積體電路與外部電路可相互實體地連接，且可相互有利地電性連接。此外，藉由使用網版印刷法，可簡化製程。
藉由本發明，可降低積體電路與能無線電通訊之具有之天線的半導體裝置之天線間的連接部分之不良連接，且可高產能地製造具有高度可靠性之能無線電通訊的半導體裝置。
10、23‧‧‧週邊部分
11、30、130‧‧‧基板
12、21、22、25、53、153、154、164、166、253、254‧‧‧電極
13、91‧‧‧非導電性樹脂糊
16、24‧‧‧凸出部分
20‧‧‧形成電極於上之表面
31、151‧‧‧由點線所包圍之地區
32、34、35、36、45、132、133、134、135、136、145、233、234、235、236、245‧‧‧絕緣層
33‧‧‧複數個電晶體
37、49、137、149、237、249‧‧‧導電層
46、146‧‧‧半導體層
47、147、247‧‧‧雜質區
48、148、248‧‧‧通道形成區
50‧‧‧堆疊層體
51、52‧‧‧膜
54‧‧‧接觸部分
55、103‧‧‧天線
70、90、100‧‧‧半導體裝置
80‧‧‧外部框架
81‧‧‧刮刀
82‧‧‧油墨
83‧‧‧孔
84‧‧‧充填有油墨之孔
85‧‧‧篩網
86‧‧‧印刷台
87‧‧‧實體
88‧‧‧圖案
89‧‧‧橡膠滾軸
92‧‧‧部分
93‧‧‧負載
101‧‧‧算術處理電路
102‧‧‧記憶體電路
104‧‧‧電源電路
105‧‧‧解調變電路
106‧‧‧調變電路
107‧‧‧讀取器/寫入器
139‧‧‧浮動閘極層
150、250‧‧‧記憶體元件
160、162、165‧‧‧半導體元件
161、163‧‧‧連接部分
230‧‧‧矽基板
239‧‧‧浮動閘極層
300、301‧‧‧近似線
在附圖中：第1A及1B圖顯示根據本發明所形成之電極的形狀； 第2A至2C圖顯示具有除了本發明之形狀外的各式各樣形狀之電極；第3A及3B圖解說本發明之半導體裝置；第4A及4B圖解說本發明之半導體裝置；第5A及5C圖解說本發明之半導體裝置；第6A及6B圖解說本發明之半導體裝置；第7A及7B圖解說形成本發明之電極的實例；第8A及8B圖解說形成本發明之電極的實例；第9圖顯示使用於形成本發明電極之橡膠滾軸的形狀及大小；第10圖解說本發明之半導體裝置；第11A至11F圖解說本發明之半導體裝置；第12A及12B圖顯示其中可形成具有本發明形狀之電極的範圍；第13A及13B圖解說本發明之半導體裝置；第14圖係NOR型快閃記憶體之電路圖；第15A及15B圖解說本發明之半導體裝置；以及第16A至16C圖顯示安裝半導體裝置之模式。
將參照圖式來詳細解說本發明之實施例模式及實施例。然而，本發明並未受限於下文說明，且由熟習於本項技藝之該等人士所易於瞭解的是，該模式及細節可予以不同地改變而不會背離本發明之範疇及精神。因此，不應闡 釋本發明為受限於下文中所示之實施例模式及實施例的說明。注意的是，表示相同部件的參考符號係共同地使用於下文所描繪之本發明構造的圖式中。
(實施例模式1)
此實施例模式將參照第1A及1B圖來解說本發明之半導體裝置的電極。
第1A及1B圖顯示本發明之半導體裝置的電極12，其相互地連接外部電路及積體電路。第1A及1B圖中所示的電極12包含週邊部分10及凸出部分16，該週邊部分10包含具有其膜厚度自中心部分朝向末端部分減少之和緩的尖細形狀，以及該凸出部分16包含具有其傾角自週邊部分朝向中心部分連續改變的形狀。此凸出部分16使積體電路與外部電路之間的連接令人滿意。此外，因為該週邊部分10包含具有其膜厚度自中心部分朝向末端部分減少之和緩的尖細形狀，所以具有尖細形狀之週邊部分易於與外部電路密切接觸，且此可增加接觸面積。因此，積體電路的電極與外部電路實體地相互連接，且有利地彼此電性連接。
為了要使本發明之半導體裝置連接至外部電路而設置之電極係由網版印刷法所形成，該網版印刷法係執行於當調整橡膠滾軸之壓力及速度時，而該橡膠滾軸具有其轉被去角之形狀或楔形形狀。具有預定形狀之橡膠滾軸係使用於網版印刷法之中，當掃描該橡膠滾軸時之壓力和速度係 調整於某一範圍中。因此，可形成包含週邊部分及凸出部分之電極，該週邊部分包含具有其膜厚度自中心部分朝向末端部分減少之和緩的尖細形狀，以及該凸出部分包含具有其傾角自週邊部分朝向中心部分連續改變的形狀。
(實施例模式2)
應用本發明之製造半導體裝置之方法的實例將參照第3A至9圖來加以解說。在此實施例模式中，將描述製造六個薄膜積體電路於基板30之上的情況。在第3A至5C圖中，即將設置有一薄膜積體電路之區域將對應於第3A、4A、及5A圖中所示之由點線所包圍的區域31。第3B、4B、及5B圖之各個圖對應沿著第3A、4A、及5A圖之各個圖之線A-B的橫剖面視圖。
首先，形成絕緣層32於基板30之一表面上(請參閱第3B圖)；之後，由半導體層46、絕緣層34、及導電層49形成包含複數個電晶體33之層於該絕緣層32之上；接著，順序形成絕緣層34和絕緣層36於包含該複數個電晶體33的層之上；然後，透過配置於該複數個電晶體33中之絕緣層34、35及36中的開口形成連接至各個電晶體33之源極或汲極區的導電層37；隨後，形成絕緣層45以覆蓋該導電層37。
基板30可為玻璃基板、塑膠基板、矽基板、石英基板、或其類似物，較佳地係使用玻璃基板或塑膠基板。當使用玻璃基板或塑膠基板來做為該基板時，將易於製造一 邊具有1米以上長度的半導體裝置或具有所欲形狀的半導體裝置。因此，例如當使用具有一邊1米以上長度的方形之大的玻璃或塑膠基板時，可急劇地改善生產率。
絕緣層32用來防止雜質自基板30侵入，且亦稱為基底層。該絕緣層32係使用濺鍍法、電漿CVD法、或其類似方法而由氧化矽為基之膜或氮化矽為基之膜形成為單一層或堆疊層。氧化矽為基之膜係由包含矽和氧做為其主要成分之物質所形成的膜，且對應於氧化矽膜、氮氧化矽膜、及其類似物。氮化矽為基之膜係包含矽和氮做為其主要成分之膜，且對應於氮化矽膜、氧化氮化矽膜、及其類似物。當使用諸如石英基板之不含雜的物質時，則不必配置絕緣層32。
在此說明書中，應注意的是，氮氧化矽表示氧的組成比例比氮的組成比例更高的物質，且亦可稱為含氮之氧化矽。相似地，氧化氮化矽表示氮的組成比例比氧的組成比例更高的物質，且亦可稱為含氮之氮化矽。
該複數個電晶體之各個電晶體包含半導體層46，絕緣層34，以及用作閘極電極之導電層49。半導體層46可由矽所形成，該半導體層46由LPCVD法、電漿CVD法、氣相生長法、或濺鍍法，使用由甲矽烷所代表之半導體材料氣體所形成。因為此處所形成之半導體膜為非晶形，所以較佳地使該半導體膜結晶化。該非晶半導體膜可由雷射結晶法、熱結晶法，使用諸如鎳之促進結晶之元素的熱結晶法。在此實施例模式中，該半導體層係由多晶半 導體所形成。
該半導體層46具有雜質區47，各雜質區47作用為源極或汲極區，及通道形成區48。對雜質區47，係給與N型導電性之雜質元素(諸如磷(P)或砷(As)之屬於第五族之元素)或給與P型導電性之雜質元素(諸如硼(B)或鋁(Al)之元素)。該等雜質元素可由使用擴散源之方法，離子佈植法，或類似方法所引入。雖然並未顯示，但較佳的是，當引入雜質元素時形成LDD(微摻雜汲極)區，特別地，提供引入給與N型導電性之雜質元素(諸如磷(P)或砷(As)之屬於第五族之元素)的LDD區於N型TFT中係有效的。
應注意的是，在由多晶半導體所形成的TFT之中，LDD區係為了要改善可靠性而形成的區域，例如，主要在於抑制半導體層係由多晶矽所形成之TFT中的截止(off)電流。尤其，當使用該TFT來做為像素電路中之類比開關或其類似物時，充分低的截止電流係必要的；然而，由於在汲極接面部分之逆向偏壓的集中電場，即使當TFT關閉時，漏電流仍會透過缺陷而流動。因為在汲極邊緣附近處之電場係由LDD區所弛緩，所以可降低截止電流。此外，在汲極接面部分之逆向偏壓電場可擴散至其中通道區與LDD區所接合之部分，以及其中LDD區與汲極區所接合之部分；因此，由於可弛緩該電場，所以可降低漏電流。
絕緣層34係閘極絕緣層。與絕緣層32相似地，該絕 緣層34可使用濺鍍法、電漿CVD法、或其類似方法而由氧化矽為基之膜或氮化矽為基之膜形成成為單一層或堆疊層。
導電層49可由導電性物質所形成，且其材料和形成方法並未特地限制。該導電層49可由CVD法、濺鍍法、滴注法、或其類似法所形成。
導電層35及36係使用SOG(旋塗於玻璃上)法、滴注法、網版印刷法、或其類似方法，而由無機或有機材料形成為單一層或堆疊層。例如，絕緣層35可由氮化矽為基之膜所形成，而絕緣層36可由氧化矽為基之膜所形成。此外，與絕緣層32及34相似地，該絕緣層36亦可由濺鍍法、電漿CVD法、或類似方法所形成。
導電層37係由導電性物質所形成，且可使用CVD法、濺鍍法、滴注法、或其類似法，而由與導電層49之材料相似的材料所形成。該導電層37可形成為單一層或堆疊層。
與絕緣層35及36相似地，絕緣層45較佳地係使用SOG(旋塗於玻璃上)法、滴注法、網版印刷法、或其類似方法，而由無機或有機材料來形成為單一層或堆疊層。該絕緣層45亦可以與絕緣層32及34相似地由濺鍍、電漿CVD法、或類似方法所形成。
雖然在所描繪的構造中僅形成複數個電晶體33，但本發明並未受限於此構造，即將設置於該基板30上之元件可依據半導體裝置之目的來加以適當地調整。在製造具 有儲存資料之功能的半導體裝置的情況中，較佳地形成複數個電晶體和一記憶體元件(諸如電晶體或記憶體電晶體)於基板30之上。在製造具有控制電路之功能，產生信號之功能，及類似功能之半導體裝置(例如CPU或信號產生電路)的情況中，較佳地形成電晶體於基板30之上。除了上述該等情況之外，可視需要地形成諸如電阻器或電容器之另外元件。
接著，形成用以連接至外部之電極於所欲的位置，該電極係形成於其中暴露積體電路中之所欲導線於該處之位置(請參閱第4A及4B圖)。此處，電極係由網版印刷法而形成於元件上(絕緣層45之上)，該網版印刷法係藉由以油墨來充填印刷板上所繪製之圖案的孔，且轉移該印刷板上所繪製之圖案至實體，藉以形成圖案之方法。雖然在此實施例模式中，電極係形成於基板上所形成的元件之上，但可形成電極於相對面之上，亦即，在該基板之底面上。
將參照第8A及8B圖來說明此實施例模式中之網版印刷法。應注意的是，在下文中所解說之網版印刷法的條件僅係實例，且本發明並未受限於此。第8A及8B圖各自顯示使用網版印刷法來形成圖案時之狀態的橫剖面視圖。此處，係使用導電糊來做為油墨82。做為導電糊，較佳地使用銅糊、鎳糊、鋁糊、或金糊；更佳地，係使用銀糊。在使用銀糊的情況中，可使用環氧樹脂來做為該糊的結合劑，且可使用卡畢醇醋酸丁酯(butylcarbitol acetate)來做為溶劑，該銀糊之黏度為40Pa．s。即將被使用之印刷板具有外部框架80和篩網85，為了要以油墨來充填設置於該篩網中所欲位置處的孔83，該油墨82係藉由使用刮刀81來施加至該膜厚度85。藉由該油墨82之施加，可以以油墨來充填該等孔83，藉以獲得充填有油墨之孔84。之後，將其上即將被形成電極之實體87設置於印刷台86之上，且然後，將該印刷台86設置於印刷板之下方。
印刷法係以此一方式來加以執行，亦即，橡膠滾軸89掃描於具有充填有油墨之孔84的篩網85上。在此實施例式中所使用之橡膠滾軸的形狀及尺寸係顯示於第9圖中，該橡膠滾軸89為具有70±5度之硬度的DB-R橡膠滾軸(由Microtek Inc.所製造)；該橡膠滾軸89與油墨82所接觸之一部分已予以去角；該橡膠滾軸之底部該去角部分之間的角度為132度；以及該橡膠滾軸係從垂直狀態傾斜大約20度而掃描。因此，該篩網85與該橡膠滾軸之與油墨82所接觸部分之間的角度θ大約為28度。當油墨82由掃描橡膠滾軸89所施加時，可轉移圖案88至該實體87。
此時，可熱烘已形成圖案於上之構成物件，且予以乾燥化。該熱烘及乾燥法係在大氣壓力下執行於200℃之氮圍中30分鐘。依據上述步驟，可形成包含週邊部分及凸出部分之電極，而該週邊部分包含具有其膜厚度自中心部分朝向末端部分減少之和緩的尖細形狀，以及該凸出部分 包含具有其傾角自週邊部分朝向中心部分連續改變的形狀。
如上述地，藉由應用本發明，可由網版印刷法來形成包含週邊部分及凸出部分之電極，而該週邊部分包含具有其膜厚度自中心部分朝向末端部分減少之和緩的尖細形狀，以及該凸出部分包含具有其傾角自週邊部分朝向中心部分連續改變的形狀。
接著，切割各自設置有電極之該等半導體裝置(參閱第5A至5C圖)。該切割法可以以畫線設備，或藉由使用雷射光束(在下文中，該雷射光束包含雷射光)之切除法來加以執行。在切割表面之轉角係由使用雷射光束之切除法所轉圓，而可防止切削及裂開。
此處所使用之針對切割的雷射較佳地係能發出具有波長在紫外光區中之固態雷射。該紫外光區意指其中波長範圍自1至380nm(奈米)之區域，而更佳地係使用Nd：YVO3雷射。此係因為自具有波長在紫外光區中之Nd：YVO4雷射所發出的雷射光束比具有更長波長之雷射光束更容易被吸收於基板中，且因而允許切除過程。玻璃易於吸收紫外光區中之雷射光束；因此，當使用玻璃於基板時，切除過程將變得容易。
接著，相互連接電極53和外部電路之天線55於接觸部分54。如上述，電極53係形成於堆疊層體50的所欲位置處，NCP 91係形成於具有尖細形狀之電極53的週邊部分之上。該NCP 91係由絕緣材料所形成，且作用為充 填層間空間之黏著劑，該NCP 91的材料並未特別地受限，且該NCP 91可由滴注法、旋塗法、或類似法所形成。天線55係製備於具有所形成之NCP 91的元件上，且荷重93係由壓合機器所施加(請參閱第7A圖)。較佳地，此時所施加之荷重係在大約3MPa至4MPa的範圍中；更佳地，當施加荷重93時，以熱量來執行壓合，此時之NCP 91的溫度係較佳地為120度。
藉由上述步驟，電極53和天線55係以此一方式相互連接，亦即，電極53中心的凸出部分插入至天線55的部分92之中，如第7B圖中所示。依據上述步驟，可製造出具有天線的半導體裝置90。雖然在此實施例模式中，電極和天線係相互連接於切割該等半導體裝置之後，但該等半導體裝置亦可在相互連接該電極與天線之後才切割。
接著，如必要時，則藉由使用膜51和52來密封包含基板30及複數個電晶體33之堆疊層體50(請參閱第6A及6B圖)。該膜51和52係由聚乙烯、聚碳酸酯、聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯、乙烯-醋酸乙烯、氨脲、聚乙烯對苯二甲酯、或其類似物，或纖維材料(諸如，紙)所形成。此外，該等膜51和52之各個膜可具有黏著層於其表面上，該黏著層係包含以下黏著劑之任一黏著劑的層：聚酯為基之熱塑性樹脂、聚酯為基之熱硬化樹脂、聚酯為基之可紫外光硬化樹脂、聚烯烴為基之熱塑性樹脂、聚烯烴為基之熱硬化樹脂、聚烯烴為基之可紫外光硬化樹脂、醋酸乙烯為基之黏著劑、乙烯共聚物樹脂 為基之黏著劑、環氧樹脂為基之黏著劑、氨脲樹脂為基之黏著劑、橡膠為基之黏著劑，壓克力樹脂為基之黏著劑、及其類似物。
該等膜51和52的表面可塗佈有二氧化矽的粉狀物，藉由該塗佈，可維持防水性質，即使是在高溫或高濕度的環境下，也就是說可改善抗濕性。此外，該等膜51和52的表面可塗佈有諸如銦錫氧化物之導電性材料，當該等膜51和52的表面塗佈有諸如銦錫氧化物之導電性材料，該塗佈材料具有靜電；因此，可保護該複數個電晶體33免於遭受靜電；換言之，可改善抗靜電功能。此外，該等膜的表面可塗佈有包含碳來做為其主要成分的材料(諸如似鑽石之碳或包含氮之碳)。藉塗佈有該等材料，可增大強度且可抑制半導體裝置之劣化和損壞。再者，該等膜51和52可由基板之材料(諸如樹脂)與二氧化矽、導電性材料、及包含碳來人為其主要成分之材料的其中之一的混合物所形成。抗靜電功能可由塗佈膜51和52的表面有界面活性劑，或藉由直接搓揉界面活性劑進入該等膜51和52之內而提供。
該複數個電晶體33係由熔化該等膜51和52之各個膜的表面或該等膜51和52之各個膜上的黏著層於熱處理中，而由該等膜51和52所密封。
在其中包含基板30和該複數個電晶體33的堆疊層體50被設置於該等膜51和52之間的半導體裝置中，可抑制有害氣體、水、和雜質元素的侵入。因此，可抑制該複 數個電晶體33之劣化和損壞，以及可改善其可靠性。
雖然在此實施例模式中之密封係在形成天線之後才由該等膜所執行，但該天線可形成於藉由該等膜的密封之後。該等膜51和52可使用做為基底，且該等膜51和52的其中之一或二者可設置有作用為天線的導電層。然後，當包含複數個電晶體33之堆疊層體50由等膜51和52所密封時，則可連接設置於該等膜51和52的其中之一或二者的導電層至該複數個電晶體33。此時，包含該複數個電晶體33之堆疊層體50可設置有包含週邊部分和凸出部分的電極，其中該週邊部分包含具有其膜厚度自中心部分朝向末端部分減少之和緩的尖細形狀，以及該凸出部分包含具有其傾角自週邊部分朝向中心部分連續改變的形狀。當該等膜51和52之各個膜設置有導電層時，則當密封時可使電極與設置於該等膜51和52的導電層接觸。如上述地，可製造出能無線電通訊的半導體裝置。
基板30可由使用研磨設備(例如研磨機)和拋光設備(例如研磨石)的其中之一或二者來執行研磨和拋光的其中之一或二者於基板30的另一表面(並未設置有薄膜之表面)而變薄。在該變薄之後，選擇性地執行具有雷射光束之照射以切割絕緣層32、34、35、36、和45，以及已予以變薄的基板30。之後，藉由使用膜51和52來密封包含基板30的複數個電晶體33之堆疊層體50(請參閱第6B圖)。應注意的是，較佳地執行該研磨和拋光的其中之一或二者，使得基板30具有100μm(微米)以 下，更佳地具有50μm以下，以及最佳地具有5μm以下的厚度。
當執行該研磨和拋光的其中之一或二者時，較佳地設膜於供保護用的絕緣層45之上以便固定該堆疊層體50。在固定堆疊層體50之後，較佳地執行該研磨和拋光的其中之一或二者於該基板30的另一表面之上。設置於該絕緣層45之上的膜較佳地為設置有可UV硬化之黏著劑於其表面上的膜。此外，在執行該研磨和拋光之後，可去除設置在該絕緣層45上的膜。
在此方式中，當使基板30變薄時，可易於藉由使用雷射光束在短的週期時間切割絕緣層32、34、35、及36。此外，藉由使基板30變薄，可提供可撓性之半導體裝置。當基板係可撓性時，則可易於安裝於該半導體裝置在具有改良設計之可撓性的產品上，且可使用該半導體裝置於各式各樣的領域之中。
在此方式中，藉由本發明，可使電極形成具有可確保與外部電路實體接觸及可使得與該處相關連之電性接觸令人滿意的形狀，而且可製造具有該電極之半導體裝置。藉由根據本發明之製造方法，可有利地使積體電路與天線相互連接，且可以高產能地製造高度可靠的RFID標籤。
根據本發明，其中在該處，積體電路與天線相互接觸於其連接部分的面積會增加，而使連接令人滿意，且在接觸面積上的增加可使電性連接變得有利。此外，令人滿意地相互連接積體電路與天線所必要之昂貴的ACP不再是 必要的，且可使用不昂貴的NCP(非導電性樹脂糊)。因為該NCP並不包含導電性粒子，所以可允許連接而不會損壞該等元件。因而，可低成本且高產能地製造能無線電通訊之高度可靠的半導體裝置，以及可降低該天線與積體電路間之連接部分的不良連接。
雖然此實施例模式說明無線電通訊的半導體裝置，但本發明並未受限於此，且本發明亦可應用於需要對外部電路連接之任何半導體裝置，甚至應用於並不需要天線的半導體裝置。
(實施例模式3)
將參照第10圖來說明應用本發明之具有無線電通訊能力的半導體裝置。本發明的半導體裝置100包含算術處理電路101、記憶體電路102、天線103、電源電路104、解調變電路105、以及調變電路106。如半導體裝置100中之各個電路，將適當地提供根據半導體裝置100之目的所需要的電路。
算術處理電路101依據來自解調變電路105所輸入之信號而分析指令，控制記憶體電路102，輸出資料以供外部傳送至調變電路106等。
記憶體電路102包含電路，該電路具有記憶體元件和用以寫入及讀取資料的控制電路。該記憶體電路102至少儲存半導體裝置本身之識別號碼，該識別號碼係使用於與另一半導體裝置區分。記憶體電路102包含選擇自以下的 其中之一或多個：有機記憶體，DRAM(動態隨機存取記憶體)，SRAM(靜態隨機存取記憶體)，FeRAM(鐵電隨機存取記憶體)，罩幕式ROM(唯讀記憶體)，PROM(可程式化唯讀記憶體)，EPROM(可電性程式化唯讀記憶體)，EEPROM(可電性拭除之程式化唯讀記憶體)，及快閃記憶體。該有機記憶體具有簡單的結構，其中包含有機化合物之層係插入於一對導電層之間；因此，其具有至少兩個優點，一優點在於可使製造方法簡單化而使成本降低，另一優點則在於可易於減少堆疊層體的面積而可易於取得更高的容量。因此，較佳的是，使用有機記憶體於該記憶體電路102。
天線103轉換供應自讀取器/寫入器107之載波成為AC電性信號。此外，負載調變係由調變電路106所施加，電源電路104藉由使用由天線103所轉換之AC電性信號來產生電源電壓，且將該電源電壓供應至各個電路。
解調變電路105解調變由天線103所轉換的AC電性信號，且將所解調的信號供應至算術處理電路101。該調變電路106根據供應自算術處理電路101之信號來供應負載調變至天線103。
該讀取器/寫入器107接收施加至天線103的負載調變來做為載波，該讀取器/寫入器107發射該載波至半導體裝置100。該載波係由讀取器/寫入器107所接收及所發射的電磁波，且該讀取器/寫入器107接收已由調變電路106所調變之載波。
藉由使用本發明之電極，亦即，包含週邊部分和凸出部分之電極，其中該週邊部分包含具有其膜厚度自中心部分朝向末端部分減少之和緩的尖細形狀，以及該凸出部分包含具有其傾角自週邊部分朝向中心部分連續改變的形狀，則可製造出具有可確保與外部電路之天線實體連接，且令人滿意地作成與該處相結合之電性連接的電極之半導體裝置。例如可使天線103與解調變電路105之間的連接，或天線103與調變電路106之間的連接令人滿意。因此，例如在製造RFID標籤的情況中，可高產能地製造出具有其中積體電路和天線係有利地相互連接之高度可靠性的半導體裝置。
在此實施例模式中所敘述之具有無線電地發射及接收電磁波之功能的半導體裝置係稱為RFID(射頻識別)標籤、RF晶片、RF標籤、IC晶片、IC標籤、IC標誌、無線電晶片、無線電標籤、電子晶片、電子標籤、無線電處理器、無線電記憶體、或其類似物。藉由本發明，可高產能地製造出能無線電通訊之高度可靠的半導體裝置，其中積體電路部分和天線可有利地相互連接。
(實施例模式4)
本發明不僅可應用於如實施例模式2中所敘述之由RFID標籤所代表之能無接點地無線電通訊的半導體裝置，而且可應用於即將被連接至外部電路之各式各樣積體電路的端子部分。現將參照第13A至15B圖來說明藉由 應用本發明所製造之NOR(反或)類型的快閃記憶體來做為其一實例。該NOR型快閃記憶體係配於例如母板(亦稱為主機板)之上，且使用來記錄BIOS(基本輸入輸出系統)。該母板係電腦的組件之一，且表示配裝有諸如CPU(中央處理單元)之各式各樣種類之模組的基板。
在快閃記憶體元件之製造中的許多步驟係與TFT之該等步驟相似。在下文中，將參照第13A及13B來說明記憶體元件150。首先，形成絕緣層132於基板130的一表面上；接著，形成包含複數個電晶體而各個電晶體包含半導體層146之層於該絕緣層132之上，該半導體層146具有雜質層147和通道形成層148。之後，形成絕緣層133，浮動閘動層139，及絕緣層134於包含複數個電晶體的層之上；接著，形成導電層149，且順序地形成絕緣層135及136。然後，透過設置於該複數個電晶體中之絕緣層133、134、135及136中所設置的開口而形成即將被連接至該複數個電晶體之各個電晶體之源極或汲極區的導電層137；其次，形成絕緣層145來覆蓋該導電層137。
該基板130可為玻璃基板、塑膠基板、石英基板、或其類似物。較佳地，使用玻璃基板或塑膠基板。當使用玻璃基板或塑膠基板來做為基板時，可易於製造一邊具有1米以上長度之半導體裝置，或具有所欲形狀的半導體裝置。
絕緣層132具有防止雜質自基板130侵入之功能，該絕緣層132係藉由使用濺鍍法、電漿CVD法、或類似方 法而由氧化矽為基之膜或氮化矽為基之膜來形成。該絕緣層132不必一定要被設置，而是可視需要地設置。半導體層146係由矽所形成，形成該半導體層146的方法係與實施例模式2中之絕緣層32的形成方法相似。
半導體層146具有各作用成為源極區或汲極區之雜質區147以及通道形成區148。給與N型導電性(屬於V族元素之諸如磷(P)或砷(As)的元素)之雜質元素，或給與P型導電性(諸如硼(B)或鋁(Al))之雜質元素被添加至雜質區147。該雜質元素可由使用擴散源、離子佈植法、或類似方法的方法所引入。雖然並未顯示，但較佳地，形成LDD區於引入該雜質元素之前。絕緣層133和134可由與絕緣層132相似之形成方法所形成。
絕緣層135和136係藉由使用SOG(旋塗於玻璃上)法、滴注法、網版印刷法、或類似法，而由無機材料或有機材料形成為單一層或堆疊層。例如，絕緣層135可由氮化矽為基的膜所形成，以及絕緣層136可由包含有機材料的膜所形成。該等絕緣層135及136可由與絕緣層132、133及134相似之濺鍍法、電漿CVD、或其類似法所形成。
浮動閘極層139、導電層137、及導電層149係各自地由導電性物質所形成，且可由CVD法、濺鍍法、滴注法、或其類似法而形成為單一層或堆疊層。
與絕緣層135及136相似地，絕緣層145係藉由使用SOG(旋塗於玻璃上)法、滴注法、網版印刷法、或類似 法，而由無機材料或有機材料形成為單一層或堆疊層。該絕緣層145可由與絕緣層132、133及134相似之濺鍍法、電漿CVD、或其類似法所形成。
電極153及154係與實施例模式2相似地由網版印刷法形成於其中導電層137暴露於該處的區域中，在形成該等電極之後，將元件切割成為各個元件(請參閱第13A及13B圖)。
雖然僅形成記憶體元件於所示的結構中，但本發明並未受限於此結構。設置於基板130上之元件可依據半導體裝置的目的而予以適當地調整，例如較佳地安裝拭除電壓控制電路。視需要地，可形成諸如電阻器或電容器之另外元件。
上述快閃記憶體之電路圖的圖式係顯示於第14圖中。寫入操作和讀取操作係藉由使用字元線W1至W7和位元線B1至B4所執行，該等字元線和位元線連接至控制該等操作的電路。選擇性地，該等線可在稍後的步驟才連接到延伸至控制該等操作之電路的導線。此外，字元線係連接至記憶體元件中之閘極電極(控制電極)，以及位元線係連接至記憶體元件中的源極或汲極電極。由點線所包圍的區域對應於單元記憶體元件。
雖然並未顯示，但亦可由使用多層導線結構而以更精緻的電路結構來安裝小的裝置。
使用單晶矽基板來做為形成記憶體元件250之基板的結構之實例係顯示於第15A及15B圖之中。當基板係如 第15A及15B圖中所示之單晶矽基板時，通道區可形成於該基板之中；因此，無需形成作用為電晶體之半導體層。此外，亦無需形成用以防止雜質自基板侵入之絕緣層。
該單晶矽基板230包含各作用成為源極區或汲極區之雜質區247及通道形成區248。給與N型導電性(屬於V族元素之諸如磷(P)或砷(As)的元素)之雜質元素，或給與P型導電性(諸如硼(B)或鋁(Al))之雜質元素被添加至雜質區247。該雜質元素可由使用擴散源、離子佈植法、或類似方法的方法所引入。絕緣層233和234係藉由使用濺鍍法、電漿CVD、或類似法，而由氧化矽為基之膜或氮化矽為基之膜形成為單一層或堆疊層。
絕緣層235和236係藉由使用SOG(旋塗於玻璃上)法、滴注法、網版印刷法、或類似法，而由無機材料或有機材料形成為單一層或堆疊層。例如，絕緣層235可由氮化矽為基的膜所形成，以及絕緣層236可由包含有機材料的膜所形成。此外，該等絕緣層235及236可由與絕緣層233相似之濺鍍法、電漿CVD、或其類似法所形成。
浮動閘極層239、導電層237、及導電層249各包含導電性物質，且可由CVD法、濺鍍法、滴注法、或其類似法而形成為單一層或堆疊層。
與絕緣層235及236相似地，絕緣層245係藉由使用SOG(旋塗於玻璃上)法、滴注法、網版印刷法、或類似法，而由無機材料或有機材料形成為單一層或堆疊層。該 絕緣層245可由與絕緣層232及234相似之濺鍍法、電漿CVD、或其類似法所形成。
電極253及254係與實施例模式2相似地由網版印刷法形成於其中導電層237暴露於該處的區域中，在形成該等電極之後，將元件切割成為各個元件(請參閱第15A及15B圖)。
切割成為各個元件之其中形成該等電極153及154(或電極253及254)於該處的積體電路係連接至具有所欲導線圖案被形成於基板上的外部電路。
雖然此處僅敘述NOR(反或)型快閃記憶體，但本發明並未受限於此，且本發明亦可應用於NAND(反及)型快閃記憶體。此外，本發明不僅可應用於快閃記憶體，而且可應用於具有薄膜電晶體的任何記憶體元件。
藉由本發明，可製造出具有可實體連接至外部電路且可令人滿意地連接至該處之電極的半導體裝置。藉由應用本發明，可高產能地製造出其中積體電路(諸如快閃記憶體)與具有所欲導線圖案形成於基板上(諸如包含形成於主機板上之圖案的線)之外部電路相互有利連接之高度可靠的半導體裝置。
(實施例模式5)
本發明不僅可應用於實施例模式2及3中所解說之RFID標籤及實施例模式4中所解說之快閃記憶體，而且可應用於每種結構之積體電路。此實施例模式將敘述與實 施例模式2至4中之該等模式不同的結構。
第16A至16C圖係橫剖面視圖，顯示典型的安裝模式。第16A圖顯示所微節距QFP(四邊扁平封裝)的安裝方法，且用於外部輸入和輸出的接腳係設置於積體電路的四邊。第16B圖顯示所謂微節距BGA(球格式陣列封裝)的安裝方法，且用於外部輸入和輸出的接墊係設置於扁平積體電路的底部表面。第16C圖顯示所謂晶圓層次CSP(晶片型封裝)，其係針對與單一晶片之尺寸相同的科技現狀半導體安裝方法。
在第16A圖中，半導體元件160係透過連接部分161而連接至外部電路。在第16B圖中，半導體元件162係透過連接部分163和電極164而連接至外部電路。在第16C圖中，半導體元件165係透過電極166而連接至外部電路。
藉由應用本發明，在第16B及16C圖中所示的結構中，與習知球面電極相較地，可獲得與外部電路之更便利的實體連接以及更有利的電性連接。第16C圖中所示的結構係較佳的，因為已習知地成為後面步驟之一的安裝步驟可在前面步驟的製造線上順序地執行。
藉由應用本發明，可製造出具有可實體連接至外部電路且可令人滿意地電性連接至該外部電路之電極的半導體裝置。藉由應用本發明，可高產能地製造出其中積體電路(諸如快閃記憶體)與具有所欲導線圖案形成於基板上(諸如形成於主機板上之導線圖案)之外部電路相互有利 連接之高度可靠的半導體裝置。
(實施例模式6)
應用本發明之能無線電通訊的半導體裝置70可設置於各式各樣的產品以及使用於各式各樣的系統，例如該等產品包含鑰匙(請參閱第11圖)，紙幣、硬幣、股票、債券、識別證(諸如駕照或居留卡，請參閱第11B圖)、書籍、容器(諸如培養皿，請參閱第11C圖)、包裝盒(諸如包裝紙或瓶，請參閱第11E及11F圖)、記錄媒體(諸如碟片或影帶)、運輸工具(諸如腳踏車)、附件(諸如皮包或眼鏡，請參閱第11D圖)、食物、衣服、雜貨、電子器具(諸如液晶顯示裝置、EL顯示裝置、電視裝置、或行動終端機、及其類似物)。本發明之半導體裝置係藉由附著該裝置於產品表面或嵌入該裝置於產品內部而固定於如上述之具有各式各樣形狀的產品。該系統包含產品管理系統、授權功能系統、發行系統、及其類似系統。藉由使用本發明的半導體裝置，系統可具有更高的可靠性。此實施例模式可自由地與另一實施例模式和另一實施例結合。
[實施例1]
將參照圖式來說明藉由應用本發明所形成之電極。如實施例模式1中所解說地，本發明之電極可僅在預定範圍的條件下形成。因此，下文中將說明的是，在藉由網版印 刷法來形成本發明之電極中，不同地改變掃描橡膠滾軸之壓力及速度以便形成包含週邊部分和凸出部分之下的情形，其中該週邊部分包含具有其膜厚度自中心部分朝向末端部分減少之和緩的尖細形狀。
使用於此實施例中之網版印刷法係與實施例模式2中之網版印刷法相似，亦即，網版印刷法係以實施例模式2中參照第8A及8B圖之方式來執行。第8A及8B圖係橫剖面視圖，顯示藉由網版印刷法之圖案形成。此處，係使用銀糊來做為油墨82。在使用該銀糊的情況中，係使用環氧樹脂來做為該糊中之結合劑，以及使用卡畢醇醋酸丁脂來做為溶劑，該銀糊具有40Pa．s的黏度。在該網版印刷法之中，使用具有外部框架80及篩網85之印刷板。為了要以油墨82來充填篩網85的孔，該油墨82係使用刮刀81而施加至篩網85。藉由該油墨82的施加，孔83係充填有油墨，藉以獲得充填有油墨之孔84。接著，將電極即將被形成於上之實體87(例如半導體晶片或其類似物)設置於印刷台86之上，且然後將印刷台86設置於印刷板之下。
其後，印刷法係由掃描橡膠滾軸89於篩網85之上而執行。第9圖顯示使用於此實施例中之橡膠滾軸的形狀和尺寸，此處係使用具有其轉角被去角的橡膠滾軸89，該橡膠滾軸89為具有70±5度之硬度的DB-R橡膠滾軸(由Microtek Inc.所製造)。與油墨82所接觸之該橡膠滾軸89的一部分已予以去角，該橡膠滾軸之底部與該去 角部分之間的角度為132度，且該橡膠滾軸係從垂直狀態傾斜大約20度而掃描。因此，該篩網85與該橡膠滾軸之與油墨82所接觸部分之間的角度θ大約成為28度。當油墨82由掃描該橡膠滾軸89所施加時，可轉移圖案88至該實體。注意的是，該印刷板的尺寸約為長度380毫米(mm)及寬度380毫米(mm)。形成電極於上的表面係具有0.7毫米(mm)厚度之玻璃基板的表面，以及在印刷板與其上形成電極之表面之間的距離係設定成為0.7毫米(mm)。
如上述所形成之電極係顯示於第1A及1B圖之中。在第1A及1B圖中，電極12係形成於基板11之上，且電極12和天線14係以將電極插入於天線14中之此一方式而相互連接。NCP 13係設置於天線14與具有尖細形狀之電極12的週邊部分之間。
觀察所形成之電極的形狀而改變形成電極時之條件，亦即，設定橡膠滾軸的掃描速度為60、80、100、120、150、180、及200毫米/秒(mm/sec)，且在0.15MPa至0.2MPa的範圍中每0.005MPa地改變該掃描滾軸的掃描時之壓力，以及檢查具有本發明形狀之電極是否形成於全部表面之上。
第12A圖顯示上述實驗的結果，在形成各電極為具有本發明形狀之下的情形係由符號“○”所示，以及其中形成各電極於部分或全部表面上為不具有本發明形狀的情況則由符號“×”所示。例如，當橡膠滾軸的壓力為0.15MPa 時，各具有本發明形狀之電極僅在120米/秒的橡膠滾軸之掃描速度時形成於全部表面上。此外，在其中各不具有本發明形狀之電極被形成於部分或全部表面的情況中，所形成之電極具有各式各樣的形狀。在第12A圖中，當壓力超過120MPa時，電極具有不完整的形狀，亦即，在由點線所包圍的地區中，且具有頂部被壓碎以及凸出部分並未形成於中心之此一形狀於其他的“×”地區之中。
根據第12A圖的資料來計算可形成具有本發明形狀之電極的範圍。近似線300及近似線301係在橡膠滾軸之各個掃描速度中就有關由該橡膠滾軸所施加之壓力的上限和下限所形成。此係顯示於第12B圖之中，其中水平軸(x軸)代表橡膠滾軸的掃描速度(米/秒)，而垂直軸(y軸)代表由該橡膠滾軸所施加之力(MPa)。
在第12B圖中，該垂直軸(y軸)並非顯示橡膠滾軸的壓力，而是顯示由該橡膠滾軸所施加之壓力。由該橡膠滾軸所施加之壓力係橡膠滾軸在垂直於篩網之方向中的壓力之分量。當表示該橡膠滾軸之壓力為P時，則在此實施例中，由該橡膠滾軸所施加的壓力變成大約Psin 70°。當橡膠滾軸的壓力P為200MPa時，則由該橡膠滾軸所施加之壓力約為188MPa，以及當橡膠滾軸的壓力P為100MPa時，則由該橡膠滾軸所施加之壓力約為94MPa。此外，當橡膠滾軸的壓力P為60MPa時，則由該橡膠滾軸所施加之壓力約為56MPa。
當如第12B圖所示地繪製該等近似線時，則上限之直 線變成y=2240x-217，以及下限之直線變成y=1280x-103。也就是說，當掃描速度為x(米/秒)以及由橡膠滾軸所施加之壓力為y(MPa)時，則形成本發明電極之範圍可謂為大約0.15≦x≦0.20，94≦y≦188，以及1280x-103≦y≦2240x-217。
如此實施例中所述地，具有本發明形狀之電極僅在當橡膠滾軸之速度以及由該橡膠滾軸所施加之壓力係在預定範圍時方可被形成。
此申請案係根據2006年4月27日在日本專利局所申請之日本專利申請案序號2006-123589，該申請案的全部內容係結合於本文中以供參考。
10‧‧‧週邊部分

Claims (3)

  1. 一種藉由使用包括篩網之印刷板的網版印刷法來製造半導體裝置之方法，包含以下步驟：以油墨來充填該篩網的網孔；設定對象物於該篩網的下方；以及藉由掃描橡膠滾軸於該篩網之上且將該油墨轉印至該對象物上而形成圖案，其中，該橡膠滾軸之掃描速度x的範圍係自0.15米/秒至0.20米/秒，其中，藉由該橡膠滾軸所施加為該橡膠滾軸在垂直於該篩網之方向上的壓力分量之壓力y的範圍係自94MPa至188MPa，且藉由該橡膠滾軸所施加之該壓力y滿足1280x-103≦y≦2240x-217。
  2. 如申請專利範圍第1項之製造半導體裝置之方法，其中，該橡膠滾軸具有其轉角被去角的形狀。
  3. 如申請專利範圍第1項之製造半導體裝置之方法，其中，該橡膠滾軸具有楔形形狀。
TW104104718A 2006-04-27 2007-04-25 半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具 TW201526089A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006123589 2006-04-27

Publications (1)

Publication Number Publication Date
TW201526089A true TW201526089A (zh) 2015-07-01

Family

ID=38647524

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096114653A TWI490925B (zh) 2006-04-27 2007-04-25 半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具
TW104104718A TW201526089A (zh) 2006-04-27 2007-04-25 半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096114653A TWI490925B (zh) 2006-04-27 2007-04-25 半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具

Country Status (4)

Country Link
US (1) US8378484B2 (zh)
CN (2) CN101432869B (zh)
TW (2) TWI490925B (zh)
WO (1) WO2007125841A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2020658B1 (en) * 2007-06-29 2014-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
US10359613B2 (en) * 2016-08-10 2019-07-23 Kla-Tencor Corporation Optical measurement of step size and plated metal thickness
US10168524B2 (en) * 2016-08-10 2019-01-01 Kla-Tencor Corporation Optical measurement of bump hieght
CN112310115B (zh) 2019-07-26 2023-06-06 京东方科技集团股份有限公司 一种驱动背板、显示面板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242401A (en) * 1978-01-24 1980-12-30 Mitani Electronics Industry Corp. Screen-printing mask
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
JP2000208899A (ja) 1999-01-13 2000-07-28 Noritake Co Ltd 厚膜パタ―ンの形成方法
WO2001026910A1 (en) 1999-10-08 2001-04-19 Dai Nippon Printing Co., Ltd. Non-contact data carrier and ic chip
JP2001175829A (ja) * 1999-10-08 2001-06-29 Dainippon Printing Co Ltd 非接触式データキャリアおよびｉｃチップ
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
JP3984773B2 (ja) * 2000-03-17 2007-10-03 株式会社ルネサステクノロジ 半導体装置
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
JP3907465B2 (ja) * 2001-12-10 2007-04-18 松下電器産業株式会社 プラスチック・スキージ、及び該プラスチック・スキージを備えたスクリーン印刷装置
JP2003257654A (ja) * 2001-12-25 2003-09-12 Hitachi Ltd 画像表示装置およびその製造方法
JP2003191435A (ja) * 2001-12-28 2003-07-08 Murata Mfg Co Ltd スクリーン印刷方法
JP4403372B2 (ja) * 2003-08-21 2010-01-27 ソニー株式会社 データ通信装置
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
US7352115B2 (en) * 2004-04-28 2008-04-01 Tdk Corporation Piezoelectric element and piezoelectric device
JP2005340282A (ja) * 2004-05-24 2005-12-08 Sony Corp バンプ形成装置及びバンプ形成方法
US7583717B2 (en) * 2004-08-30 2009-09-01 Videojet Technologies Inc Laser system
KR20070114289A (ko) * 2005-02-18 2007-11-30 미츠비시 덴센 고교 가부시키가이샤 전파차폐체

Also Published As

Publication number Publication date
CN102280414A (zh) 2011-12-14
US20070252181A1 (en) 2007-11-01
US8378484B2 (en) 2013-02-19
WO2007125841A1 (en) 2007-11-08
TW200811930A (en) 2008-03-01
CN101432869A (zh) 2009-05-13
CN102280414B (zh) 2014-04-23
TWI490925B (zh) 2015-07-01
CN101432869B (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
CN101276767B (zh) 半导体装置的制造方法
US8330249B2 (en) Semiconductor device with driver circuit and memory element
US8136725B2 (en) IC card
US20050236623A1 (en) Semiconductor device
CN101013666B (zh) 半导体膜晶化方法、半导体器件制造方法及激光照射装置
JP5600714B2 (ja) 半導体装置の作製方法
CN101266954A (zh) 半导体装置及其制造方法
US8928131B2 (en) Semiconductor device and manufacturing method thereof
WO2010104543A2 (en) Integrated circuits secure from invasion and methods of manufacturing the same
JP5298216B2 (ja) 半導体装置
TWI490925B (zh) 半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具
JP2008112988A (ja) 半導体装置およびその作製方法
JP2007115739A (ja) 導電層の形成方法、及び半導体装置の作製方法
JP5004537B2 (ja) 半導体装置
JP2007318114A (ja) 半導体装置及び半導体装置の作製方法、並びに当該半導体装置を有する電子機器
JP5352048B2 (ja) 半導体装置の作製方法
US20090289376A1 (en) Light-proof chip packaging structure and method for its manufacture