JP2001217254A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001217254A JP2001217254A JP2000026030A JP2000026030A JP2001217254A JP 2001217254 A JP2001217254 A JP 2001217254A JP 2000026030 A JP2000026030 A JP 2000026030A JP 2000026030 A JP2000026030 A JP 2000026030A JP 2001217254 A JP2001217254 A JP 2001217254A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- electrode
- base
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】平坦な上面の層間絶縁膜を有する多層電極の半
導体装置を実現するものである。 【解決手段】第１のベース電極およびエミッタ電極２
５、２６の間隔を層間絶縁膜２７の厚みの２倍以下に設
定することにより、層間絶縁膜２７の上面を平坦化して
その上面に第２のベースおよびエミッタ電極２８、２９
を設けることにより層間絶縁膜２７の耐クラック性を向
上させた半導体装置を提供できる。
導体装置を実現するものである。 【解決手段】第１のベース電極およびエミッタ電極２
５、２６の間隔を層間絶縁膜２７の厚みの２倍以下に設
定することにより、層間絶縁膜２７の上面を平坦化して
その上面に第２のベースおよびエミッタ電極２８、２９
を設けることにより層間絶縁膜２７の耐クラック性を向
上させた半導体装置を提供できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特に高
い電流増幅率βを有する多層電極構造のトランジスタに
関する。
い電流増幅率βを有する多層電極構造のトランジスタに
関する。
【０００２】
【従来の技術】トランジスタ等の小型チップ部品は携帯
端末の普及に伴い、出きる限り小さい形状が要望され、
チップ抵抗器やチップコンデンサ並の大きさが要求され
ている。しかし特性的には小さいチップサイズにもかか
わらず、従来以上の特性を実現しなくてはならないので
ある。特に、高い電流増幅率βはより少ないベース電流
で効率的にトランジスタを駆動できるので、ユーザーか
ら強く改善を望まれる特性の１つである。
端末の普及に伴い、出きる限り小さい形状が要望され、
チップ抵抗器やチップコンデンサ並の大きさが要求され
ている。しかし特性的には小さいチップサイズにもかか
わらず、従来以上の特性を実現しなくてはならないので
ある。特に、高い電流増幅率βはより少ないベース電流
で効率的にトランジスタを駆動できるので、ユーザーか
ら強く改善を望まれる特性の１つである。
【０００３】従来では、この高い電流増幅率βを実現す
る手段としてベース領域の不純物濃度を下げる方法を用
いていた。すなわち、β≒１／(１＋αＮＢ) ＮＢ:ベ
ース濃度 α：比例定数 で電流増幅率は表示できから
である。
る手段としてベース領域の不純物濃度を下げる方法を用
いていた。すなわち、β≒１／(１＋αＮＢ) ＮＢ:ベ
ース濃度 α：比例定数 で電流増幅率は表示できから
である。
【０００４】図４はメッシュエミッタ構造のトランジス
タの平面図を示しており、図５はそのＹ−Ｙ線断面図を
示しており、図６は図５の一部を拡大した断面図を示し
ている。
タの平面図を示しており、図５はそのＹ−Ｙ線断面図を
示しており、図６は図５の一部を拡大した断面図を示し
ている。
【０００５】かかるトランジスタはシリコン半導体基板
よりなるコレクタ領域１と、ベース領域２と、メッシュ
状のエミッタ領域３とを有し、エミッタ領域３はベース
領域２全面に配置され、ベース領域２のコンタクト領域
４は多数の島状にエミッタ領域３に完全に囲まれて配置
されている。ベース領域２のコンタクト領域４には第１
のベース電極５がそれぞれにコンタクトされ、エミッタ
領域３には第１のエミッタ電極６が設けられ、さらにそ
の表面を被覆する層間絶縁膜７上に第１のベース電極５
とコンタクトした第２のベース電極８と第１のエミッタ
電極６にコンタクトする第２のエミッタ電極９が設けら
れている。従って、ベース領域２のコンタクト領域４の
面積を減らし、エミッタ領域３をメッシュ状にしてエミ
ッタ領域３の面積を増加できる。またメッシュ状のエミ
ッタ領域３には第１のエミッタ電極６がコンタクトされ
るので、最小のチップサイズでも効率よく電流容量を増
大できるメリットがあり、ベース領域２の不純物濃度を
引き下げるとさらに高い電流増幅率βの実現に適してい
ると思われる。
よりなるコレクタ領域１と、ベース領域２と、メッシュ
状のエミッタ領域３とを有し、エミッタ領域３はベース
領域２全面に配置され、ベース領域２のコンタクト領域
４は多数の島状にエミッタ領域３に完全に囲まれて配置
されている。ベース領域２のコンタクト領域４には第１
のベース電極５がそれぞれにコンタクトされ、エミッタ
領域３には第１のエミッタ電極６が設けられ、さらにそ
の表面を被覆する層間絶縁膜７上に第１のベース電極５
とコンタクトした第２のベース電極８と第１のエミッタ
電極６にコンタクトする第２のエミッタ電極９が設けら
れている。従って、ベース領域２のコンタクト領域４の
面積を減らし、エミッタ領域３をメッシュ状にしてエミ
ッタ領域３の面積を増加できる。またメッシュ状のエミ
ッタ領域３には第１のエミッタ電極６がコンタクトされ
るので、最小のチップサイズでも効率よく電流容量を増
大できるメリットがあり、ベース領域２の不純物濃度を
引き下げるとさらに高い電流増幅率βの実現に適してい
ると思われる。
【０００６】かかるトランジスタでは図６に示すよう
に、第１のベース電極５と隣接する第１のエミッタ電極
６との間隔ＬPは１０μｍに形成され、層間絶縁膜７と
してシリコン窒化膜を厚み（ｔ）約２μｍにＣＶＤ法で
付着されると、第１層目の電極である第１のベース電極
５と第１のエミッタ電極６の段差がそのまま層間絶縁膜
７の表面にも形成される。
に、第１のベース電極５と隣接する第１のエミッタ電極
６との間隔ＬPは１０μｍに形成され、層間絶縁膜７と
してシリコン窒化膜を厚み（ｔ）約２μｍにＣＶＤ法で
付着されると、第１層目の電極である第１のベース電極
５と第１のエミッタ電極６の段差がそのまま層間絶縁膜
７の表面にも形成される。
【０００７】
【発明が解決しようとする課題】かかるトランジスタで
は層間絶縁膜７の表面が平坦化されないので、さらに平
坦化の目的で別の層間絶縁膜を積み重ねて平坦化をする
か、そのまま第２のベース電極８および第２のエミッタ
電極９を形成するしか方法が無かった。前者の場合はさ
らに平坦化のための層間絶縁膜が必要となる問題点が発
生した。また後者の場合は、第１層の電極である第１の
ベース電極５と第１のエミッタ電極６の段差部１０に第
２層の電極である第２のベース電極８および第２のエミ
ッタ電極９が流入されるため、第２のベース電極８およ
び第２のエミッタ電極９にワイヤー１１をワイヤボンデ
ィングする際の圧力が矢印に示すように強く掛かり、こ
の段差部１０で層間絶縁膜７にクラックが発生し易い問
題点が発生した。
は層間絶縁膜７の表面が平坦化されないので、さらに平
坦化の目的で別の層間絶縁膜を積み重ねて平坦化をする
か、そのまま第２のベース電極８および第２のエミッタ
電極９を形成するしか方法が無かった。前者の場合はさ
らに平坦化のための層間絶縁膜が必要となる問題点が発
生した。また後者の場合は、第１層の電極である第１の
ベース電極５と第１のエミッタ電極６の段差部１０に第
２層の電極である第２のベース電極８および第２のエミ
ッタ電極９が流入されるため、第２のベース電極８およ
び第２のエミッタ電極９にワイヤー１１をワイヤボンデ
ィングする際の圧力が矢印に示すように強く掛かり、こ
の段差部１０で層間絶縁膜７にクラックが発生し易い問
題点が発生した。
【０００８】
【課題を解決するための手段】本発明はかかる課題に鑑
みてなされ、第１のベース電極と第１のエミッタ電極の
間隔を層間絶縁膜の厚みの２倍以下に設定することで層
間絶縁膜の表面の平坦化を実現するものである。
みてなされ、第１のベース電極と第１のエミッタ電極の
間隔を層間絶縁膜の厚みの２倍以下に設定することで層
間絶縁膜の表面の平坦化を実現するものである。
【０００９】
【発明の実施の形態】本発明に依る半導体装置を図１か
ら図３を参照して説明する。
ら図３を参照して説明する。
【００１０】図１はメッシュエミッタ構造のトランジス
タの断面図を示している。
タの断面図を示している。
【００１１】かかるトランジスタはシリコン半導体基板
よりなるコレクタ領域２１と、ベース領域２２と、メッ
シュ状のエミッタ領域２３とを有し、エミッタ領域２３
はベース領域２２全面に配置され、ベース領域２２のコ
ンタクト領域２４は多数の島状にエミッタ領域２３に完
全に囲まれて配置されている。ベース領域のコンタクト
領域２４には第１のベース電極２５がそれぞれにコンタ
クトされ、エミッタ領域２３には一部メッシュ状の第１
のエミッタ電極２６が設けられ、さらにその表面を被覆
する層間絶縁膜２７上に第１のベース電極２５とコンタ
クトした第２のベース電極２８と第１のエミッタ電極２
６にコンタクトする第２のエミッタ電極２９が設けられ
ている。第２のベース電極２８と第２のエミッタ電極２
９は図２に示すように、層間絶縁膜２７上に全面を２分
するような長方形状に形成され、その下に第１のベース
電極２５および第１のエミッタ電極２６が形成されてい
る。この第２のベース電極２８および第２のエミッタ電
極２９のほぼ中央には点線の丸印で示すようにワイヤー
３０がボンディングされている。
よりなるコレクタ領域２１と、ベース領域２２と、メッ
シュ状のエミッタ領域２３とを有し、エミッタ領域２３
はベース領域２２全面に配置され、ベース領域２２のコ
ンタクト領域２４は多数の島状にエミッタ領域２３に完
全に囲まれて配置されている。ベース領域のコンタクト
領域２４には第１のベース電極２５がそれぞれにコンタ
クトされ、エミッタ領域２３には一部メッシュ状の第１
のエミッタ電極２６が設けられ、さらにその表面を被覆
する層間絶縁膜２７上に第１のベース電極２５とコンタ
クトした第２のベース電極２８と第１のエミッタ電極２
６にコンタクトする第２のエミッタ電極２９が設けられ
ている。第２のベース電極２８と第２のエミッタ電極２
９は図２に示すように、層間絶縁膜２７上に全面を２分
するような長方形状に形成され、その下に第１のベース
電極２５および第１のエミッタ電極２６が形成されてい
る。この第２のベース電極２８および第２のエミッタ電
極２９のほぼ中央には点線の丸印で示すようにワイヤー
３０がボンディングされている。
【００１２】本発明の特徴は図３に示すように、第１の
ベース電極２５と隣接する第１のエミッタ電極２６との
間隔ＬIを層間絶縁膜２７の厚み（ｔ）の２倍以下にす
ることにある。すなわち ＬI ≧ ２ｔ なる関係を
成立させている。
ベース電極２５と隣接する第１のエミッタ電極２６との
間隔ＬIを層間絶縁膜２７の厚み（ｔ）の２倍以下にす
ることにある。すなわち ＬI ≧ ２ｔ なる関係を
成立させている。
【００１３】具体的には、第１のベース電極２５および
第１のエミッタ電極２６を張り出させて、隣接する電極
同士の間隔ＬIを層間絶縁膜２７の厚みｔの２倍以下に
する。層間絶縁膜２７の厚みｔが２μｍであれば、この
間隔ＬIを４μｍ以下にする。 すなわち第１のベース電
極２５およびエミッタ電極２６を片側に約３μｍほど張
り出させて幅を拡張する。これにより両電極２５、２６
間の間隔ＬIは従来の１０μｍから４μｍまで減少す
る。この上にシリコン窒化膜からなる層間絶縁膜２７を
約２μｍの厚みにＣＶＤ法により付着すると、第１のベ
ース電極およびエミッタ電極２５、２６の側面にも約２
μｍのサイドウォールが形成され、隣接する第１のベー
ス電極およびエミッタ電極２５、２６間の段差を埋める
ことになる。従ってこの段差が４μｍ以下に設定されて
いるので、このサイドウォールで層間絶縁膜２７は平坦
な上面を有することになる。
第１のエミッタ電極２６を張り出させて、隣接する電極
同士の間隔ＬIを層間絶縁膜２７の厚みｔの２倍以下に
する。層間絶縁膜２７の厚みｔが２μｍであれば、この
間隔ＬIを４μｍ以下にする。 すなわち第１のベース電
極２５およびエミッタ電極２６を片側に約３μｍほど張
り出させて幅を拡張する。これにより両電極２５、２６
間の間隔ＬIは従来の１０μｍから４μｍまで減少す
る。この上にシリコン窒化膜からなる層間絶縁膜２７を
約２μｍの厚みにＣＶＤ法により付着すると、第１のベ
ース電極およびエミッタ電極２５、２６の側面にも約２
μｍのサイドウォールが形成され、隣接する第１のベー
ス電極およびエミッタ電極２５、２６間の段差を埋める
ことになる。従ってこの段差が４μｍ以下に設定されて
いるので、このサイドウォールで層間絶縁膜２７は平坦
な上面を有することになる。
【００１４】従って、層間絶縁膜２７の表面に形成され
る第２のベース電極およびエミッタ電極２８、２９は平
坦に形成され、ワイヤーボンディング時に加わる圧力も
面内に均一に分散されて、層間絶縁膜２７にクラックが
発生することも無くなる。
る第２のベース電極およびエミッタ電極２８、２９は平
坦に形成され、ワイヤーボンディング時に加わる圧力も
面内に均一に分散されて、層間絶縁膜２７にクラックが
発生することも無くなる。
【００１５】更に層間絶縁膜２７に形成するスルーホー
ルは第１のベース電極およびエミッタ電極２５、２６が
幅広に形成されるので、大きく形成しても良く等方性エ
ッチングで側面にテーパーを形成することができる。こ
の結果、第２のベース電極およびエミッタ電極２８、２
９は十分なステップカバレッジも得られ、スルーホール
での断線もなくなる。
ルは第１のベース電極およびエミッタ電極２５、２６が
幅広に形成されるので、大きく形成しても良く等方性エ
ッチングで側面にテーパーを形成することができる。こ
の結果、第２のベース電極およびエミッタ電極２８、２
９は十分なステップカバレッジも得られ、スルーホール
での断線もなくなる。
【００１６】
【発明の効果】本発明に依れば、層間絶縁膜２７をその
膜厚ｔを ＬI ≧ ２ｔ になるように設定すれば、
一度の層間絶縁膜２７の付着でその表面の平坦化が実現
できる利点を有する。
膜厚ｔを ＬI ≧ ２ｔ になるように設定すれば、
一度の層間絶縁膜２７の付着でその表面の平坦化が実現
できる利点を有する。
【００１７】この結果、層間絶縁膜２７の表面の凹凸が
ほとんどなくなるために第２のベース電極およびエミッ
タ電極２５、２６にワイヤーボンディングするときに加
わる圧力も面内に均一化し、固い層間絶縁膜２７にクラ
ックが発生することが無くなる。
ほとんどなくなるために第２のベース電極およびエミッ
タ電極２５、２６にワイヤーボンディングするときに加
わる圧力も面内に均一化し、固い層間絶縁膜２７にクラ
ックが発生することが無くなる。
【００１８】さらに第１のベース電極およびエミッタ電
極２５、２６の幅も大きく取れ、スルーホールを層間絶
縁膜２７に形成する際も等方性エッチングによりスルー
ホールの側面のテーパー化が行え、第２のベースおよび
エミッタ電極２５、２６の十分なステップカバレッジも
得られる利点がある。
極２５、２６の幅も大きく取れ、スルーホールを層間絶
縁膜２７に形成する際も等方性エッチングによりスルー
ホールの側面のテーパー化が行え、第２のベースおよび
エミッタ電極２５、２６の十分なステップカバレッジも
得られる利点がある。
【図１】本発明の半導体装置を説明する断面図であり、
図２のＸ−Ｘ線断面図である。
図２のＸ−Ｘ線断面図である。
【図２】本発明の半導体装置を説明する平面図である。
【図３】本発明の半導体装置を説明する部分拡大断面図
である。
である。
【図４】従来のメッシュ状エミッタ構造を有する半導体
装置を説明する上面図である。
装置を説明する上面図である。
【図５】図４のＹ−Ｙ線断面図である。
【図６】図５の部分拡大断面図である。
Claims (3)
- 【請求項１】コレクタ領域、ベース領域およびエミッタ
領域を備え、前記エミッタ領域をメッシュ状に形成し、
前記ベース領域のコンタクト領域を前記エミッタ領域に
囲まれるように島状に設けた半導体装置において、前記
ベース領域のコンタクト領域にコンタクトする第１のベ
ース電極と前記エミッタ領域にコンタクトする第１のエ
ミッタ電極と両電極を被覆する絶縁膜上に前記第１のベ
ース電極及び第１のエミッタ電極にそれぞれコンタクト
する櫛歯状の第２のベース電極と第２のエミッタ電極と
を備え、隣接する前記第１のベース電極と前記第１のエ
ミッタ電極の離間距離を前記絶縁膜の厚みの２倍以下に
設定することを特徴とする半導体装置。 - 【請求項２】前記絶縁膜上面をほぼ平坦にすることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】前記絶縁膜をシリコン窒化膜で形成するこ
とを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000026030A JP2001217254A (ja) | 2000-02-03 | 2000-02-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000026030A JP2001217254A (ja) | 2000-02-03 | 2000-02-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217254A true JP2001217254A (ja) | 2001-08-10 |
Family
ID=18551809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000026030A Pending JP2001217254A (ja) | 2000-02-03 | 2000-02-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217254A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8809695B2 (en) | 2007-11-27 | 2014-08-19 | Nxp B.V. | Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure |
-
2000
- 2000-02-03 JP JP2000026030A patent/JP2001217254A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8809695B2 (en) | 2007-11-27 | 2014-08-19 | Nxp B.V. | Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09260669A (ja) | 半導体装置とその製造方法 | |
| KR19990055422A (ko) | 실리콘 기판에서의 인덕터 장치 및 그 제조 방법 | |
| JP2002319658A (ja) | 半導体装置 | |
| JP2007150176A (ja) | 半導体装置及びその製造方法 | |
| TWI230991B (en) | Semiconductor device and fabrication process thereof | |
| US20030151149A1 (en) | Semiconductor device | |
| JP2001217254A (ja) | 半導体装置 | |
| JPH05102291A (ja) | 半導体装置およびその製造方法 | |
| JP3510797B2 (ja) | トランジスタの電極構造 | |
| JP3515473B2 (ja) | 半導体装置 | |
| US7164204B2 (en) | Integrated circuit devices with an auxiliary pad for contact hole alignment | |
| US6188123B1 (en) | Semiconductor element having vertical discrete bipolar transistor and semiconductor device having same | |
| JP4951851B2 (ja) | 半導体装置 | |
| JP4125858B2 (ja) | 発光ダイオードおよびその製造方法 | |
| JPH07106514A (ja) | 半導体集積回路装置 | |
| TW518697B (en) | Production-method of field-effect-transistors in integrated semiconductor-circuits and an integrated semiconductor-circuit produced with such a field-effect-transistor | |
| JPH0113425Y2 (ja) | ||
| JPH104100A (ja) | 電子部品 | |
| JP2001244284A (ja) | 半導体装置およびその製造方法 | |
| JP2002280386A (ja) | 半導体素子およびその製造方法、ならびに半導体装置およびそれを用いた電子機器 | |
| JP4307166B2 (ja) | 半導体装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS5935450A (ja) | 半導体装置 | |
| JP2000252289A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2000208752A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |