JP2000252289A - バイポーラトランジスタとその製造方法 - Google Patents
バイポーラトランジスタとその製造方法Info
- Publication number
- JP2000252289A JP2000252289A JP11054944A JP5494499A JP2000252289A JP 2000252289 A JP2000252289 A JP 2000252289A JP 11054944 A JP11054944 A JP 11054944A JP 5494499 A JP5494499 A JP 5494499A JP 2000252289 A JP2000252289 A JP 2000252289A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bipolar transistor
- emitter
- base
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ベース配線電極とコレクタ基板との間の寄生
容量Ｃｒｅをエミッタの容量の増大を小さく抑えながら
低減し、良好なゲイン特性を有するバイポーラトランジ
スタとその製造方法。 【解決手段】 ベース電極配線７、７Ａと、該電極配線
の直下にコレクタ基板１との間で絶縁膜２、３を介して
電気的にどこともつながらないダミー電極７Ｂを設け、
少なくとも2個のエミッタピン１１ａ、１１ｂを有する
外囲器フレームに搭載して、初めてダミー電極７Ｂがエ
ミッタ電極８Ａと同電位となるように形成する。
容量Ｃｒｅをエミッタの容量の増大を小さく抑えながら
低減し、良好なゲイン特性を有するバイポーラトランジ
スタとその製造方法。 【解決手段】 ベース電極配線７、７Ａと、該電極配線
の直下にコレクタ基板１との間で絶縁膜２、３を介して
電気的にどこともつながらないダミー電極７Ｂを設け、
少なくとも2個のエミッタピン１１ａ、１１ｂを有する
外囲器フレームに搭載して、初めてダミー電極７Ｂがエ
ミッタ電極８Ａと同電位となるように形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタとその製造方法に関し、特に、少なくとも２点の
エミッタピンを有する外囲器フレームに搭載するペレッ
トに使用されるエミッタ電極が形成されたバイポーラト
ランジスタとその製造方法に関する。
ジスタとその製造方法に関し、特に、少なくとも２点の
エミッタピンを有する外囲器フレームに搭載するペレッ
トに使用されるエミッタ電極が形成されたバイポーラト
ランジスタとその製造方法に関する。
【０００２】
【従来の技術】通常の２点エミッタピンを備えた外囲器
フレームに搭載される高速バイポーラトランジスタを図
面を参照して説明すると、図６（ａ）はバイポーラトラ
ンジスタの模式的な平面図、図６（ｂ）はそのＹ−Ｙ′
断面図で、図６（ｃ）はそのＸ−Ｘ′断面図である。
フレームに搭載される高速バイポーラトランジスタを図
面を参照して説明すると、図６（ａ）はバイポーラトラ
ンジスタの模式的な平面図、図６（ｂ）はそのＹ−Ｙ′
断面図で、図６（ｃ）はそのＸ−Ｘ′断面図である。
【０００３】すなわち、Ｎ＋／Ｎ型のコレクタ基板が用
いられ、このコレクタ基板２１の上のトランジスタの動
作領域２２にベース拡散層２４とエミッタ拡散層２５
が、動作領域２２の外には絶縁板であるＬＯＣＯＳ酸化
膜２３を形成され、さらにそれらの上にＳｉ３Ｎ４層２
６が形成されている。Ｓｉ３Ｎ４層２６の上には、第１
Ａｌ電極ベース２７、層間絶縁膜２９とＡｓ，ｐｏｌｙ
Ｓｉ層２８上の第１Ａｌ電極エミッタ２８Ａがそれぞれ
形成されている。また、第１Ａｌ電極エミッタ２８Ａは
エミッタ２８Ｂに接続しており、第１Ａｌ電極ベース２
７は第２Ａｌベース２７Ａに接続している。
いられ、このコレクタ基板２１の上のトランジスタの動
作領域２２にベース拡散層２４とエミッタ拡散層２５
が、動作領域２２の外には絶縁板であるＬＯＣＯＳ酸化
膜２３を形成され、さらにそれらの上にＳｉ３Ｎ４層２
６が形成されている。Ｓｉ３Ｎ４層２６の上には、第１
Ａｌ電極ベース２７、層間絶縁膜２９とＡｓ，ｐｏｌｙ
Ｓｉ層２８上の第１Ａｌ電極エミッタ２８Ａがそれぞれ
形成されている。また、第１Ａｌ電極エミッタ２８Ａは
エミッタ２８Ｂに接続しており、第１Ａｌ電極ベース２
７は第２Ａｌベース２７Ａに接続している。
【０００４】第２Ａｌベース２７Ａには、スルホール２
７′と延在した位置ボンディングパッド領域Ｂが形成さ
れている。一方、エミッタ２８Ｂにも同様にスルホール
２８′と延在した位置ボンディングパッド領域Ｅ１、Ｅ
２が形成されている。
７′と延在した位置ボンディングパッド領域Ｂが形成さ
れている。一方、エミッタ２８Ｂにも同様にスルホール
２８′と延在した位置ボンディングパッド領域Ｅ１、Ｅ
２が形成されている。
【０００５】これらの構成では、図６（ｃ）示すように
コレクタ基板２１との間に生じる配線容量を極力増大さ
せないように、トランジスタの動作領域２２以外のボン
ディングパッド領域Ｅ１、Ｂ、Ｅ２、Ｂに至るまでの配
線直下の絶縁膜が厚くなるように形成されている。特
に、ベース配線電極である第１Ａｌ電極ベース２７とコ
レクタ基板２１との間の寄生容量Ｃｒｅは、高周波で使
用する際のバイポーラトランジスタのゲインに影響する
ので、寄生容量Ｃｒｅを小さくすることでゲインの向上
を図っている。
コレクタ基板２１との間に生じる配線容量を極力増大さ
せないように、トランジスタの動作領域２２以外のボン
ディングパッド領域Ｅ１、Ｂ、Ｅ２、Ｂに至るまでの配
線直下の絶縁膜が厚くなるように形成されている。特
に、ベース配線電極である第１Ａｌ電極ベース２７とコ
レクタ基板２１との間の寄生容量Ｃｒｅは、高周波で使
用する際のバイポーラトランジスタのゲインに影響する
ので、寄生容量Ｃｒｅを小さくすることでゲインの向上
を図っている。
【０００６】図７は、これらのバイポーラトランジスタ
がフレームマウントされた平面図で、第２Ａｌベース２
７Ａ、エミッタ２８Ｂからボンディングワイヤ３１ａ、
３１ｂ、３１ｃでそれぞれフレームの各ボンデイングパ
ッド領域Ｅ１、Ｂ、Ｅ２、Ｂに接続されていることを示
している。
がフレームマウントされた平面図で、第２Ａｌベース２
７Ａ、エミッタ２８Ｂからボンディングワイヤ３１ａ、
３１ｂ、３１ｃでそれぞれフレームの各ボンデイングパ
ッド領域Ｅ１、Ｂ、Ｅ２、Ｂに接続されていることを示
している。
【０００７】
【発明が解決しようとする課題】しかしながら、近時、
バイポーラトランジスタでは更なるゲイン特性の向上が
要求されているのに応えるため、例えば、図６（ａ）、
（ｂ）、（ｃ）において、ベース配線電極とコレクタ基
板２１との間の寄生容量Ｃｒｅを低減する目的で、ベー
ス配線２７Ａとコレクタ基板２１との間の絶縁板２９を
厚くすることが試みられているが、絶縁板２９を厚くし
た場合は、構造的に段差が形成されて第1配線電極２７
の段切れ等のプロセス上の限界があり、これ以上ベース
配線２７Ａ直下の寄生容量Ｃｒｅを小さくすることは難
しい。
バイポーラトランジスタでは更なるゲイン特性の向上が
要求されているのに応えるため、例えば、図６（ａ）、
（ｂ）、（ｃ）において、ベース配線電極とコレクタ基
板２１との間の寄生容量Ｃｒｅを低減する目的で、ベー
ス配線２７Ａとコレクタ基板２１との間の絶縁板２９を
厚くすることが試みられているが、絶縁板２９を厚くし
た場合は、構造的に段差が形成されて第1配線電極２７
の段切れ等のプロセス上の限界があり、これ以上ベース
配線２７Ａ直下の寄生容量Ｃｒｅを小さくすることは難
しい。
【０００８】また、別の考え方を図面を参照して説明す
ると、図８（ａ）はバイポーラトランジスタの模式的な
平面図、図８（ｂ）はそのＹ−Ｙ′断面図で、図８
（ｃ）はそのＸ−Ｘ′断面図である。
ると、図８（ａ）はバイポーラトランジスタの模式的な
平面図、図８（ｂ）はそのＹ−Ｙ′断面図で、図８
（ｃ）はそのＸ−Ｘ′断面図である。
【０００９】すなわち、基板にはＮ＋／Ｎ型のコレクタ
基板２１′が用いられ、このコレクタ基板２１′の上に
トランジスタの動作領域２２′にベース拡散層２４′と
エミッタ拡散層２５′が、動作領域２２′の外には絶縁
板であるＬＯＣＯＳ酸化膜２３′が形成され、さらにそ
れらの上にＳｉ３Ｎ４層２６′が形成されている。Ｓｉ
３Ｎ４層２６′の上には、第１Ａｌ電極ベース２７′、
層間絶縁膜２９′、Ａｓ，ｐｏｌｙＳｉ２８′上の第１
Ａｌ電極エミッタ２８Ａ′とダミー電極２７Ｂ′がそれ
ぞれ形成されている。また、第１Ａｌ電極エミッタ２８
Ａ′はエミッタ２８Ｂ′に接続しており、第１Ａｌ電極
ベース２７′は第２Ａｌベース２７Ａ′に接続してい
る。
基板２１′が用いられ、このコレクタ基板２１′の上に
トランジスタの動作領域２２′にベース拡散層２４′と
エミッタ拡散層２５′が、動作領域２２′の外には絶縁
板であるＬＯＣＯＳ酸化膜２３′が形成され、さらにそ
れらの上にＳｉ３Ｎ４層２６′が形成されている。Ｓｉ
３Ｎ４層２６′の上には、第１Ａｌ電極ベース２７′、
層間絶縁膜２９′、Ａｓ，ｐｏｌｙＳｉ２８′上の第１
Ａｌ電極エミッタ２８Ａ′とダミー電極２７Ｂ′がそれ
ぞれ形成されている。また、第１Ａｌ電極エミッタ２８
Ａ′はエミッタ２８Ｂ′に接続しており、第１Ａｌ電極
ベース２７′は第２Ａｌベース２７Ａ′に接続してい
る。
【００１０】第２Ａｌベース２７Ａ′には、スルホール
２７′と延在した位置にボンディングパッド領域Ｂ′が
形成されている。一方、エミッタ２８Ｂ′にも同様にス
ルホール２８′と延在した位置にボンディングパッド領
域Ｅ１′、Ｅ２′が形成されている。
２７′と延在した位置にボンディングパッド領域Ｂ′が
形成されている。一方、エミッタ２８Ｂ′にも同様にス
ルホール２８′と延在した位置にボンディングパッド領
域Ｅ１′、Ｅ２′が形成されている。
【００１１】また、ダミー電極２７Ｂ′と第２配線電極
（エミッタ）２８Ｂ′は、配線３３で接続されている。
（エミッタ）２８Ｂ′は、配線３３で接続されている。
【００１２】これらの構成で、ベース配線電極のコレク
タ基板２１′との間の寄生容量Ｃｒｅを低減させる方法
として、第１配線電極８′、７′を形成するときに、同
時に第2配線電極（ベース）２７Ａ′の直下となるとこ
ろに、ダミー電極２７Ｂ′を形成し、第２配線電極２８
Ｂ′と電気的に導通させて、ベース配線電極２７Ａ′の
コレクタ基板２１′との間の寄生容量を、第１Ａｌ電極
エミッタ２８Ａ′と同電位となったダミー電極２７Ｂ′
によりシールドする。それらにより、第２配線電極(ベ
ース) ２７Ａ′直下の寄生容量Ｃｒｅをほぼ０にするこ
とができる。
タ基板２１′との間の寄生容量Ｃｒｅを低減させる方法
として、第１配線電極８′、７′を形成するときに、同
時に第2配線電極（ベース）２７Ａ′の直下となるとこ
ろに、ダミー電極２７Ｂ′を形成し、第２配線電極２８
Ｂ′と電気的に導通させて、ベース配線電極２７Ａ′の
コレクタ基板２１′との間の寄生容量を、第１Ａｌ電極
エミッタ２８Ａ′と同電位となったダミー電極２７Ｂ′
によりシールドする。それらにより、第２配線電極(ベ
ース) ２７Ａ′直下の寄生容量Ｃｒｅをほぼ０にするこ
とができる。
【００１３】しかし、この方法においては、ダミー電極
２７Ｂ′と第2配線電極（エミッタ）２８Ｂ′を繋ぐ配
線面積３５が増大し過ぎてしまうため、エミッタ２８
Ｂ′の配線容量が大きくなり過ぎてしまう。この容量は
高周波トランジスタの重要な特性であるトランジション
周波数；ｆＴ（ｔｒａｎｓｉｔｉｏｎ ｆｒｅｑｅｎｃ
ｙ）を下げてしまい、このｆＴが下がってしまうと、結
果としてゲイン向上の効果が得られなくなってしまう。
２７Ｂ′と第2配線電極（エミッタ）２８Ｂ′を繋ぐ配
線面積３５が増大し過ぎてしまうため、エミッタ２８
Ｂ′の配線容量が大きくなり過ぎてしまう。この容量は
高周波トランジスタの重要な特性であるトランジション
周波数；ｆＴ（ｔｒａｎｓｉｔｉｏｎ ｆｒｅｑｅｎｃ
ｙ）を下げてしまい、このｆＴが下がってしまうと、結
果としてゲイン向上の効果が得られなくなってしまう。
【００１４】したがって、エミッタ配線容量の増大を少
なくして、（配線１０の面積を小さく抑えて）寄生容量
Ｃｒｅを低減しなくてはゲインの向上は十分に得られな
くなるという問題が残っている。
なくして、（配線１０の面積を小さく抑えて）寄生容量
Ｃｒｅを低減しなくてはゲインの向上は十分に得られな
くなるという問題が残っている。
【００１５】本発明は、上述した問題点にかんがみ成さ
れたもので、ベース配線電極とコレクタ基板との間の寄
生容量Ｃｒｅをエミッタ容量の増大を小さく抑えながら
低減し、良好なゲイン特性を有するバイポーラトランジ
スタとその製造方法を提供することを目的としている。
れたもので、ベース配線電極とコレクタ基板との間の寄
生容量Ｃｒｅをエミッタ容量の増大を小さく抑えながら
低減し、良好なゲイン特性を有するバイポーラトランジ
スタとその製造方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】本発明の手段によれば、
コレクタ基板と、このコレクタ基板上に絶縁層を介して
形成されたトランジスタ動作領域からボンディング領域
まで延在したベース電極配線とが設けられたバイポーラ
トランジスタにおいて、前記ベース電極配線と前記コレ
クタ基板との間に絶縁膜を介して電気的に独立したダミ
ー電極が設けられていることを特徴とするバイポーラト
ランジスタである。
コレクタ基板と、このコレクタ基板上に絶縁層を介して
形成されたトランジスタ動作領域からボンディング領域
まで延在したベース電極配線とが設けられたバイポーラ
トランジスタにおいて、前記ベース電極配線と前記コレ
クタ基板との間に絶縁膜を介して電気的に独立したダミ
ー電極が設けられていることを特徴とするバイポーラト
ランジスタである。
【００１７】また本発明の手段によれば、前記ダミー電
極は、外囲器フレームの少なくとも２つのエミッタピン
と接続された状態でエミッタ電極と同電位となるように
形成されていることを特徴とするバイポーラトランジス
タである。
極は、外囲器フレームの少なくとも２つのエミッタピン
と接続された状態でエミッタ電極と同電位となるように
形成されていることを特徴とするバイポーラトランジス
タである。
【００１８】また本発明によれば、前記ダミー電極は、
Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、シリサイド電極、ポリ
シリコン、Mｏ、高融点電極又は高融点シリサイド電極
のいずれかであることを特徴とするバイポーラトランジ
スタである。
Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、シリサイド電極、ポリ
シリコン、Mｏ、高融点電極又は高融点シリサイド電極
のいずれかであることを特徴とするバイポーラトランジ
スタである。
【００１９】また本発明の手段によれば、コレクタ基板
と、このコレクタ基板上に絶縁層を介して形成されたト
ランジスタ動作領域からボンディング領域まで延在した
ベース電極配線とが設けられたバイポーラトランジスタ
の製造方法において、前記ベース電極配線と前記コレク
タ基板との間に絶縁膜を介して電気的に独立したダミー
電極を設けることを特徴とするバイポーラトランジスタ
の製造方法である。
と、このコレクタ基板上に絶縁層を介して形成されたト
ランジスタ動作領域からボンディング領域まで延在した
ベース電極配線とが設けられたバイポーラトランジスタ
の製造方法において、前記ベース電極配線と前記コレク
タ基板との間に絶縁膜を介して電気的に独立したダミー
電極を設けることを特徴とするバイポーラトランジスタ
の製造方法である。
【００２０】また本発明によれば、前記ダミー電極は、
外囲器フレームの少なくとも２つのエミッタピンと接続
された状態でエミッタ電極と同電位となるように形成す
ることを特徴とするバイポーラトランジスタの製造方法
である。
外囲器フレームの少なくとも２つのエミッタピンと接続
された状態でエミッタ電極と同電位となるように形成す
ることを特徴とするバイポーラトランジスタの製造方法
である。
【００２１】また本発明によれば、前記ダミー電極は、
Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、シリサイド電極、ポリ
シリコン、Mｏ、高融点電極又は高融点シリサイド電極
のいずれかを用いて製造することを特徴とするバイポー
ラトランジスタの製造方法である。
Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、シリサイド電極、ポリ
シリコン、Mｏ、高融点電極又は高融点シリサイド電極
のいずれかを用いて製造することを特徴とするバイポー
ラトランジスタの製造方法である。
【００２２】
【発明の実施の形態】以下に本発明の実施の形態を示す
２点エミッタピンを備えた外囲器フレームに搭載される
高速バイポーラトランジスタを図面を参照して説明する
と、図１（ａ）はバイポーラトランジスタの模式的な平
面図、図１（ｂ）はそのＹ−Ｙ′断面図で、図１（ｃ）
はそのＸ−Ｘ′断面図である。
２点エミッタピンを備えた外囲器フレームに搭載される
高速バイポーラトランジスタを図面を参照して説明する
と、図１（ａ）はバイポーラトランジスタの模式的な平
面図、図１（ｂ）はそのＹ−Ｙ′断面図で、図１（ｃ）
はそのＸ−Ｘ′断面図である。
【００２３】すなわち、Ｎ＋／Ｎ型のコレクタ基板１が
用いられ、このコレクタ基板１の上のトランジスタ動作
領域２にベース拡散層４とエミッタ拡散層５が、トラン
ジスタ動作領域２の外には絶縁板であるＬＯＣＯＳ酸化
膜３が形成され、さらにそれらの上にＳｉ３Ｎ４層６が
形成されている。Ｓｉ３Ｎ４層６の上には、第１Ａｌ電
極ベース７、層間絶縁膜９、Ａｓ，ｐｏｌｙＳｉ層８上
の第１Ａｌ電極エミッタ８Ａとダミー電極７Ｂがそれぞ
れ形成されている。また、第１Ａｌ電極エミッタ８Ａは
エミッタ８Ｂに接続しており、第１Ａｌ電極ベース７は
第２Ａｌベース７Ａに接続している。
用いられ、このコレクタ基板１の上のトランジスタ動作
領域２にベース拡散層４とエミッタ拡散層５が、トラン
ジスタ動作領域２の外には絶縁板であるＬＯＣＯＳ酸化
膜３が形成され、さらにそれらの上にＳｉ３Ｎ４層６が
形成されている。Ｓｉ３Ｎ４層６の上には、第１Ａｌ電
極ベース７、層間絶縁膜９、Ａｓ，ｐｏｌｙＳｉ層８上
の第１Ａｌ電極エミッタ８Ａとダミー電極７Ｂがそれぞ
れ形成されている。また、第１Ａｌ電極エミッタ８Ａは
エミッタ８Ｂに接続しており、第１Ａｌ電極ベース７は
第２Ａｌベース７Ａに接続している。
【００２４】第２Ａｌベース７Ａには、スルホール７′
と延在した位置にボンディングパッド領域Ｂ、が形成さ
れている。一方、エミッタ８Ｂにも同様にスルホール
８′と延在した位置にボンディングパッド領域Ｅ２が形
成されている。
と延在した位置にボンディングパッド領域Ｂ、が形成さ
れている。一方、エミッタ８Ｂにも同様にスルホール
８′と延在した位置にボンディングパッド領域Ｅ２が形
成されている。
【００２５】次に、上記構成のバイポーラトランジスタ
の製造方法を図面を参照して説明する。バイポーラトラ
ンジスタの製造工程は、一部の例外を除くと、分離工
程、素子形成工程、配線工程の3工程に大別される。
の製造方法を図面を参照して説明する。バイポーラトラ
ンジスタの製造工程は、一部の例外を除くと、分離工
程、素子形成工程、配線工程の3工程に大別される。
【００２６】分離工程では、窒化膜をマスクとする選択
酸化で形成した厚い酸化膜を用いた分離法（ＬＯＣＯＳ
法）が通常用いられている。
酸化で形成した厚い酸化膜を用いた分離法（ＬＯＣＯＳ
法）が通常用いられている。
【００２７】選択酸化分離では、２μｍ程度の厚さの酸
化膜を形成する必要があるが、シリコン酸化による２．
２倍の体積膨張を補償し、分離後の表面をほぼ平坦に保
つために、予めシリコンをエッチングした後に酸化する
アイソプレーナ（ｉｓｏｐｌａｎａｒ）法が用いられて
いる。
化膜を形成する必要があるが、シリコン酸化による２．
２倍の体積膨張を補償し、分離後の表面をほぼ平坦に保
つために、予めシリコンをエッチングした後に酸化する
アイソプレーナ（ｉｓｏｐｌａｎａｒ）法が用いられて
いる。
【００２８】選択酸化分離法では、分離領域と素子との
間隔を取る必要が無く、エミッタを分離酸化膜と接触さ
せたウォールドエミッタ構造も可能になるので、高集積
化が可能になる。さらに、素子の側面や配線−基板間の
寄生容量を低減し、高速化にも有利である。
間隔を取る必要が無く、エミッタを分離酸化膜と接触さ
せたウォールドエミッタ構造も可能になるので、高集積
化が可能になる。さらに、素子の側面や配線−基板間の
寄生容量を低減し、高速化にも有利である。
【００２９】これらの方法を用いて、基板にＮ＋／Ｎ型
基板を用いて、トランジスタの動作領域にベース拡散層
４とエミッタ拡散層５を、動作領域以外にＬＯＣＯＳ酸
化膜２を形成する。
基板を用いて、トランジスタの動作領域にベース拡散層
４とエミッタ拡散層５を、動作領域以外にＬＯＣＯＳ酸
化膜２を形成する。
【００３０】次に、図２（ａ）に平面図を図２（ｂ）に
その断面図を示すように、第1配線材料である例えば、
不純物（Ｎ型又はＰ型）を含んだポリシリコン、Ａｌ、
Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ又はシリサイド電極等で、例え
ばＡｌを１μｍ程度堆積させて、第1配線電極の電極エ
ミッタ８Ａ、ベース７、ダミー電極７Ｂを、ＲＩＥ法等
でパターニングする。
その断面図を示すように、第1配線材料である例えば、
不純物（Ｎ型又はＰ型）を含んだポリシリコン、Ａｌ、
Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ又はシリサイド電極等で、例え
ばＡｌを１μｍ程度堆積させて、第1配線電極の電極エ
ミッタ８Ａ、ベース７、ダミー電極７Ｂを、ＲＩＥ法等
でパターニングする。
【００３１】その後、図３に断面図を示すように、層間
絶縁膜９として、例えば、スパッタ酸化膜又はＣＶＤ酸
化膜等を１μｍ程度堆積させ、後に第2配線電極と電気
的につなげるためのスルホール６´、７´、８"をＲＩ
Ｅ法等で形成する。
絶縁膜９として、例えば、スパッタ酸化膜又はＣＶＤ酸
化膜等を１μｍ程度堆積させ、後に第2配線電極と電気
的につなげるためのスルホール６´、７´、８"をＲＩ
Ｅ法等で形成する。
【００３２】その後、図４（ａ）に平面図を、図４
（ｂ）にその断面図を示すように、第２電極材料とし
て、例えばＡｌをスパッタリング法等で２μｍ程度スパ
ッタし、第２配線電極のワイヤボンディングをするため
の領域としてエミッタ８Ｂ、８Ｃ、ベース７Ａを形成す
る。このとき第２配線電極のエミッタ８Ｃは、電気的に
どことも繋がっていない（オープン状態）状態である。
（ｂ）にその断面図を示すように、第２電極材料とし
て、例えばＡｌをスパッタリング法等で２μｍ程度スパ
ッタし、第２配線電極のワイヤボンディングをするため
の領域としてエミッタ８Ｂ、８Ｃ、ベース７Ａを形成す
る。このとき第２配線電極のエミッタ８Ｃは、電気的に
どことも繋がっていない（オープン状態）状態である。
【００３３】その後ＳｉＮ等の図示しないトップパッシ
ベーション膜を堆積させた後に、ボンディング領域とな
る部分のみパターニングにより孔設する。
ベーション膜を堆積させた後に、ボンディング領域とな
る部分のみパターニングにより孔設する。
【００３４】その後、図５に示すようなフレームマウン
トを行う。このフレームマウントでは、バイポーラトラ
ンジスタ１０を２個のエミッタピン１１ａ、１１ｂを備
えた外囲器フレーム（フレーム形状としては２個のエミ
ッタピン１１ａ、１１ｂは繋がっている）に搭載させ、
ボンディングワイヤ１第２Ａ、１２ｂ、１２ｃにて第２
配線の電極エミッタ８Ｂ、ベース７Ａ、ダミー電極８Ｃ
を各々フレームのＥ１、Ｂ、Ｅ２にそれぞれボンディン
グする。このボンディングによって、ダミー電極８Ｃは
エミッタ電極８Ｂと電気的に同電位になる。
トを行う。このフレームマウントでは、バイポーラトラ
ンジスタ１０を２個のエミッタピン１１ａ、１１ｂを備
えた外囲器フレーム（フレーム形状としては２個のエミ
ッタピン１１ａ、１１ｂは繋がっている）に搭載させ、
ボンディングワイヤ１第２Ａ、１２ｂ、１２ｃにて第２
配線の電極エミッタ８Ｂ、ベース７Ａ、ダミー電極８Ｃ
を各々フレームのＥ１、Ｂ、Ｅ２にそれぞれボンディン
グする。このボンディングによって、ダミー電極８Ｃは
エミッタ電極８Ｂと電気的に同電位になる。
【００３５】上述のような製造法によるバイポーラトラ
ンジスタのゲインの向上について以下のように確認し
た。
ンジスタのゲインの向上について以下のように確認し
た。
【００３６】第２電極配線ベース面積を５，０００μｍ
２、該電極配線直下の絶縁膜を酸化膜２μｍ程度とした
とき、寄生容量Ｃｒｅが０．０８ｐＦ程度低減できて、
ゲインで約１ｄＢを向上させることができた。
２、該電極配線直下の絶縁膜を酸化膜２μｍ程度とした
とき、寄生容量Ｃｒｅが０．０８ｐＦ程度低減できて、
ゲインで約１ｄＢを向上させることができた。
【００３７】なお、図８で示した構造の場合は、本発明
の実施の形態と同じく寄生容量Ｃｒｅは０．０７ｐＦ程
度低減できるが、エミッタ配線容量が増大するため、ゲ
インで約０．４ｄＢ程度の向上しか得られない。
の実施の形態と同じく寄生容量Ｃｒｅは０．０７ｐＦ程
度低減できるが、エミッタ配線容量が増大するため、ゲ
インで約０．４ｄＢ程度の向上しか得られない。
【００３８】従って、本発明によるゲインの向上は顕著
なものである。
なものである。
【００３９】
【発明の効果】本発明によれば、ベース配線電極とコレ
クタ基板との間の寄生容量Ｃｒｅをエミッタ容量の増大
を小さく抑えながら低減し、良好なゲイン特性を有する
バイポーラトランジスタとその製造方法が得られる。
クタ基板との間の寄生容量Ｃｒｅをエミッタ容量の増大
を小さく抑えながら低減し、良好なゲイン特性を有する
バイポーラトランジスタとその製造方法が得られる。
【図1】（ａ）は本発明の実施の形態を示すバイポーラ
トランジスタの模式的な平面図、（ｂ）はそのＹ−Ｙ′
断面図で、図１（ｃ）はそのＸ−Ｘ′断面図。
トランジスタの模式的な平面図、（ｂ）はそのＹ−Ｙ′
断面図で、図１（ｃ）はそのＸ−Ｘ′断面図。
【図２】（ａ）は本発明の実施の形態を示すバイポーラ
トランジスタの製造工程の平面図、（ｂ）はその断面
図。
トランジスタの製造工程の平面図、（ｂ）はその断面
図。
【図３】本発明の実施の形態を示すバイポーラトランジ
スタの製造工程の断面図。
スタの製造工程の断面図。
【図４】（ａ）は本発明の実施の形態を示すバイポーラ
トランジスタの製造工程の平面図、（ｂ）はその断面
図。
トランジスタの製造工程の平面図、（ｂ）はその断面
図。
【図５】本発明の実施の形態を示すバイポーラトランジ
スタのフレームマウントを示す平面図。
スタのフレームマウントを示す平面図。
【図６】（ａ）は従来の実施の形態を示すバイポーラト
ランジスタの模式的な平面図、（ｂ）はそのＹ−Ｙ′断
面図で、図１（ｃ）はそのＸ−Ｘ′断面図。
ランジスタの模式的な平面図、（ｂ）はそのＹ−Ｙ′断
面図で、図１（ｃ）はそのＸ−Ｘ′断面図。
【図７】従来の実施の形態を示すバイポーラトランジス
タのフレームマウントを示す平面図。
タのフレームマウントを示す平面図。
【図８】（ａ）は従来技術を改良した形態を示すバイポ
ーラトランジスタの模式的な平面図、（ｂ）はそのＹ−
Ｙ′断面図で、図１（ｃ）はそのＸ−Ｘ′断面図。
ーラトランジスタの模式的な平面図、（ｂ）はそのＹ−
Ｙ′断面図で、図１（ｃ）はそのＸ−Ｘ′断面図。
１…コレクタ基板、２…トランジスタ動作領域、３…Ｌ
ＯＣＯＳ酸化膜、４…ベース拡散層、５…エミッタ拡散
層、６…ＳｉＮ４層、７…第１Ａｌ電極ベース、７Ａ…
第２Ａｌベース、７Ｂ…ダミー電極、８…Ａｓ，ｐｏｌ
ｙＳｉ層、８Ａ…電極エミッタ、８Ｂ…エミッタ、９…
層間絶縁膜、１０…バイポーラトランジスタ、１１ａ、
１１ｂ…エミッタピン
ＯＣＯＳ酸化膜、４…ベース拡散層、５…エミッタ拡散
層、６…ＳｉＮ４層、７…第１Ａｌ電極ベース、７Ａ…
第２Ａｌベース、７Ｂ…ダミー電極、８…Ａｓ，ｐｏｌ
ｙＳｉ層、８Ａ…電極エミッタ、８Ｂ…エミッタ、９…
層間絶縁膜、１０…バイポーラトランジスタ、１１ａ、
１１ｂ…エミッタピン
Claims (6)
- 【請求項１】 コレクタ基板と、このコレクタ基板上に
絶縁層を介して形成されたトランジスタ動作領域からボ
ンディング領域まで延在したベース電極配線とが設けら
れたバイポーラトランジスタにおいて、 前記ベース電極配線と前記コレクタ基板との間に絶縁膜
を介して電気的に独立したダミー電極が設けられている
ことを特徴とするバイポーラトランジスタ。 - 【請求項２】 前記ダミー電極は、外囲器フレームの少
なくとも２つのエミッタピンと接続された状態でエミッ
タ電極と同電位となるように形成されていることを特徴
とする請求項1記載のバイポーラトランジスタ。 - 【請求項３】 前記ダミー電極は、Ａｌ、Ａｌ−Ｓｉ−
Ｃｕ、Ｃｕ、シリサイド電極、ポリシリコン、Mｏ、高
融点電極又は高融点シリサイド電極のいずれかであるこ
とを特徴とする請求項１記載のバイポーラトランジス
タ。 - 【請求項４】 コレクタ基板と、このコレクタ基板上に
絶縁層を介して形成されたトランジスタ動作領域からボ
ンディング領域まで延在したベース電極配線とが設けら
れたバイポーラトランジスタの製造方法において、 前記ベース電極配線と前記コレクタ基板との間に絶縁膜
を介して電気的に独立したダミー電極を設けることを特
徴とするバイポーラトランジスタの製造方法。 - 【請求項５】 前記ダミー電極は、外囲器フレームの少
なくとも２つのエミッタピンと接続された状態でエミッ
タ電極と同電位となるように形成することを特徴とする
請求項４記載のバイポーラトランジスタの製造方法。 - 【請求項６】 前記ダミー電極は、Ａｌ、Ａｌ−Ｓｉ−
Ｃｕ、Ｃｕ、シリサイド電極、ポリシリコン、Mｏ、高
融点電極又は高融点シリサイド電極のいずれかを用いて
製造することを特徴とする請求項４記載のバイポーラト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11054944A JP2000252289A (ja) | 1999-03-03 | 1999-03-03 | バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11054944A JP2000252289A (ja) | 1999-03-03 | 1999-03-03 | バイポーラトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252289A true JP2000252289A (ja) | 2000-09-14 |
Family
ID=12984771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11054944A Pending JP2000252289A (ja) | 1999-03-03 | 1999-03-03 | バイポーラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252289A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128142A (ja) * | 2002-10-01 | 2004-04-22 | Nec Compound Semiconductor Devices Ltd | 半導体装置及びその製造方法 |
| EP1457168A1 (en) | 2003-03-14 | 2004-09-15 | GC Corporation | Dental magnetic attachment and process for producing the same |
-
1999
- 1999-03-03 JP JP11054944A patent/JP2000252289A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128142A (ja) * | 2002-10-01 | 2004-04-22 | Nec Compound Semiconductor Devices Ltd | 半導体装置及びその製造方法 |
| JP4626935B2 (ja) * | 2002-10-01 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| EP1457168A1 (en) | 2003-03-14 | 2004-09-15 | GC Corporation | Dental magnetic attachment and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122856A (en) | Semiconductor device | |
| JP2616569B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| JPS62162362A (ja) | Ｍｏｓ型集積回路及びその製造方法 | |
| US6087708A (en) | Semiconductor integrated circuit device and a method of producing the same | |
| JPH05102291A (ja) | 半導体装置およびその製造方法 | |
| JP2901788B2 (ja) | 炭化珪素半導体装置 | |
| JP2000252289A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS587862A (ja) | バイポ−ラ型トランジスタ−構造体及びその製造方法 | |
| JP2741393B2 (ja) | 半導体装置 | |
| JP2809172B2 (ja) | 半導体装置 | |
| US5831328A (en) | Semiconductor device and manufacturing method of the device | |
| JP3321259B2 (ja) | 半導体装置 | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH11111921A (ja) | 半導体装置 | |
| JPH0282639A (ja) | 半導体装置およびその製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH0420263B2 (ja) | ||
| JPS629226B2 (ja) | ||
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62150747A (ja) | 半導体装置 | |
| JP2001035934A (ja) | 半導体装置の製造方法 | |
| JPH03246947A (ja) | 半導体装置 | |
| JPH07263554A (ja) | 半導体装置及びその製造方法 | |
| JPH01296667A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |