JP2004128142A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004128142A JP2004128142A JP2002288777A JP2002288777A JP2004128142A JP 2004128142 A JP2004128142 A JP 2004128142A JP 2002288777 A JP2002288777 A JP 2002288777A JP 2002288777 A JP2002288777 A JP 2002288777A JP 2004128142 A JP2004128142 A JP 2004128142A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- sub
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000002955 isolation Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000010408 film Substances 0.000 description 113
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 229920005591 polysilicon Polymers 0.000 description 24
- 238000000034 method Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011104 metalized film Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
【解決手段】低抵抗のサブストレート101上の高抵抗のエピタキシャル層102にコレクタ層103とベース層105とエミッタ層107とを含むBJTが形成され、エミッタ電極Eを低抵抗のサブエミッタ層110と埋込層109によってサブストレート101に電気接続し、ベース電極Bに接続されるベースボンディングパッドBPをサブエミッタ層110の直上領域に配設する。サブストレート101を接地することでサブエミッタ層109も接地電位となり、エピタキシャル層で発生する熱雑音をサブエミッタ層110から逃がしてベースボンディングパッドBPに入力することを防止し、BJTの雑音指数特性を改善する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は半導体装置に関し、特にエミッタ接地型の高周波BJT(バイポーラ・ジャンクション・トランジスタ)における低ノイズ・高利得を図った半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、高利得を図ったBJTとして、サブストレートをエミッタとする技術が提案されている。図16は特許文献1に記載のBJTの断面図であり、p+ 型サブストレート201上にp− 型エピタキシャル層202を有し、このp− 型エピタキシャル層202中の素子形成領域にn+ 型コレクタ埋込層203を有し、さらにその上にn− 型エピタキシャル層204を有している。このn− 型エピタキシャル層204中の前記n+ 型コレクタ埋込層203上にはp型ベース層205を有し、さらにこのp型ベース層205中にn+ 型エミッタ層206を有している。また、前記n+ 型コレクタ埋込層203上の一部にはn+ 型コレクタコンタクト層207を有している。そして、前記n+ 型コレクタコンタクト層207、p型ベース層205、n+ 型エミッタ層206はそれぞれ基板の表面の絶縁膜211に設けた開口を通してそれぞれコレクタ電極C、ベース電極B、エミッタ電極Eに接続されている。コレクタ電極C及びベース電極Bはそれぞれ図には表れない配線によって所要の電気接続が行われる。また、エミッタ電極Eは前記n+ 型コレクタ埋込層203が形成されていない領域において前記p+ 型サブストレート201上に形成されたp+ 型埋込層209及び絶縁膜下に形成されたp+ 型拡散層からなるチャネルストッパ層210を介して電気的に接続されており、これによりエミッタ電極Eはチャネルストッパ層210,p+ 型埋込層209を介してp+ 型サブストレート201に電気接続された構成とされている。前記p+ 型サブストレート201の裏面にはメタライズ層221が形成されており、図には表れないパッケージリードに接続される。
【0003】
【特許文献1】
特開昭64−73669号公報
【0004】
また、図17は特許文献2に記載のチップ構成のBJTの断面図であり、基本的には図16のBJTの構造と同じである。すなわち、p+ 型サブストレート301上にp− 型エピタキシャル層302を有し、このp− 型エピタキシャル層302中の素子形成領域にn+ 型コレクタ埋込層303を有し、さらにその上にn− 型エピタキシャル層304を有している。このn− 型エピタキシャル層304中の前記n+ コレクタ埋込層303上にはp型ベース層305を有し、さらにその上にn+ 型エミッタ層306を有している。また、前記n+ 型コレクタ埋込層303上の一部にはn+ 型コレクタコンタクト層307を有している。そして、n+ 型コレクタコンタクト層307、p型ベース層305及びn+ 型エミッタ層306はそれぞれ絶縁膜312に設けた開口からポリシリコン膜321を介してそれぞれコレクタ電極C、ベース電極B、エミッタ電極Eに接続されている。その上で、エミッタ電極Eは前記n+ 型コレクタ埋込層303が形成されていない領域において前記p+ 型サブストレート301上に形成されたp+ 型埋込層309及び絶縁膜下に形成された高濃度p+ 型拡散層からなるチャネルストッパ層310を介して電気的に接続されており、これによりエミッタ電極Eはチャネルストッパ層310及びp+ 型埋込層309を介してp+ 型サブストレート301に電気接続された構成とされている。さらに、このように形成されたBJTチップはp+ 型サブストレート301の裏面においてリードフレームのアイランド331に搭載され、ベース電極B及びコレクタ電極CはそれぞれボンディングワイヤBWを介してリード332,333に電気接続されている。
【0005】
【特許文献2】
特開平10−247713号公報
【0006】
これら従来のBJTは、いずれもエミッタ層がBJTのエミッタ電極及びp+ 型拡散層やp+ 型埋込層を介してp+ 型サブストレートに電気接続されているため、BJTに対してボンディングワイヤによるエミッタ配線を行う必要がない。そのため、ボンディングワイヤによるインピーダンスを低減して高周波特性を向上させることができるとともに、エミッタ配線の配線長を短縮して電圧降下を抑制し、利得を改善することが可能になる。
【0007】
【発明が解決しようとする課題】
しかしながら本発明者の検討によれば、このような従来のBJTでは、低雑音化を実現することが難しいという問題があることが判明した。すなわち、いずれのBJTも、ベースとしてのp型拡散層の直下にはn+ 埋込層上の高抵抗のn− 型エピタキシャル層が存在しているので、このp型拡散層の直上において電気接続されているベース電極の直下には当該高抵抗のn− 型エピタキシャル層が存在することになる。このため、n− 型エピタキシャル層に生じる熱雑音がn− 型エピタキシャル層とベース電極との間に存在する基板表面の絶縁膜を誘電体とする寄生容量を介してベース電極に入力され、雑音特性(NF特性)を低下させる要因となっている。また、いずれのBJTにおいても図には表れないが、ベース電極を基板表面の絶縁膜上で延長されてベースとは異なる位置に設けたベースボンディングパッドに接続する構成としたときに、当該ベースボンディングパッドの直下に絶縁膜下に設けられたチャネルストッパ層としての高濃度p+ 型拡散層を介して高抵抗のp− 型エピタキシャル層が存在する場合には、当該p型エピタキシャル層に生じる熱雑音が当該基板表面の絶縁膜を誘電体とする寄生容量を介してベース電極に入力され、NF特性を低下する要因となっている。
【0008】
本発明の目的は、このようなベース電極あるいはベースボンディングパッドの直下に存在する高抵抗層が要因となるNF特性を改善したエミッタ接地型の高周波BJTとその製造方法を提供するものである。
【0009】
【課題を解決するための手段】
本発明の半導体装置は、低抵抗の半導体基板上に高抵抗の半導体層を有し、前記高抵抗の半導体層上にコレクタとベースとエミッタとを含む素子が形成され、前記エミッタに接続されるエミッタ電極を前記半導体層に設けた低抵抗の拡散層によって前記半導体基板に電気接続した半導体装置において、前記ベースに接続されて外部に導出接続するためのベースボンディングパッドを前記低抵抗の拡散層の直上領域に配設したことを特徴としている。
【0010】
すなわち、本発明にかかるBJTは、一導電型の低抵抗のサブストレートと、前記サブストレート上に成長された一導電型の高抵抗の第1のエピタキシャル層と、前記第1のエピタキシャル層中に形成された逆導電型の低抵抗のコレクタ埋込層と、前記コレクタ埋込層上に成長された逆導電型の第2のエピタキシャル層と、前記第2のエピタキシャル層に形成された一導電型のベースと、前記ベースに形成された逆導電型のエミッタと、前記第2のエピタキシャル層に形成されて前記コレクタ埋込層につながる逆導電型の低抵抗のコレクタコンタクト層と、前記ベース、エミッタ及びコレクタコンタクト層にそれぞれ接続されるベース電極、エミッタ電極、コレクタ電極と、前記第2のエピタキシャル層に形成されたサブエミッタ層と、前記サブエミッタ層を前記サブストレートに接続する一導電型の埋込層と、前記サブエミッタ層に接続されかつ前記エミッタ電極に接続されるサブエミッタ電極と、前記サブエミッタ層上を覆う絶縁膜上に形成されて前記ベース電極に接続されるベースボンディングパッドとを備える。
【0011】
ここで、サブエミッタ層は少なくともベースボンディングパッドの直下領域の全てを覆う領域に形成されることが好ましい。また、サブエミッタ層とベースボンディングパッドとの間に導電膜が介在され、この導電膜がサブエミッタ電極に接続される構成とすることが好ましい。この場合、サブエミッタ層と導電膜とを合わせた領域は少なくともベースボンディングパッドの直下領域の全てを覆う領域として形成されていることが好ましい。また、サブエミッタ層は素子分離用のチャネルストッパ層で構成してもよい。
【0012】
本発明の半導体装置の製造方法は、一導電型の低抵抗のサブストレート上に一導電型の高抵抗の第1のエピタキシャル層を成長する工程と、前記第1のエピタキシャル層に前記サブストレートに接続される一導電型の埋込層を形成する工程と、前記第1のエピタキシャル層中に逆導電型の低抵抗のコレクタ埋込層を形成する工程と、前記コレクタ埋込層上に逆導電型の第2のエピタキシャル層を成長する工程と、前記第2のエピタキシャル層に前記コレクタ埋込層につながる逆導電型の低抵抗のコレクタコンタクト層を形成する工程と、前記第2のエピタキシャル層に前記一導電型の埋込層に接続されるサブエミッタ層を形成する工程と、前記コレクタ埋込層上の前記第2のエピタキシャル層上に一導電型のベースを形成する工程と、前記ベースに逆導電型のエミッタを形成する工程と、前記ベース、エミッタ及びコレクタコンタクト層にそれぞれ接続されるベース電極、エミッタ電極、コレクタ電極を形成する工程と、前記サブエミッタ層と前記エミッタ電極とを接続するサブエミッタ電極を形成する工程と、前記サブエミッタ層上を覆う絶縁膜上に前記ベース電極に接続されるベースボンディングパッドを形成する工程とを備えることを特徴とする。
【0013】
本発明の製造方法において、サブエミッタ層上を覆う絶縁膜上に導電膜を形成する工程を備え、ベースボンディングパッドはこの導電膜を覆う第2の絶縁膜上に形成し、サブエミッタ電極はこの導電膜に接続されるように形成することが好ましい。また、サブエミッタ層は素子分離絶縁膜の直下に形成されるチャネルストッパ層として形成してもよい。
【0014】
本発明の半導体装置、特にBJTによれば、エミッタはエミッタ電極からサブエミッタ電極に電気接続され、このサブエミッタ電極からサブエミッタ層及び埋込層を介して接地されるサブストレートに電気接続される。そのため、エミッタ電極に対してボンディングワイヤによるエミッタ配線を行う必要がなく、ボンディングワイヤによるインピーダンスを低減して高周波特性を向上させることができるとともに、エミッタ配線の配線長を短縮して電圧降下を抑制し、利得を改善することが可能になる。
【0015】
また、ベース電極はベースボンディングパッドに電気接続され、このベースボンディングパッドに接続されるボンディングワイヤによって外部に接続されるが、ベースボンディングパッドの直下にはサブエミッタ層が存在しており、このサブエミッタ層埋込層を介してサブストレートに電気接続されて接地されているため、接地電位(GND電位)とされている。そのため、高抵抗のエピタキシャル層において生じる熱雑音はサブエミッタ層によって接地に逃がされることになり、ベースボンディングパッドの直下の絶縁膜を誘電体とする寄生容量が存在している場合でも、熱雑音がベースボンディングパッドないしベースに入力されることがなく、雑音特性(NF特性)を改善することが可能になる。
【0016】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図1は本発明の第1の実施形態のBJTの各電極及び配線の平面レイアウト図、図2は図1のA−A’線に沿う断面図である。これらの図において、高濃度低抵抗のp+ 型サブストレート101上に低濃度高抵抗のp− 型エピタキシャル層102が形成され、このp− 型エピタキシャル層102中の素子形成領域にはコレクタとなる高濃度・低抵抗のn+ 型コレクタ埋込層103が形成されている。また、このn+ 型コレクタ埋込層103上の前記p− エピタキシャル層102上には、低濃度・高抵抗のn− 型エピタキシャル層104が形成されており、このn− 型エピタキシャル層104にはp型ベース層105が形成され、前記p型ベース層105にはn+ 型エミッタ層107が形成されている。さらに、前記n− 型エピタキシャル層104には、前記n+ 型コレクタ埋込層103に達する深さのn+ 型コレクタコンタクト層108が形成されている。一方、前記p− 型エピタキシャル層102中の素子分離領域となる領域には高濃度・低抵抗のp+ 型埋込層109が形成されており、このp+ 型埋込層109は前記p+ 型サブトスレート101に接する深さにまで形成されている。また、前記n− 型エピタキシャル層104の前記p+ 型埋込層109上には、高濃度・低抵抗のp+ 型サブエミッタ層110が形成されている。
【0017】
そして、全表面に第1の絶縁膜111が形成されている。前記p型ベース層105に対応する箇所にベースコンタクトホールが開口され、このベースコンタクトホールを覆うように第1のポリシリコン膜121及び第2の絶縁膜112が積層状態に形成されている。前記第1のポリシリコン膜121及び第2の絶縁膜112はその中心位置において前記n+ 型エミッタ層107を露出する開口が形成されるとともに、前記第1のポリシリコン膜121はこの開口の周囲においてp型ベース層105に接続されている。さらに、この開口の内面にはシリコン酸化膜からなる第1及び第2の側壁115a,115bが形成され、特に第2の側壁115bで囲まれた前記開口を覆う領域及びその周囲領域に第2のポリシリコン膜122が形成されてn+ 型エミッタ層107に接続されている。その上で全面に第3の絶縁膜113及び第4の絶縁膜114が形成され、これら第3,4の絶縁膜を通してコレクタコンタクトホールが開口され、前記第1,3,4の絶縁膜を通してサブエミッタコンタクトホールが開口され、前記第2,3,4の絶縁膜を通してベースコンタクトホール、エミッタコンタクトホールがそれぞれ開口され、各コンタクトホール内にはバリアメタル膜123が形成され、さらに各コンタクトホール内に金属等の配線材料124が埋設され、これによりそれぞれコレクタ電極C、ザブエミッタ電極SE、ベース電極B、エミッタ電極Eが形成されている。
【0018】
また、前記p+ 型サブエミッタ層110が形成されている領域の前記第1,3,4の絶縁膜上には、前記配線材料124の一部を利用してベースボンディングパッドBPが形成されている。ここで、図1に示すように、前記配線材料124を前記第4の絶縁膜上で所要のパターンに形成して配線Lを形成することにより、前記エミッタ電極Eと前記サブエミッタ電極SEとが電気接続され、前記ベース電極Bと前記ベースボンディングパッドBPとが電気接続され、さらに、前記コレクタ電極CにはコレクタボンディングパッドCPが電気接続されている。なお、図2に示すように、前記p+ 型サブストレート101の裏面にはメタライズ膜125が形成されている。
【0019】
このように構成されたBJTは、p+ 型サブストレート101の裏面のメタライズ125を利用してリードフレーム130のアイランド131上に搭載すると同時に、当該アイランド131に対する電気接続を行っている。また、図2には示されないが、図1に示した前記コレクタボンディングパッドCP及びベースボンディングパッドBPは、前記リードフレームのリードにボンディングワイヤにより電気接続されている。
【0020】
以上の構成のBJTの製造方法を図3〜図12を参照して説明する。先ず、図3のように、p+ 型サブストレート101上にp− 型エピタキシャル層102をエピタキシャル成長する。ここで、p+ 型サブストレート101は例えば比抵抗ρ=0.01〜0.1 Ωcmのものを用いている。また、p− 型エピタキシャル層102はボロンを添加して例えば比抵抗ρ=5〜30Ωcmで、厚さ2〜15μmに形成する。
【0021】
次いで、図4のように、表面にフォトレジストを塗布し、素子分離領域内の一部で、後にベースボンディングパッドを形成する領域よりも広い領域を開口したレジストパターン141を形成する。そして、このレジストパターン141を用いて前記p− 型エピタキシャル層102にボロン(B)をイオン注入し、かつ1100℃以上で熱処理して前記p+ 型サブストレート101にまで達する深さのp+ 型埋込層109を形成する。例えば、ボロン濃度は1E18cm−3とする。
【0022】
次いで、図5のように、新たに表面にフォトレジストを塗布し、素子形成領域を開口したレジストパターン142を形成する。そして、このレジストパターン142を用いて前記p− 型エピタキシャル層102の表面領域に砒素(As)をイオン注入し、例えば抵抗ρs=10〜30Ω/□のn+ 型コレクタ埋込層103を形成する。
【0023】
次いで、図6のように、前記p− 型エピタキシャル層102上にn− 型エピタキシャル層104をエピタキシャル成長する。ここで、n−型エピタキシャル層104はリン(P)を添加して例えば比抵抗ρ=0.5〜4Ωcmで、厚さ0.5〜5μmに形成する。
【0024】
次いで、図7のように、新たに表面にフォトレジストを塗布し、前記p+ 型埋込層109上の領域を開口したレジストパターン143を形成する。そして、このレジストパターン143を用いて前記n− 型エピタキシャル層104にボロン(B)をイオン注入し、かつ900℃以上で熱処理して前記p+ 型埋込層109にまで達するp+ 型サブエミッタ層110を形成する。例えば、ボロン濃度は1E18cm−3とする。
【0025】
次いで、図8のように、新たに表面にフォトレジストを塗布し、前記n+ 型コレクタ埋込層103上の一部領域を開口したレジストパターン144を形成する。そして、このレジストパターン144を用いて前記n− 型エピタキシャル層104にリン(P)をイオン注入し、かつ熱処理して前記p+ 型コレクタ埋込層103にまで達するp+ 型コレクタコンタクト層108を形成する。このp+ 型コレクタコンタクト層108の比抵抗はp+ 型コレクタ埋込層103と同程度とする。
【0026】
次いで、図9のように、表面に熱酸化法やCVD法により成長した酸化膜により第1の絶縁膜111を形成する。そして、前記第1の絶縁膜111を図外のレジストパターンを用いたフォトリソグラフィ技術を用いて選択エッチングし、ベースの形成領域を開口する。このときn− 型エピタキシャル層104の表面は浅くエッチングされる。そして、この開口した領域に熱酸化により薄いシリコン酸化膜111cを形成する。なお、要部については拡大図を併せて示している。これは図10,図11においても同様である。
【0027】
次いで、図10のように、前記第1の絶縁膜111及び薄いシリコン酸化膜111cの上に所要の厚さにボロン(B)を添加した第1のポリシリコン膜121を形成し、かつその上に第2の絶縁膜112を積層し、その後図外のレジストパターンを用いたフォトリソグラフィ技術により前記第2の絶縁膜112、第1のポリシリコン膜121を選択エッチングして前記開口よりも狭い領域を開口する。次いで、全面に絶縁膜を成長し、かつこの絶縁膜を異方性エッチングすることで前記第2の絶縁膜112の開口の内側面にのみ前記絶縁膜を残して第1の側壁115aを形成し、前記第1のポリシリコン膜121の端部を絶縁被覆する。しかる後、前記薄いシリコン酸化膜111cをエッチングし、凹部106を形成する。このとき薄いシリコン酸化膜111cは第1のポリシリコン膜121の開口された縁部よりも外側に向けた下部領域までエッチングされるため、凹部106も第1の側壁115aよりも拡大された領域に形成される。
【0028】
しかる後、図11のように、形成された凹部106の底面に露呈されたn− 型エピタキシャル層104上にボロン(B)を添加したSiGeを選択エピタキシャル成長し、n− 型エピタキシャル層104と一体化されたP型ベース層105を形成する。このp型ベース層105は周辺において前記第1のポリシリコン膜121に接続される。再度、全面に絶縁膜を成長し、かつこの絶縁膜を異方性エッチングすることで前記第1の側壁115aの内側に第2の側壁115bを形成し、開口を狭める。しかる後、第2のポリシリコン膜122を形成した後、当該第2のポリシリコン膜122に砒素(As)を注入する。これにより注入された砒素(As)は前記P型ベース層105に注入され、p+ 型エミッタ層107が形成される。
【0029】
その後、図12のように、図外のレジストパターンを用いたフォトリソグラフィ技術によって第2のポリシリコン膜122を選択エッチングし前記第2の絶縁膜112及び第2の側壁115bの開口を覆う領域に残す。さらに、図外のレジストパターンを用いたフォトリソグラフィ技術によって絶縁膜112と第1のポリシリコン膜121を選択エッチングする。さらに、その上に全面にCVD法によりシリコン酸化膜からなる第3の絶縁膜113を形成し、その上に平坦化のための絶縁膜114を形成する。
【0030】
次いで、図2に示したように、前記第4,3,1の各絶縁膜114,113,111を通して前記n+ 型コレクタコンタクト層108を露出するコレクタコンタクトホールを開口し、同時に前記p+ 型サブエミッタ層110を露出するサブエミッタコンタクトホールを開口する。また、前記第4,3,2の各絶縁膜114,113,112を通して前記第1のポリシリコン膜121を露出するベースコンタクトホールを開口する。さらに、前記第4,3の各絶縁膜114,113を通して前記第2のポリシリコン膜122を露出するエミッタコンタクトホールを開口する。そして、前記各コンタクトホール内にチタン(Ti)、チタンタングステン(TiW)等からなるバリア膜123を形成し、さらに前記各コンタクトホールをアルミニウム(Al)や金(Au)等の金属材料124を埋め込んでコレクタ電極C、サブエミッタ電極SE、ベース電極B、エミッタ電極Eを形成する。
【0031】
さらに、図1に示したように、これら各電極C,SE,B,Eと同時に前記各電極につながる配線Lを形成する。そして、この配線Lにより、前記エミッタ電極Eと前記サブエミッタ電極SEとを電気接続する。また、前記金属材料124の一部で前記p+ 型サブエミッタ層110上の前記第4絶縁膜114上にベースボンディングパッドBPを形成し、また、同時に第4絶縁膜114上の他の領域にコレクタボンディングパッドCPを形成し、当該配線工程で形成する配線Lによって前記ベース電極BとベースボンディングパッドBPを電気接続し、またコレクタ電極CとコレクタボンディングパッドCPを電気接続する。以上により、図1及び図2に示したBJTが製造される。
【0032】
この第1の実施形態のBJTによれば、n+ 型エミッタ層107はエミッタ電極Eから配線Lを通してサブエミッタ電極SEに電気接続され、このサブエミッタ電極SEからp+ 型サブエミッタ層110及びp+ 型埋込層109を介してp+ 型サブストレート101に電気接続される。さらに、p+ 型サブストレート101から裏面のメタライズ125を介してリードフレーム130のアイランド131に電気接続されて接地されることになる。したがって、BJTをリードフレームに搭載したときには、エミッタ電極Eをリードフレームに接続するためのボンディングワイヤによるエミッタ配線を行う必要がなく、ボンディングワイヤによるインピーダンスを低減して高周波特性を向上させることができるとともに、エミッタ配線の配線長を短縮して電圧降下を抑制し、利得を改善することが可能になる。
【0033】
また、ベース電極Bは配線Lを介してベースボンディングパッドBPに電気接続され、このベースボンディングパッドBPに接続されるボンディングワイヤによって所定のリードに電気接続されることになる。このとき、ベースボンディングパッドBPの直下にはp+ 型サブエミッタ層110が存在しており、このp+ 型サブエミッタ層110は前述のようにp+ 型埋込層109を介してp+ 型サブストレート101に電気接続されて接地されているため、接地電位(GND電位)とされている。そのため、ベースボンディングパッドBPの下層に存在する高抵抗のn− 型エピタキシャル層104やp− 型エピタキシャル層102で生じる熱雑音はp+ 型サブエミッタ層110によって接地に逃がされることになり、ベースボンディングパッドBPの直下において第4,3,1の絶縁膜を誘電体とする寄生容量が存在している場合でも、熱雑音がベースボンディングパッドBPないしベース電極B、さらにはBJTのベースに入力されることがなく、雑音特性(NF特性)を改善することが可能になる。
【0034】
また、この第1の実施形態ではベース層105をシリコンゲルマニウム(SiGe)層で構成しているため、バンドギャップが小さくなり、エミッタ−ベース接合がヘテロ接合となる。このEBヘテロ接合によりエミッタからベースへの電子注入効率が高くなるため、従来のシリコンBJTに比べhFEが大きくなる。従来のシリコンBJTではhFEの低下を避けるためベース不純物濃度を高濃度(例えば、1E18cm−3以上)にできなかったが、SiGe・HBTではhFEを低下させることなく、ベース不純物濃度を高濃度にできる。したがって、SiGe・HBTでは、ベース不純物濃度を高濃度とすることで、ベース抵抗が低減し、ベース抵抗起因で発生する熱雑音を低減できる。
【0035】
因みに、第1の実施形態のBJTでは、400MHz〜5.5GHzの高周波帯域での使用において、雑音特性(NF特性)が0.1〜0.3dB改善されたことが確認された。また、利得についても、エミッタボンディングワイヤを用いたBJTに比較して2〜3dB改善されたことが確認されている。
【0036】
図13は本発明の第2の実施形態のBJTの断面図であり、第1の実施形態の図2の断面図に相当する図である。なお、第1の実施形態と等価な部分には同一符号を付して詳細な説明は省略する。この第2の実施形態では、第2の絶縁膜112を形成した上にn+ 型エミッタ層107を形成するための第2のポリシリコン膜122を形成する際に、当該第2のポリシリコン膜122の一部122aをp+ 型サブエミッタ層110の直上の領域、換言すればベースボンディングパッドBPを形成する領域に可及的に広い面積に形成しておく。そして、前記第2のポリシリコン膜122,122a上に第3及び第4の絶縁膜113,114を形成し、その後前記p+ 型サブエミッタ層110の直上にサブエミッタ電極SEを形成する際に、当該サブエミッタ電極SEが前記第2のポリシリコン膜の一部122aに電気接続するように構成している。
【0037】
この第2の実施形態では、ベースボンディングパッドBPの直下には、第4,3の絶縁膜114,113を介してサブエミッタ電極SEに接続された第2のポリシリコン膜の一部122aが存在し、このポリシリコン膜122aはサブエミッタ電極SEを介してp+ 型サブエミッタ層110、p+ 型埋込層109、さらにp+ 型サブストレート101に接続されて接地電位とされている。すなわち、第2のポリシリコン膜の一部122aは接地シールド膜として構成されている。これにより、ベースボンディングパッドBPは直下において接地シールド膜122aによってシールドされた状態となり、p− 型エピタキシャル層102の熱雑音がベースボンディングパッドBPないしはベースに入力されることを確実に防止することが可能になる。
【0038】
この第2の実施形態においては、p+ 型サブエミッタ層110を広く形成し、このp+ 型サブエミッタ層110上に接地シールド膜122aを形成した例を示しているが、p+ 型サブエミッタ層110の面積に制約を受けるような場合、すなわち、ベースボンディングパッドBPの全直下領域にわたってp+ 型サブエミッタ層110を形成できないような場合でも、接地シールド膜122aをベースボンディングパッドBPの全直下領域にわたって形成することでベースボンディングパッドBPへの熱雑音の入力防止効果を得ることができる。また、この場合、例えば、図14に示すように、ベースボンディングパッドBPの全直下領域の一部の領域にp+ 型サブエミッタ層110を配設し、他の領域に接地シールド膜122aがそれぞれ形成され、これらp+ 型サブエミッタ層110と接地シールド膜122aとでベースボンディングパッドBPの全直下領域をシールドするように構成することも可能である。
【0039】
図15は本発明の第3の実施形態の断面図であり、第1及び第2の実施形態と等価な部分には同一符号を付して詳細な説明は省略する。この実施形態では、熱酸化膜で素子形成領域を絶縁分離するための素子分離絶縁膜111aを形成し、その上に絶縁膜111bを形成して第1の絶縁膜111として構成している。前記素子分離絶縁膜111aはLOCOS法あるいはSTI法等が採用可能であるが、ここではLOCOS法を用いた例を示している。そして、このLOCOS法の素子分離絶縁膜(以下、LOCOS膜と称する)111aの直下にp+ 型チャネルストッパ層110Aを形成して素子間の分離を行っているが、このp+ 型チャネルストッパ層110Aの少なくとも一部の直下に予めp+ 型埋込層109を形成しておき、p+ 型サブストレート101に接続するように構成している。さらに、前記LOCOS膜111aの一部にサブエミッタ電極SEを形成して前記p+ 型チャネルストッパ層110Aに電気接続する一方で、前記LOCOS膜111a上にベースボンディングパッドBPを形成している。
【0040】
この第3の実施形態では、従来技術のように素子分離絶縁膜で素子間を絶縁分離するためのp+ 型チャネルストッパ層110Aが存在するBJTに本発明を適用する場合に、当該p+ 型チャネルストッパ層110Aをp+ 型サブエミッタ層として機能させるとともに、当該p+ 型チャネルストッパ層110Aの直上の絶縁膜上にベースボンディングパッドBPを配置することで、p− 型エピタキシャル層102やn− 型エピタキシャル層104からの熱雑音がベースボンディングパッドBPに入力することが防止できる。したがって、第3の実施形態では従来の製造工程をほとんどそのまま利用して本発明を実現することが可能であり、製造工程の短縮が実現できる。
【0041】
ここで、前記各実施形態ではNPN型のBJTに本発明を適用した例を示しているが、PNP型のBJTについても各層の極性を逆にすることで本発明を同様に適用することが可能である。
【0042】
また、前記各実施形態では、セルフアラインのSeGeベースとして構成した例を示しているが、セルフアラインでイオン注入を行って形成したイオン注入ベースとして構成してもよい。あるいは、コンベンショナルなプレーナ型のベースとして構成してもよいことは言うまでもない。
【0043】
【発明の効果】
以上説明したように本発明は、エミッタはエミッタ電極からサブエミッタ電極に電気接続され、このサブエミッタ電極からサブエミッタ層及び埋込層を介して接地されるサブストレートに電気接続される。そのため、エミッタ電極に対してボンディングワイヤによるエミッタ配線を行う必要がなく、ボンディングワイヤによるインピーダンスを低減して高周波特性を向上させることができるとともに、エミッタ配線の配線長を短縮して電圧降下を抑制し、利得を改善することが可能になる。また、ベース電極はベースボンディングパッドに電気接続され、このベースボンディングパッドに接続されるボンディングワイヤによって外部に接続されるが、ベースボンディングパッドの直下にはサブエミッタ層が存在しており、このサブエミッタ層埋込層を介してサブストレートに電気接続されて接地されているため、接地電位(GND電位)とされている。そのため、高抵抗のエピタキシャル層において生じる熱雑音はサブエミッタ層によって接地に逃がされることになり、ベースボンディングパッドの直下の絶縁膜を誘電体とする寄生容量が存在している場合でも、熱雑音がベースボンディングパッドないしベースに入力されることがなく、雑音特性(NF特性)を改善することが可能になる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態のBJTの電極の平面レイアウト図である。
【図2】図1のA−A’線に沿う断面図である。
【図3】第1の実施形態の製造方法を工程順に示す断面図のその1である。
【図4】第1の実施形態の製造方法を工程順に示す断面図のその2である。
【図5】第1の実施形態の製造方法を工程順に示す断面図のその3である。
【図6】第1の実施形態の製造方法を工程順に示す断面図のその4である。
【図7】第1の実施形態の製造方法を工程順に示す断面図のその5である。
【図8】第1の実施形態の製造方法を工程順に示す断面図のその6である。
【図9】第1の実施形態の製造方法を工程順に示す断面図のその7である。
【図10】第1の実施形態の製造方法を工程順に示す断面図のその8である。
【図11】第1の実施形態の製造方法を工程順に示す断面図のその9である。
【図12】第1の実施形態の製造方法を工程順に示す断面図のその10である。
【図13】本発明の第2の実施形態の図2と同様の断面図である。
【図14】本発明の第2の実施形態の変形例の図13と同様の断面図である。
【図15】本発明の第3の実施形態の変形例の図13と同様の断面図である。
【図16】従来のBJTの一例の断面図である。
【図17】従来のBJTの他の例の断面図である。
【符号の説明】
101 p+ 型サブストレート
102 p− 型エピタキシャル層
103 n+ 型コレクタ埋込層
104 n− 型エピタキシャル層
105 p型ベース層
107 n+ 型エミッタ層
108 n+ 型コレクタコンタクト層
109 p+ 型埋込層
110 p+ 型サブエミッタ層
111 第1の絶縁膜
111a LOCOS膜
112 第2の絶縁膜
113 第3の絶縁膜
114 第4の絶縁膜
115 側壁
121 第1のポリシリコン膜
122 第2のポリシリコン膜
123 バリア膜
124 配線材料
130 リードフレーム
131 アイランド
C コレクタ電極
B ベース電極
E エミッタ電極
SE サブエミッタ電極
BP ベースボンディングパッド
CP コレクタボンディングパッド
L 配線
Claims (13)
- 低抵抗の半導体基板上に高抵抗の半導体層を有し、前記高抵抗の半導体層上にコレクタとベースとエミッタとを含む素子が形成され、前記エミッタに接続されるエミッタ電極を前記半導体層に設けた低抵抗の拡散層によって前記半導体基板に電気接続した半導体装置において、前記ベースに接続されて外部に導出接続するためのベースボンディングパッドを前記低抵抗の拡散層の直上領域に配設したことを特徴とする半導体装置。
- 一導電型の低抵抗のサブストレートと、前記サブストレート上に成長された一導電型の高抵抗の第1のエピタキシャル層と、前記第1のエピタキシャル層中に形成された逆導電型の低抵抗のコレクタ埋込層と、前記コレクタ埋込層及び前記第1のエピタキシャル層上に成長された逆導電型の第2のエピタキシャル層と、前記第2のエピタキシャル層に形成された一導電型のベースと、前記ベースに形成された逆導電型のエミッタと、前記第2のエピタキシャル層に形成されて前記コレクタ埋込層につながる逆導電型の低抵抗のコレクタコンタクト層と、前記ベース、エミッタ及びコレクタコンタクト層にそれぞれ接続されるベース電極、エミッタ電極、コレクタ電極と、前記第2のエピタキシャル層に形成されたサブエミッタ層と、前記サブエミッタ層を前記サブストレートに接続する一導電型の埋込層と、前記サブエミッタ層に接続されかつ前記エミッタ電極に接続されるサブエミッタ電極と、前記サブエミッタ層上を覆う絶縁膜上に形成されて前記ベース電極に接続されるベースボンディングパッドとを備えることを特徴とする半導体装置。
- 前記サブストレートは接地されることを特徴とする請求項2に記載の半導体装置。
- 前記コレクタ、ベース、エミッタでバイポーラ・ジャンクション・トランジスタが構成される請求項2又は3に記載の半導体装置。
- 前記サブエミッタ層は少なくとも前記ベースボンディングパッドの直下領域の全てを覆う領域に形成されていることを特徴とする請求項2ないし4のいずれかに記載の半導体装置。
- 前記サブエミッタ層と前記ベースボンディングパッドとの間に導電膜が介在され、前記導電膜が前記サブエミッタ電極に接続されていることを特徴とする請求項2ないし4のいずれかに記載の半導体装置。
- 前記サブエミッタ層と前記導電膜とを合わせた領域は少なくとも前記ベースボンディングパッドの直下領域の全てを覆う領域として形成されていることを特徴とする請求項6に記載の半導体装置。
- 前記導電膜は前記ベース電極の一部を構成する導電膜と同一層の導電膜で構成されていることを特徴とする請求項6又は7に記載の半導体装置。
- 前記サブエミッタ層は素子分離用のチャネルストッパ層で形成されていることを特徴とする請求項2ないし8のいずれかに記載の半導体装置。
- 前記エミッタ電極と、前記サブエミッタ層とを接続するサブエミッタ電極とが同一配線層で形成され、前記ベース電極と前記ベースボンディングパッドとが同一配線層で形成されていることを特徴とする請求項2ないし9のいずれかに記載の半導体装置。
- 一導電型の低抵抗のサブストレート上に一導電型の高抵抗の第1のエピタキシャル層を成長する工程と、前記第1のエピタキシャル層に前記サブストレートに接続される一導電型の埋込層を形成する工程と、前記第1のエピタキシャル層中に逆導電型の低抵抗のコレクタ埋込層を形成する工程と、前記コレクタ埋込層及び前記第1のエピタキシャル層上に逆導電型の第2のエピタキシャル層を成長する工程と、前記第2のエピタキシャル層に前記コレクタ埋込層につながる逆導電型の低抵抗のコレクタコンタクト層を形成する工程と、前記第2のエピタキシャル層に前記一導電型の埋込層に接続されるサブエミッタ層を形成する工程と、前記コレクタ埋込層上の前記第2のエピタキシャル層上に一導電型のベースを形成する工程と、前記ベースに逆導電型のエミッタを形成する工程と、前記ベース、エミッタ及びコレクタコンタクト層にそれぞれ接続されるベース電極、エミッタ電極、コレクタ電極を形成する工程と、前記サブエミッタ層と前記エミッタ電極とを接続するサブエミッタ電極を形成する工程と、前記サブエミッタ層上を覆う絶縁膜上に前記ベース電極に接続されるベースボンディングパッドを形成する工程とを備えることを特徴とする半導体装置の製造方法。
- 前記サブエミッタ層上を覆う絶縁膜上に導電膜を形成する工程を備え、前記ベースボンディングパッドは前記導電膜を覆う第2の絶縁膜上に形成し、前記サブエミッタ電極は前記導電膜に接続されるように形成することを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記サブエミッタ層は素子分離絶縁膜の直下に形成されるチャネルストッパ層として形成することを特徴とする請求項11又は12に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288777A JP4626935B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体装置及びその製造方法 |
US10/673,476 US6897547B2 (en) | 2002-10-01 | 2003-09-30 | Semiconductor device including bipolar junction transistor, and production method therefor |
EP03090327A EP1406306A3 (en) | 2002-10-01 | 2003-10-01 | Semiconductor device including bipolar junction transistor, and production method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288777A JP4626935B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128142A true JP2004128142A (ja) | 2004-04-22 |
JP4626935B2 JP4626935B2 (ja) | 2011-02-09 |
Family
ID=31987146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002288777A Expired - Fee Related JP4626935B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6897547B2 (ja) |
EP (1) | EP1406306A3 (ja) |
JP (1) | JP4626935B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005207A (ja) * | 2004-06-18 | 2006-01-05 | Renesas Technology Corp | 半導体装置 |
US7732896B2 (en) * | 2005-07-13 | 2010-06-08 | Nec Electronics Corporation | Semiconductor apparatus and method of manufacturing the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006156776A (ja) * | 2004-11-30 | 2006-06-15 | Toshiba Corp | 半導体装置 |
JP5048230B2 (ja) * | 2005-03-30 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置およびその製造方法 |
US8137995B2 (en) * | 2008-12-11 | 2012-03-20 | Stats Chippac, Ltd. | Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures |
JP6057145B2 (ja) * | 2012-04-04 | 2017-01-11 | 株式会社村田製作所 | トランジスタ |
JP2018018950A (ja) * | 2016-07-28 | 2018-02-01 | 株式会社沖データ | 半導体装置、発光素子アレイ、光プリントヘッド、及び半導体装置の製造方法 |
US20200098698A1 (en) * | 2018-09-26 | 2020-03-26 | Intel Corporation | Novel wafer level chip scale package (wlcsp), flip-chip chip scale package (fccsp), and fan out shielding concepts |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57192074A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
JPS6473669A (en) * | 1987-09-14 | 1989-03-17 | Fujitsu Ltd | Semiconductor integrated circuit |
JPH10247713A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | 半導体素子、半導体装置及びこれらの製造方法 |
JP2000252289A (ja) * | 1999-03-03 | 2000-09-14 | Toshiba Corp | バイポーラトランジスタとその製造方法 |
JP2002508889A (ja) * | 1997-07-04 | 2002-03-19 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | バイポーラ・パワー・トランジスタおよび製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210860A (ja) | 1989-02-09 | 1990-08-22 | Fujitsu Ltd | 半導体集積回路装置 |
JPH063840B2 (ja) | 1989-03-31 | 1994-01-12 | 株式会社東芝 | 半導体装置 |
JPH10163332A (ja) | 1996-11-29 | 1998-06-19 | Sony Corp | 半導体装置およびその製造方法 |
DE19740909C2 (de) * | 1997-09-17 | 1999-07-01 | Siemens Ag | Anordnung zur Reduktion von Rauschen bei Mikrowellentransistoren und Verfahren zu deren Herstellung |
US5965930A (en) | 1997-11-04 | 1999-10-12 | Motorola, Inc. | High frequency bipolar transistor and method of forming the same |
EP1061572A1 (en) | 1999-06-16 | 2000-12-20 | STMicroelectronics S.r.l. | Intergrated stucture for radio frequency applications |
JP2003037113A (ja) * | 2001-07-23 | 2003-02-07 | Mitsubishi Electric Corp | 半導体装置 |
-
2002
- 2002-10-01 JP JP2002288777A patent/JP4626935B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-30 US US10/673,476 patent/US6897547B2/en not_active Expired - Lifetime
- 2003-10-01 EP EP03090327A patent/EP1406306A3/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57192074A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
JPS6473669A (en) * | 1987-09-14 | 1989-03-17 | Fujitsu Ltd | Semiconductor integrated circuit |
JPH10247713A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | 半導体素子、半導体装置及びこれらの製造方法 |
JP2002508889A (ja) * | 1997-07-04 | 2002-03-19 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | バイポーラ・パワー・トランジスタおよび製造方法 |
JP2000252289A (ja) * | 1999-03-03 | 2000-09-14 | Toshiba Corp | バイポーラトランジスタとその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005207A (ja) * | 2004-06-18 | 2006-01-05 | Renesas Technology Corp | 半導体装置 |
US7732896B2 (en) * | 2005-07-13 | 2010-06-08 | Nec Electronics Corporation | Semiconductor apparatus and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4626935B2 (ja) | 2011-02-09 |
US20040061133A1 (en) | 2004-04-01 |
EP1406306A3 (en) | 2004-12-08 |
US6897547B2 (en) | 2005-05-24 |
EP1406306A2 (en) | 2004-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4322414B2 (ja) | 半導体装置 | |
US6770952B2 (en) | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices | |
US20210050434A1 (en) | Integrated Circuit and Bipolar Transistor | |
US10991631B2 (en) | High performance SiGe heterojunction bipolar transistors built on thin-film silicon-on-insulator substrates for radio frequency applications | |
JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
CN102479703B (zh) | 异质结双极晶体管制造方法和包括异质结双极晶体管的集成电路 | |
JP3709668B2 (ja) | 半導体装置とその製造方法 | |
JP4626935B2 (ja) | 半導体装置及びその製造方法 | |
US7732896B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
JP3530414B2 (ja) | 半導体装置 | |
US8410572B2 (en) | Bipolar transistor with emitter and/or collector contact structure forming a Schottky contact and method of production | |
US20060131694A1 (en) | Integrated circuit arrangement with NPN and PNP bipolar transistors and corresponding production method | |
JP3634660B2 (ja) | 半導体装置 | |
JP2002203956A (ja) | 半導体装置 | |
JP4479041B2 (ja) | 半導体装置及びその製造方法 | |
JP2009277851A (ja) | 半導体装置、半導体装置の製造方法及びパワーアンプ素子 | |
JP5222548B2 (ja) | 半導体装置 | |
JPH03190139A (ja) | 半導体集積回路装置 | |
JP3634659B2 (ja) | 半導体装置 | |
JP3439149B2 (ja) | 半導体装置 | |
EP1061572A1 (en) | Intergrated stucture for radio frequency applications | |
JP2000183076A (ja) | 半導体装置およびその製造方法 | |
JPH11219957A (ja) | 半導体装置およびその製造方法 | |
JPH11238817A (ja) | 半導体装置およびその製造方法 | |
KR100541121B1 (ko) | 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |