JPH11219957A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11219957A JPH11219957A JP2085998A JP2085998A JPH11219957A JP H11219957 A JPH11219957 A JP H11219957A JP 2085998 A JP2085998 A JP 2085998A JP 2085998 A JP2085998 A JP 2085998A JP H11219957 A JPH11219957 A JP H11219957A
- Authority
- JP
- Japan
- Prior art keywords
- base
- electrode
- emitter
- region
- extraction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 遮断周波数の高周波化に対してトレードオフ
関係にある低雑音化、微細化の関係を改善して、遮断周
波数の高周波化だけでなく、低雑音化、微細化も可能な
可能なバイポーラトランジスタの構成および製造方法を
提供する。 【解決手段】 ベース引き出し電極９Ａのエミッタ引き
出し電極１５Ａとは反対方向に延在する部分は、外部ベ
ース領域１０上から、隣接するフィールド酸化膜４の端
縁部上部にかけて形成されており、ベース電極配線１８
Ａは外部ベース領域１０のほぼ真上に対応する部分に接
続されている。また、エミッタ引き出し電極１５Ａはコ
レクタ電極配線２０側のシリコン酸化膜１４上に形成さ
れる部分の長さが長くなっており、エミッタ電極配線１
９Ａは、エミッタ領域１６の真上に対応する部分よりも
コレクタ電極配線２０寄りに接続されている。
関係にある低雑音化、微細化の関係を改善して、遮断周
波数の高周波化だけでなく、低雑音化、微細化も可能な
可能なバイポーラトランジスタの構成および製造方法を
提供する。 【解決手段】 ベース引き出し電極９Ａのエミッタ引き
出し電極１５Ａとは反対方向に延在する部分は、外部ベ
ース領域１０上から、隣接するフィールド酸化膜４の端
縁部上部にかけて形成されており、ベース電極配線１８
Ａは外部ベース領域１０のほぼ真上に対応する部分に接
続されている。また、エミッタ引き出し電極１５Ａはコ
レクタ電極配線２０側のシリコン酸化膜１４上に形成さ
れる部分の長さが長くなっており、エミッタ電極配線１
９Ａは、エミッタ領域１６の真上に対応する部分よりも
コレクタ電極配線２０寄りに接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に遮断周波数の高周波化、低雑音
化および微細化が可能なバイポーラトランジスタおよび
その製造方法に関する。
の製造方法に関し、特に遮断周波数の高周波化、低雑音
化および微細化が可能なバイポーラトランジスタおよび
その製造方法に関する。
【０００２】
【従来の技術】図１９および図２０を用いて、従来のバ
イポーラトランジスタ９０の構成について説明する。図
１９はバイポーラトランジスタ９０の断面図であり、図
２０は平面図である。なお、図１９は図２０のＡ−Ａ線
での矢視断面図である。
イポーラトランジスタ９０の構成について説明する。図
１９はバイポーラトランジスタ９０の断面図であり、図
２０は平面図である。なお、図１９は図２０のＡ−Ａ線
での矢視断面図である。
【０００３】図１９において、基板（Ｐ-型シリコン単
結晶基板）１の上にＮ型のエピタキシャル層３が配設さ
れ、基板１とエピタキシャル層３との境界部に島状のＮ
+型のコレクタ埋め込み層２が形成されている。そし
て、エピタキシャル層３の表面からコレクタ埋め込み層
２の表面にかけてＮ+型のコレクタウォール領域８が形
成されている。また、エピタキシャル層３上には選択的
にフィールド酸化膜４が配設され、バイポーラトランジ
スタ９０の形成領域を規定するとともに、活性領域７と
コレクタウォール領域８とを分離している。なお、フィ
ールド酸化膜４はバイポーラトランジスタ９０と基板１
上の他の半導体装置との分離も行う。
結晶基板）１の上にＮ型のエピタキシャル層３が配設さ
れ、基板１とエピタキシャル層３との境界部に島状のＮ
+型のコレクタ埋め込み層２が形成されている。そし
て、エピタキシャル層３の表面からコレクタ埋め込み層
２の表面にかけてＮ+型のコレクタウォール領域８が形
成されている。また、エピタキシャル層３上には選択的
にフィールド酸化膜４が配設され、バイポーラトランジ
スタ９０の形成領域を規定するとともに、活性領域７と
コレクタウォール領域８とを分離している。なお、フィ
ールド酸化膜４はバイポーラトランジスタ９０と基板１
上の他の半導体装置との分離も行う。
【０００４】そして、バイポーラトランジスタ９０の形
成領域を規定するフィールド酸化膜４の下層にはＰ+型
の分離領域５が配設され、当該分離領域５の下層には、
Ｐ型の下面分離領域６が配設され、当該下面分離領域６
の下層にはＰ+型の埋め込み層６Ｂが配設されている。
成領域を規定するフィールド酸化膜４の下層にはＰ+型
の分離領域５が配設され、当該分離領域５の下層には、
Ｐ型の下面分離領域６が配設され、当該下面分離領域６
の下層にはＰ+型の埋め込み層６Ｂが配設されている。
【０００５】活性領域７には矩形環状のＰ+型の外部ベ
ース領域１０および当該外部ベース領域１０に囲まれた
Ｐ型の真性ベース領域１１が配設され、当該真性ベース
領域１１の表面内にはＮ+型のエミッタ領域１６が選択
的に配設されている。
ース領域１０および当該外部ベース領域１０に囲まれた
Ｐ型の真性ベース領域１１が配設され、当該真性ベース
領域１１の表面内にはＮ+型のエミッタ領域１６が選択
的に配設されている。
【０００６】そして、外部ベース領域１０に接するよう
にＰ型不純物を多量に含んだ（Ｐ+型）ポリシリコン等
の導電性多結晶シリコンで形成されるベース引き出し電
極９が配設されている。なおベース引き出し電極９はエ
ミッタ領域１６に接触しないように、当該領域に対応す
る部分がエミッタ開口部１２となっている。
にＰ型不純物を多量に含んだ（Ｐ+型）ポリシリコン等
の導電性多結晶シリコンで形成されるベース引き出し電
極９が配設されている。なおベース引き出し電極９はエ
ミッタ領域１６に接触しないように、当該領域に対応す
る部分がエミッタ開口部１２となっている。
【０００７】そして、エミッタ開口部１２の内壁を覆う
ようにサイドウォール酸化膜１３が配設されるととも
に、ベース引き出し電極９の上面を覆うようにシリコン
酸化膜１４が配設されている。また、エミッタ開口部１
２のうちサイドウォール酸化膜１３に覆われない部分に
はエミッタ引き出し電極１５が埋め込まれている。な
お、エミッタ引き出し電極１５はＮ型不純物を多量に含
んだ（Ｎ+型）ポリシリコン等の導電性多結晶シリコン
で形成されており、サイドウォール酸化膜１３およびシ
リコン酸化膜１４によりベース引き出し電極９と電気的
に分離された構成となっている。
ようにサイドウォール酸化膜１３が配設されるととも
に、ベース引き出し電極９の上面を覆うようにシリコン
酸化膜１４が配設されている。また、エミッタ開口部１
２のうちサイドウォール酸化膜１３に覆われない部分に
はエミッタ引き出し電極１５が埋め込まれている。な
お、エミッタ引き出し電極１５はＮ型不純物を多量に含
んだ（Ｎ+型）ポリシリコン等の導電性多結晶シリコン
で形成されており、サイドウォール酸化膜１３およびシ
リコン酸化膜１４によりベース引き出し電極９と電気的
に分離された構成となっている。
【０００８】また、シリコン酸化膜１４上には層間酸化
膜１７が配設されている。そして、層間酸化膜１７を貫
通してベース引き出し電極９およびエミッタ引き出し電
極１５に接触するようにベース電極配線１８およびエミ
ッタ電極配線１９が配設され、層間酸化膜１７およびシ
リコン酸化膜１４を貫通してコレクタウォール領域８に
達するようにコレクタ電極配線２０が配設されている。
膜１７が配設されている。そして、層間酸化膜１７を貫
通してベース引き出し電極９およびエミッタ引き出し電
極１５に接触するようにベース電極配線１８およびエミ
ッタ電極配線１９が配設され、層間酸化膜１７およびシ
リコン酸化膜１４を貫通してコレクタウォール領域８に
達するようにコレクタ電極配線２０が配設されている。
【０００９】なお、図２０においては、シリコン酸化膜
１４および層間酸化膜１７を便宜的に省略し、フィール
ド酸化膜４、ベース引き出し電極９およびエミッタ引き
出し電極１５の位置関係を示している。
１４および層間酸化膜１７を便宜的に省略し、フィール
ド酸化膜４、ベース引き出し電極９およびエミッタ引き
出し電極１５の位置関係を示している。
【００１０】バイポーラトランジスタの高周波特性を示
す指標として遮断周波数があり、次の数式（１）にて表
される。
す指標として遮断周波数があり、次の数式（１）にて表
される。
【００１１】
【数１】
【００１２】ここで、ｆTは遮断周波数、ｋはボルツマ
ン定数、Ｔは温度、ｑは電荷素量、Ｉｃはコレクタ電
流、Ｃｂｅはベース・エミッタ間寄生容量、Ｃｂｃはベ
ース・コレクタ間寄生容量、Ｒｅはエミッタ寄生抵抗、
Ｒｃはコレクタ寄生抵抗、τｂはキャリアのベース走行
時間（ベース時定数）、τｃはキャリアのコレクタ走行
時間である。
ン定数、Ｔは温度、ｑは電荷素量、Ｉｃはコレクタ電
流、Ｃｂｅはベース・エミッタ間寄生容量、Ｃｂｃはベ
ース・コレクタ間寄生容量、Ｒｅはエミッタ寄生抵抗、
Ｒｃはコレクタ寄生抵抗、τｂはキャリアのベース走行
時間（ベース時定数）、τｃはキャリアのコレクタ走行
時間である。
【００１３】従って、バイポーラトランジスタの高周波
化を図るためには、コレクタ電流Ｉｃを増加させ、ベー
ス・エミッタ間寄生容量Ｃｂｅ、ベース・コレクタ間寄
生容量Ｃｂｃなどの各寄生容量、エミッタ寄生抵抗Ｒ
ｅ、コレクタ寄生抵抗Ｒｃなどの各寄生抵抗を低減する
必要がある。
化を図るためには、コレクタ電流Ｉｃを増加させ、ベー
ス・エミッタ間寄生容量Ｃｂｅ、ベース・コレクタ間寄
生容量Ｃｂｃなどの各寄生容量、エミッタ寄生抵抗Ｒ
ｅ、コレクタ寄生抵抗Ｒｃなどの各寄生抵抗を低減する
必要がある。
【００１４】例えば、バイポーラトランジスタ９０にお
いては、高周波帯域での高性能化を重視しているため、
エミッタ寄生抵抗Ｒｅが最小となるようにエミッタ電極
配線１９はエミッタ領域１６の真上でエミッタ引き出し
電極１５に接続されていた。
いては、高周波帯域での高性能化を重視しているため、
エミッタ寄生抵抗Ｒｅが最小となるようにエミッタ電極
配線１９はエミッタ領域１６の真上でエミッタ引き出し
電極１５に接続されていた。
【００１５】また、バイポーラトランジスタの最小雑音
指数は、次の数式（２）で表される。
指数は、次の数式（２）で表される。
【００１６】
【数２】
【００１７】ここで、Ｆｍｉｎは最適電源インピーダン
スでの雑音指数、Ｒｂはベース寄生抵抗、ｆは使用周波
数である。バイポーラトランジスタ９０を例に採れば、
ベース寄生抵抗Ｒｂは、真性ベース領域１１、外部ベー
ス領域１０、ベース引き出し電極９、ベース電極配線１
８での各シート抵抗、および各領域間でのコンタクト抵
抗等の総和である。
スでの雑音指数、Ｒｂはベース寄生抵抗、ｆは使用周波
数である。バイポーラトランジスタ９０を例に採れば、
ベース寄生抵抗Ｒｂは、真性ベース領域１１、外部ベー
ス領域１０、ベース引き出し電極９、ベース電極配線１
８での各シート抵抗、および各領域間でのコンタクト抵
抗等の総和である。
【００１８】ここで、ｋＴｆT2／ｑＩｃＲｂｆ2＞＞１
のとき、雑音指数Ｆｍｉｎは次の数式（３）で近似的に
表されることになる。
のとき、雑音指数Ｆｍｉｎは次の数式（３）で近似的に
表されることになる。
【００１９】
【数３】
【００２０】従って、バイポーラトランジスタの低雑音
化を図るためには、コレクタ電流Ｉｃを減少させ、ベー
ス寄生抵抗Ｒｂを低減するとともに、遮断周波数ｆTを
増加させる必要がある。
化を図るためには、コレクタ電流Ｉｃを減少させ、ベー
ス寄生抵抗Ｒｂを低減するとともに、遮断周波数ｆTを
増加させる必要がある。
【００２１】しかし、バイポーラトランジスタ９０にお
いては、ベース電極配線１８とエミッタ電極配線１９と
の接触を防ぐため、ベース引き出し電極９はエミッタ引
き出し電極１５とは反対方向に平面方向に長くなるよう
に形成され、ベース電極配線１８はベース引き出し電極
９の端部近くに接続されていたので、ベース引き出し電
極９を長くした分だけベース寄生抵抗Ｒｂが増加し、低
雑音化の妨げとなるだけでなく、ベース電極配線１８と
エミッタ電極配線１９との間隔が広くなって、微細化の
妨げにもなっていた。
いては、ベース電極配線１８とエミッタ電極配線１９と
の接触を防ぐため、ベース引き出し電極９はエミッタ引
き出し電極１５とは反対方向に平面方向に長くなるよう
に形成され、ベース電極配線１８はベース引き出し電極
９の端部近くに接続されていたので、ベース引き出し電
極９を長くした分だけベース寄生抵抗Ｒｂが増加し、低
雑音化の妨げとなるだけでなく、ベース電極配線１８と
エミッタ電極配線１９との間隔が広くなって、微細化の
妨げにもなっていた。
【００２２】
【発明が解決しようとする課題】以上説明したように、
バイポーラトランジスタ９０においては、高周波帯域で
の高性能化を重視しているため、エミッタ寄生抵抗Ｒｅ
が最小となるようにエミッタ電極配線１９をエミッタ領
域１６の真上に対応する位置でエミッタ引き出し電極１
５に接続する構成となっていた。そこには、数式（２）
および（３）を用いて説明したような低雑音化について
の配慮は見られず、遮断周波数の高周波化により低雑音
化、微細化が妨げられるといったトレードオフ関係を有
していた。
バイポーラトランジスタ９０においては、高周波帯域で
の高性能化を重視しているため、エミッタ寄生抵抗Ｒｅ
が最小となるようにエミッタ電極配線１９をエミッタ領
域１６の真上に対応する位置でエミッタ引き出し電極１
５に接続する構成となっていた。そこには、数式（２）
および（３）を用いて説明したような低雑音化について
の配慮は見られず、遮断周波数の高周波化により低雑音
化、微細化が妨げられるといったトレードオフ関係を有
していた。
【００２３】本発明は、以上のような問題点を解消する
ためになされたもので、遮断周波数の高周波化に対して
トレードオフ関係にある低雑音化、微細化の関係を改善
して、遮断周波数の高周波化だけでなく、低雑音化、微
細化も可能な可能なバイポーラトランジスタの構成およ
び製造方法を提供することを目的とする。
ためになされたもので、遮断周波数の高周波化に対して
トレードオフ関係にある低雑音化、微細化の関係を改善
して、遮断周波数の高周波化だけでなく、低雑音化、微
細化も可能な可能なバイポーラトランジスタの構成およ
び製造方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置は、半導体基板の表面内に配設されたエ
ミッタ領域をベース領域が取り囲んだ構成を有する半導
体装置であって、前記ベース領域の端縁部上にその一部
が接するように配設されたベース引き出し電極と、前記
エミッタ領域にその一部が接するように配設されたエミ
ッタ引き出し電極と、前記ベース引き出し電極に接続さ
れるベース電極配線と、前記エミッタ引き出し電極に接
続されるエミッタ電極配線とを備え、前記ベース引き出
し電極と前記エミッタ引き出し電極とは、前記ベース引
き出し電極を覆うように配設された絶縁膜によって電気
的に絶縁され、前記ベース電極配線は、前記絶縁膜を貫
通して前記ベース引き出し電極と前記ベース領域との接
触部のほぼ真上に対応する部分に接続され、前記エミッ
タ引き出し電極は、前記ベース電極配線側とは反対側に
前記ベース引き出し電極上に重なるように前記絶縁膜上
に延在し、前記エミッタ電極配線は、前記エミッタ領域
のほぼ真上に対応する部分よりも前記ベース電極配線側
とは反対側に延在する部分に偏って接続されるものであ
る。
載の半導体装置は、半導体基板の表面内に配設されたエ
ミッタ領域をベース領域が取り囲んだ構成を有する半導
体装置であって、前記ベース領域の端縁部上にその一部
が接するように配設されたベース引き出し電極と、前記
エミッタ領域にその一部が接するように配設されたエミ
ッタ引き出し電極と、前記ベース引き出し電極に接続さ
れるベース電極配線と、前記エミッタ引き出し電極に接
続されるエミッタ電極配線とを備え、前記ベース引き出
し電極と前記エミッタ引き出し電極とは、前記ベース引
き出し電極を覆うように配設された絶縁膜によって電気
的に絶縁され、前記ベース電極配線は、前記絶縁膜を貫
通して前記ベース引き出し電極と前記ベース領域との接
触部のほぼ真上に対応する部分に接続され、前記エミッ
タ引き出し電極は、前記ベース電極配線側とは反対側に
前記ベース引き出し電極上に重なるように前記絶縁膜上
に延在し、前記エミッタ電極配線は、前記エミッタ領域
のほぼ真上に対応する部分よりも前記ベース電極配線側
とは反対側に延在する部分に偏って接続されるものであ
る。
【００２５】本発明に係る請求項２記載の半導体装置
は、半導体基板の表面内に配設されたエミッタ領域をベ
ース領域が取り囲んだ構成を有する半導体装置であっ
て、前記ベース領域の端縁部上にその一部が接するよう
に配設されたベース引き出し電極と、前記エミッタ領域
にその一部が接するように配設されたエミッタ引き出し
電極と、前記ベース引き出し電極上に選択的に配設され
たベース引き出し中間電極と、前記ベース引き出し中間
電極に接続されるベース電極配線と、前記エミッタ引き
出し電極に接続されるエミッタ電極配線とを備え、前記
ベース引き出し電極と前記エミッタ引き出し電極とは、
前記ベース引き出し電極を覆うとともに、前記エミッタ
引き出し電極を取り囲むように配設された絶縁膜によっ
て電気的に絶縁され、前記ベース引き出し中間電極は、
前記ベース引き出し電極と前記ベース領域との接触部の
ほぼ真上に対応する前記ベース引き出し電極上から、前
記絶縁膜のうち前記エミッタ引き出し電極の側面を覆う
部分にかけて配設され、前記エミッタ引き出し電極は、
前記ベース電極配線側とは反対側に前記ベース引き出し
電極上に重なるように前記絶縁膜上に延在し、前記エミ
ッタ電極配線は、前記絶縁膜を貫通して、前記エミッタ
領域のほぼ真上に対応する部分よりも前記ベース電極配
線側とは反対側に延在する部分に偏って接続されるもの
である。
は、半導体基板の表面内に配設されたエミッタ領域をベ
ース領域が取り囲んだ構成を有する半導体装置であっ
て、前記ベース領域の端縁部上にその一部が接するよう
に配設されたベース引き出し電極と、前記エミッタ領域
にその一部が接するように配設されたエミッタ引き出し
電極と、前記ベース引き出し電極上に選択的に配設され
たベース引き出し中間電極と、前記ベース引き出し中間
電極に接続されるベース電極配線と、前記エミッタ引き
出し電極に接続されるエミッタ電極配線とを備え、前記
ベース引き出し電極と前記エミッタ引き出し電極とは、
前記ベース引き出し電極を覆うとともに、前記エミッタ
引き出し電極を取り囲むように配設された絶縁膜によっ
て電気的に絶縁され、前記ベース引き出し中間電極は、
前記ベース引き出し電極と前記ベース領域との接触部の
ほぼ真上に対応する前記ベース引き出し電極上から、前
記絶縁膜のうち前記エミッタ引き出し電極の側面を覆う
部分にかけて配設され、前記エミッタ引き出し電極は、
前記ベース電極配線側とは反対側に前記ベース引き出し
電極上に重なるように前記絶縁膜上に延在し、前記エミ
ッタ電極配線は、前記絶縁膜を貫通して、前記エミッタ
領域のほぼ真上に対応する部分よりも前記ベース電極配
線側とは反対側に延在する部分に偏って接続されるもの
である。
【００２６】本発明に係る請求項３記載の半導体装置
は、前記ベース領域の外周が前記半導体基板上に配設さ
れたフィールド酸化膜によって規定され、前記ベース引
き出し電極は、前記ベース領域上から前記フィールド酸
化膜の端縁部上にかけて形成され、前記ベース領域と前
記フィールド酸化膜との境界に段差を有した形状であっ
て、前記ベース引き出し中間電極が、前記ベース引き出
し電極の形状および前記絶縁膜のうち前記エミッタ引き
出し電極の側面を覆う部分の形状を反映して起伏を有し
た形状である。
は、前記ベース領域の外周が前記半導体基板上に配設さ
れたフィールド酸化膜によって規定され、前記ベース引
き出し電極は、前記ベース領域上から前記フィールド酸
化膜の端縁部上にかけて形成され、前記ベース領域と前
記フィールド酸化膜との境界に段差を有した形状であっ
て、前記ベース引き出し中間電極が、前記ベース引き出
し電極の形状および前記絶縁膜のうち前記エミッタ引き
出し電極の側面を覆う部分の形状を反映して起伏を有し
た形状である。
【００２７】本発明に係る請求項４記載の半導体装置
は、半導体基板の表面内に配設されたエミッタ領域をベ
ース領域が取り囲んだ構成を有する半導体装置であっ
て、前記ベース領域にその一部が接するように配設され
たベース引き出し電極と、前記エミッタ領域にその一部
が接するように配設されたエミッタ引き出し電極と、前
記ベース引き出し電極に選択的に配設された開口部に埋
め込まれ、前記ベース領域にその一部が接するように配
設されたベース引き出し中間電極と、前記ベース引き出
し中間電極に接続されるベース電極配線と、前記エミッ
タ引き出し電極に接続されるエミッタ電極配線とを備
え、前記ベース引き出し電極と前記エミッタ引き出し電
極とは、前記ベース引き出し電極を覆うとともに、前記
エミッタ引き出し電極を取り囲むように配設された絶縁
膜によって電気的に絶縁され、前記ベース引き出し中間
電極は、前記開口部の前記ベース領域上から前記絶縁膜
のうち前記エミッタ引き出し電極の側面を覆う部分にか
けて配設され、前記ベース電極配線は、前記ベース引き
出し中間電極と前記開口部の前記ベース領域との接触部
のほぼ真上に対応する部分に接続され、前記エミッタ引
き出し電極は、前記ベース電極配線側とは反対側に前記
ベース引き出し電極上に重なるように前記絶縁膜上に延
在し、前記エミッタ電極配線は、前記絶縁膜を貫通し
て、前記エミッタ領域のほぼ真上に対応する部分よりも
前記ベース電極配線側とは反対側に延在する部分に偏っ
て接続されるものである。
は、半導体基板の表面内に配設されたエミッタ領域をベ
ース領域が取り囲んだ構成を有する半導体装置であっ
て、前記ベース領域にその一部が接するように配設され
たベース引き出し電極と、前記エミッタ領域にその一部
が接するように配設されたエミッタ引き出し電極と、前
記ベース引き出し電極に選択的に配設された開口部に埋
め込まれ、前記ベース領域にその一部が接するように配
設されたベース引き出し中間電極と、前記ベース引き出
し中間電極に接続されるベース電極配線と、前記エミッ
タ引き出し電極に接続されるエミッタ電極配線とを備
え、前記ベース引き出し電極と前記エミッタ引き出し電
極とは、前記ベース引き出し電極を覆うとともに、前記
エミッタ引き出し電極を取り囲むように配設された絶縁
膜によって電気的に絶縁され、前記ベース引き出し中間
電極は、前記開口部の前記ベース領域上から前記絶縁膜
のうち前記エミッタ引き出し電極の側面を覆う部分にか
けて配設され、前記ベース電極配線は、前記ベース引き
出し中間電極と前記開口部の前記ベース領域との接触部
のほぼ真上に対応する部分に接続され、前記エミッタ引
き出し電極は、前記ベース電極配線側とは反対側に前記
ベース引き出し電極上に重なるように前記絶縁膜上に延
在し、前記エミッタ電極配線は、前記絶縁膜を貫通し
て、前記エミッタ領域のほぼ真上に対応する部分よりも
前記ベース電極配線側とは反対側に延在する部分に偏っ
て接続されるものである。
【００２８】本発明に係る請求項５記載の半導体装置
は、前記ベース領域の外周が前記半導体基板上に配設さ
れたフィールド酸化膜によって規定され、前記ベース引
き出し電極は、前記ベース領域上から前記フィールド酸
化膜の端縁部上にかけて形成され、前記ベース領域と前
記フィールド酸化膜との境界に段差を有した形状であっ
て、前記ベース引き出し電極の前記開口部は、前記ベー
ス領域と前記フィールド酸化膜との境界部にかかるよう
に配設され、前記ベース引き出し中間電極が、前記ベー
ス領域と前記フィールド酸化膜との境界の形状および前
記絶縁膜のうち前記エミッタ引き出し電極の側面を覆う
部分の形状を反映して起伏を有した形状である。
は、前記ベース領域の外周が前記半導体基板上に配設さ
れたフィールド酸化膜によって規定され、前記ベース引
き出し電極は、前記ベース領域上から前記フィールド酸
化膜の端縁部上にかけて形成され、前記ベース領域と前
記フィールド酸化膜との境界に段差を有した形状であっ
て、前記ベース引き出し電極の前記開口部は、前記ベー
ス領域と前記フィールド酸化膜との境界部にかかるよう
に配設され、前記ベース引き出し中間電極が、前記ベー
ス領域と前記フィールド酸化膜との境界の形状および前
記絶縁膜のうち前記エミッタ引き出し電極の側面を覆う
部分の形状を反映して起伏を有した形状である。
【００２９】本発明に係る請求項６記載の半導体装置
は、前記ベース引き出し電極が半導体不純物を含んだ導
電性多結晶シリコン層で構成され、前記ベース引き出し
中間電極が金属層で構成されている。
は、前記ベース引き出し電極が半導体不純物を含んだ導
電性多結晶シリコン層で構成され、前記ベース引き出し
中間電極が金属層で構成されている。
【００３０】本発明に係る請求項７記載の半導体装置
は、前記ベース引き出し電極および前記ベース引き出し
中間電極が半導体不純物を含んだ導電性多結晶シリコン
層で構成されている。
は、前記ベース引き出し電極および前記ベース引き出し
中間電極が半導体不純物を含んだ導電性多結晶シリコン
層で構成されている。
【００３１】本発明に係る請求項８記載の半導体装置の
製造方法は、半導体基板の表面内に配設されたエミッタ
領域をベース領域が取り囲んだ構成を有する半導体装置
の製造方法であって、前記ベース領域となる部分の外周
を規定するように、前記半導体基板上にフィールド酸化
膜を形成する工程(ａ)と、前記ベース領域となる部分の
端縁部上から前記フィールド酸化膜の端縁部上にかけて
第１導電型の不純物を含んだ導電性多結晶シリコン層で
構成されるベース引き出し電極を形成する工程(ｂ)と、
前記ベース引き出し電極の下部の前記半導体基板の表面
内に前記ベース引き出し電極から第１導電型の不純物を
拡散させるとともに、前記ベース引き出し電極に覆われ
ない開口部の前記半導体基板の表面内に第１導電型の不
純物を導入して前記ベース領域を形成する工程(ｃ)と、
少なくとも前記開口部の前記ベース引き出し電極の端面
を覆うように第１のサイドウォール絶縁膜を形成する工
程(ｄ)と、前記第１のサイドウォール絶縁膜で覆われな
い前記ベース領域の中央部から前記第１のサイドウォー
ル絶縁膜の表面にかけて、第２導電型の不純物を含んだ
導電性多結晶シリコン層で構成されるエミッタ引き出し
電極を形成する工程(ｅ)と、前記エミッタ引き出し電極
の下部の前記ベース領域の表面内に前記エミッタ引き出
し電極から第２導電型の不純物を拡散させる工程(ｆ)
と、前記エミッタ引き出し電極の上部表面を覆うように
上部絶縁膜を形成する工程(ｇ)と、前記エミッタ引き出
し電極の端面を覆うように第２のサイドウォール絶縁膜
を形成する工程(ｈ)と、前記ベース引き出し電極と前記
ベース領域との接触部のほぼ真上に対応する前記ベース
引き出し電極上から前記第２のサイドウォール絶縁膜の
表面を覆うように選択的にベース引き出し中間電極を形
成する工程(ｉ)と、全面に渡って層間絶縁膜を形成する
工程(ｊ)と、前記層間絶縁膜を貫通して前記ベース引き
出し中間電極に達するベース電極配線を形成する工程
(ｋ)と、前記層間絶縁膜および前記上部絶縁膜を貫通し
て前記エミッタ引き出し中間電極に達するエミッタ電極
配線を形成する工程(ｌ)とを備え、前記工程(ｅ)が、前
記エミッタ引き出し電極を、前記ベース電極配線側とは
反対側に延在し、前記ベース引き出し電極上に重なるよ
うに前記第１のサイドウォール絶縁膜上に形成する工程
を含み、前記工程(ｌ)が、前記エミッタ電極配線を、前
記エミッタ領域のほぼ真上に対応する部分よりも前記ベ
ース電極配線側とは反対側に延在する部分に偏って接続
する工程を含んでいる。
製造方法は、半導体基板の表面内に配設されたエミッタ
領域をベース領域が取り囲んだ構成を有する半導体装置
の製造方法であって、前記ベース領域となる部分の外周
を規定するように、前記半導体基板上にフィールド酸化
膜を形成する工程(ａ)と、前記ベース領域となる部分の
端縁部上から前記フィールド酸化膜の端縁部上にかけて
第１導電型の不純物を含んだ導電性多結晶シリコン層で
構成されるベース引き出し電極を形成する工程(ｂ)と、
前記ベース引き出し電極の下部の前記半導体基板の表面
内に前記ベース引き出し電極から第１導電型の不純物を
拡散させるとともに、前記ベース引き出し電極に覆われ
ない開口部の前記半導体基板の表面内に第１導電型の不
純物を導入して前記ベース領域を形成する工程(ｃ)と、
少なくとも前記開口部の前記ベース引き出し電極の端面
を覆うように第１のサイドウォール絶縁膜を形成する工
程(ｄ)と、前記第１のサイドウォール絶縁膜で覆われな
い前記ベース領域の中央部から前記第１のサイドウォー
ル絶縁膜の表面にかけて、第２導電型の不純物を含んだ
導電性多結晶シリコン層で構成されるエミッタ引き出し
電極を形成する工程(ｅ)と、前記エミッタ引き出し電極
の下部の前記ベース領域の表面内に前記エミッタ引き出
し電極から第２導電型の不純物を拡散させる工程(ｆ)
と、前記エミッタ引き出し電極の上部表面を覆うように
上部絶縁膜を形成する工程(ｇ)と、前記エミッタ引き出
し電極の端面を覆うように第２のサイドウォール絶縁膜
を形成する工程(ｈ)と、前記ベース引き出し電極と前記
ベース領域との接触部のほぼ真上に対応する前記ベース
引き出し電極上から前記第２のサイドウォール絶縁膜の
表面を覆うように選択的にベース引き出し中間電極を形
成する工程(ｉ)と、全面に渡って層間絶縁膜を形成する
工程(ｊ)と、前記層間絶縁膜を貫通して前記ベース引き
出し中間電極に達するベース電極配線を形成する工程
(ｋ)と、前記層間絶縁膜および前記上部絶縁膜を貫通し
て前記エミッタ引き出し中間電極に達するエミッタ電極
配線を形成する工程(ｌ)とを備え、前記工程(ｅ)が、前
記エミッタ引き出し電極を、前記ベース電極配線側とは
反対側に延在し、前記ベース引き出し電極上に重なるよ
うに前記第１のサイドウォール絶縁膜上に形成する工程
を含み、前記工程(ｌ)が、前記エミッタ電極配線を、前
記エミッタ領域のほぼ真上に対応する部分よりも前記ベ
ース電極配線側とは反対側に延在する部分に偏って接続
する工程を含んでいる。
【００３２】本発明に係る請求項９記載の半導体装置の
製造方法は、半導体基板の表面内に配設されたエミッタ
領域をベース領域が取り囲んだ構成を有する半導体装置
の製造方法であって、前記ベース領域となる部分の外周
を規定するように、前記半導体基板上にフィールド酸化
膜を形成する工程(ａ)と、前記ベース領域となる部分の
端縁部上から前記フィールド酸化膜の端縁部上にかけて
第１導電型の不純物を含んだ導電性多結晶シリコン層で
構成されるベース引き出し電極を形成する工程(ｂ)と、
前記ベース引き出し電極の下部の前記半導体基板の表面
内に前記ベース引き出し電極から第１導電型の不純物を
拡散させるとともに、前記ベース引き出し電極に覆われ
ない開口部の前記半導体基板の表面内に第１導電型の不
純物を導入して前記ベース領域を形成する工程(ｃ)と、
少なくとも前記開口部の前記ベース引き出し電極の端面
を覆うように第１のサイドウォール絶縁膜を形成する工
程(ｄ)と、前記第１のサイドウォール絶縁膜で覆われな
い前記ベース領域の中央部から前記第１のサイドウォー
ル絶縁膜の表面にかけて、第２導電型の不純物を含んだ
導電性多結晶シリコン層で構成されるエミッタ引き出し
電極を形成する工程(ｅ)と、前記エミッタ引き出し電極
の下部の前記ベース領域の表面内に前記エミッタ引き出
し電極から第２導電型の不純物を拡散させる工程(ｆ)
と、前記エミッタ引き出し電極の上部表面を覆うように
上部絶縁膜を形成する工程(ｇ)と、前記エミッタ引き出
し電極の端面を覆うように第２のサイドウォール絶縁膜
を形成する工程(ｈ)と、前記ベース領域のほぼ真上に対
応する前記ベース引き出し電極を選択的に除去し、前記
ベース領域が部分的に露出した開口部を形成し、前記開
口部の前記ベース領域上から前記第２のサイドウォール
絶縁膜の上部表面を覆うようにベース引き出し中間電極
を形成する工程(ｉ)と、全面に渡って層間絶縁膜を形成
する工程(ｊ)と、前記層間絶縁膜を貫通して前記ベース
引き出し中間電極に達するベース電極配線を形成する工
程(ｋ)と、前記層間絶縁膜および前記上部絶縁膜を貫通
して前記エミッタ引き出し中間電極に達するエミッタ電
極配線を形成する工程(ｌ)とを備え、前記工程(ｅ)が、
前記エミッタ引き出し電極を、前記ベース電極配線側と
は反対側に延在し、前記ベース引き出し電極上に重なる
ように前記第１のサイドウォール絶縁膜上に形成する工
程を含み、前記工程(ｌ)が、前記エミッタ電極配線を、
前記エミッタ領域のほぼ真上に対応する部分よりも前記
ベース電極配線側とは反対側に延在する部分に偏って接
続する工程を含んでいる。
製造方法は、半導体基板の表面内に配設されたエミッタ
領域をベース領域が取り囲んだ構成を有する半導体装置
の製造方法であって、前記ベース領域となる部分の外周
を規定するように、前記半導体基板上にフィールド酸化
膜を形成する工程(ａ)と、前記ベース領域となる部分の
端縁部上から前記フィールド酸化膜の端縁部上にかけて
第１導電型の不純物を含んだ導電性多結晶シリコン層で
構成されるベース引き出し電極を形成する工程(ｂ)と、
前記ベース引き出し電極の下部の前記半導体基板の表面
内に前記ベース引き出し電極から第１導電型の不純物を
拡散させるとともに、前記ベース引き出し電極に覆われ
ない開口部の前記半導体基板の表面内に第１導電型の不
純物を導入して前記ベース領域を形成する工程(ｃ)と、
少なくとも前記開口部の前記ベース引き出し電極の端面
を覆うように第１のサイドウォール絶縁膜を形成する工
程(ｄ)と、前記第１のサイドウォール絶縁膜で覆われな
い前記ベース領域の中央部から前記第１のサイドウォー
ル絶縁膜の表面にかけて、第２導電型の不純物を含んだ
導電性多結晶シリコン層で構成されるエミッタ引き出し
電極を形成する工程(ｅ)と、前記エミッタ引き出し電極
の下部の前記ベース領域の表面内に前記エミッタ引き出
し電極から第２導電型の不純物を拡散させる工程(ｆ)
と、前記エミッタ引き出し電極の上部表面を覆うように
上部絶縁膜を形成する工程(ｇ)と、前記エミッタ引き出
し電極の端面を覆うように第２のサイドウォール絶縁膜
を形成する工程(ｈ)と、前記ベース領域のほぼ真上に対
応する前記ベース引き出し電極を選択的に除去し、前記
ベース領域が部分的に露出した開口部を形成し、前記開
口部の前記ベース領域上から前記第２のサイドウォール
絶縁膜の上部表面を覆うようにベース引き出し中間電極
を形成する工程(ｉ)と、全面に渡って層間絶縁膜を形成
する工程(ｊ)と、前記層間絶縁膜を貫通して前記ベース
引き出し中間電極に達するベース電極配線を形成する工
程(ｋ)と、前記層間絶縁膜および前記上部絶縁膜を貫通
して前記エミッタ引き出し中間電極に達するエミッタ電
極配線を形成する工程(ｌ)とを備え、前記工程(ｅ)が、
前記エミッタ引き出し電極を、前記ベース電極配線側と
は反対側に延在し、前記ベース引き出し電極上に重なる
ように前記第１のサイドウォール絶縁膜上に形成する工
程を含み、前記工程(ｌ)が、前記エミッタ電極配線を、
前記エミッタ領域のほぼ真上に対応する部分よりも前記
ベース電極配線側とは反対側に延在する部分に偏って接
続する工程を含んでいる。
【００３３】本発明に係る請求項１０記載の半導体装置
の製造方法は、前記工程(ｉ)が、前記ベース引き出し中
間電極を金属層で形成する工程を含んでいる。
の製造方法は、前記工程(ｉ)が、前記ベース引き出し中
間電極を金属層で形成する工程を含んでいる。
【００３４】本発明に係る請求項１１記載の半導体装置
の製造方法は、前記工程(ｉ)が、前記ベース引き出し中
間電極を第１導電型の不純物を含んだ導電性多結晶シリ
コン層で形成する工程を含んでいる。
の製造方法は、前記工程(ｉ)が、前記ベース引き出し中
間電極を第１導電型の不純物を含んだ導電性多結晶シリ
コン層で形成する工程を含んでいる。
【００３５】
【発明の実施の形態】＜Ａ．実施の形態１＞ ＜Ａ−１．装置構成＞本発明に係る実施の形態１のバイ
ポーラトランジスタ１００の構成を、図１および図２を
用いて説明する。
ポーラトランジスタ１００の構成を、図１および図２を
用いて説明する。
【００３６】図１はバイポーラトランジスタ１００の断
面図であり、図２は平面図である。なお、図１は図２の
Ａ−Ａ線での矢視断面図である。
面図であり、図２は平面図である。なお、図１は図２の
Ａ−Ａ線での矢視断面図である。
【００３７】図１において、基板（Ｐ-型シリコン単結
晶基板）１の上にＮ型のエピタキシャル層３が配設さ
れ、基板１とエピタキシャル層３との境界部に島状のＮ
+型のコレクタ埋め込み層２が形成されている。そし
て、エピタキシャル層３の表面からコレクタ埋め込み層
２の表面にかけてＮ+型のコレクタウォール領域８が形
成されている。また、エピタキシャル層３上には選択的
にフィールド酸化膜４が配設され、バイポーラトランジ
スタ９０の形成領域を規定するとともに、活性領域７と
コレクタウォール領域８とを分離している。なお、フィ
ールド酸化膜４はバイポーラトランジスタ９０と基板１
上の他の半導体装置との分離も行う。
晶基板）１の上にＮ型のエピタキシャル層３が配設さ
れ、基板１とエピタキシャル層３との境界部に島状のＮ
+型のコレクタ埋め込み層２が形成されている。そし
て、エピタキシャル層３の表面からコレクタ埋め込み層
２の表面にかけてＮ+型のコレクタウォール領域８が形
成されている。また、エピタキシャル層３上には選択的
にフィールド酸化膜４が配設され、バイポーラトランジ
スタ９０の形成領域を規定するとともに、活性領域７と
コレクタウォール領域８とを分離している。なお、フィ
ールド酸化膜４はバイポーラトランジスタ９０と基板１
上の他の半導体装置との分離も行う。
【００３８】そして、バイポーラトランジスタ１００の
形成領域を規定するフィールド酸化膜４の下層にはＰ+
型の分離領域５が配設され、当該分離領域５の下層に
は、Ｐ型の下面分離領域６が配設され、当該下面分離領
域６の下層にはＰ+型の埋め込み層６Ｂが配設されてい
る。
形成領域を規定するフィールド酸化膜４の下層にはＰ+
型の分離領域５が配設され、当該分離領域５の下層に
は、Ｐ型の下面分離領域６が配設され、当該下面分離領
域６の下層にはＰ+型の埋め込み層６Ｂが配設されてい
る。
【００３９】活性領域７には矩形環状のＰ+型の外部ベ
ース領域１０および当該外部ベース領域１０に囲まれた
Ｐ型の真性ベース領域１１が配設され、当該真性ベース
領域１１の表面内にはＮ型のエミッタ領域１６が選択的
に配設されている。なお、外部ベース領域１０と真性ベ
ース領域１１とを合わせてベース領域と呼称することが
できる。
ース領域１０および当該外部ベース領域１０に囲まれた
Ｐ型の真性ベース領域１１が配設され、当該真性ベース
領域１１の表面内にはＮ型のエミッタ領域１６が選択的
に配設されている。なお、外部ベース領域１０と真性ベ
ース領域１１とを合わせてベース領域と呼称することが
できる。
【００４０】そして、外部ベース領域１０に接するよう
にＰ型不純物を多量に含んだ（Ｐ+型）ポリシリコン等
の導電性多結晶シリコンで形成されるベース引き出し電
極９Ａが配設されている。なおベース引き出し電極９Ａ
はエミッタ領域１６に接触しないように、当該領域に対
応する部分がエミッタ開口部１２となっている。
にＰ型不純物を多量に含んだ（Ｐ+型）ポリシリコン等
の導電性多結晶シリコンで形成されるベース引き出し電
極９Ａが配設されている。なおベース引き出し電極９Ａ
はエミッタ領域１６に接触しないように、当該領域に対
応する部分がエミッタ開口部１２となっている。
【００４１】なお、外部ベース領域１０はベース引き出
し電極９ＡからのＰ型不純物拡の散により形成され、エ
ミッタ領域１６はエミッタ引き出し電極１５ＡからのＮ
型不純物の拡散により形成されている。
し電極９ＡからのＰ型不純物拡の散により形成され、エ
ミッタ領域１６はエミッタ引き出し電極１５ＡからのＮ
型不純物の拡散により形成されている。
【００４２】そして、エミッタ開口部１２の内壁とその
周辺を覆うようにサイドウォール酸化膜１３が配設され
るとともに、ベース引き出し電極９Ａの上面を覆うよう
にシリコン酸化膜１４が配設されている。なお、サイド
ウォール酸化膜１３やシリコン酸化膜１４などの代わり
に窒化膜等の絶縁膜を使用しても良い。以下の説明にお
いては絶縁膜として酸化膜を使用する例を示す。
周辺を覆うようにサイドウォール酸化膜１３が配設され
るとともに、ベース引き出し電極９Ａの上面を覆うよう
にシリコン酸化膜１４が配設されている。なお、サイド
ウォール酸化膜１３やシリコン酸化膜１４などの代わり
に窒化膜等の絶縁膜を使用しても良い。以下の説明にお
いては絶縁膜として酸化膜を使用する例を示す。
【００４３】また、エミッタ開口部１２のうちサイドウ
ォール酸化膜１３に覆われない部分にはエミッタ引き出
し電極１５Ａが埋め込まれている。なお、エミッタ引き
出し電極１５ＡはＮ型不純物を多量に含んだ（Ｎ+型）
ポリシリコン等の導電性多結晶シリコンで形成されてお
り、サイドウォール酸化膜１３およびシリコン酸化膜１
４によって覆われたベース引き出し電極９Ａと電気的に
分離された構成となっている。
ォール酸化膜１３に覆われない部分にはエミッタ引き出
し電極１５Ａが埋め込まれている。なお、エミッタ引き
出し電極１５ＡはＮ型不純物を多量に含んだ（Ｎ+型）
ポリシリコン等の導電性多結晶シリコンで形成されてお
り、サイドウォール酸化膜１３およびシリコン酸化膜１
４によって覆われたベース引き出し電極９Ａと電気的に
分離された構成となっている。
【００４４】また、シリコン酸化膜１４上およびエミッ
タ引き出し電極１５Ａ上には層間酸化膜１７が配設され
ている。そして、層間酸化膜１７を貫通してベース引き
出し電極９Ａおよびエミッタ引き出し電極１５Ａに接触
するようにベース電極配線１８Ａおよびエミッタ電極配
線１９Ａが配設され、層間酸化膜１７およびシリコン酸
化膜１４を貫通してコレクタウォール領域８に達するよ
うにコレクタ電極配線２０が配設されている。
タ引き出し電極１５Ａ上には層間酸化膜１７が配設され
ている。そして、層間酸化膜１７を貫通してベース引き
出し電極９Ａおよびエミッタ引き出し電極１５Ａに接触
するようにベース電極配線１８Ａおよびエミッタ電極配
線１９Ａが配設され、層間酸化膜１７およびシリコン酸
化膜１４を貫通してコレクタウォール領域８に達するよ
うにコレクタ電極配線２０が配設されている。
【００４５】なお、図２においては、シリコン酸化膜１
４および層間酸化膜１７を便宜的に省略し、フィールド
酸化膜４、ベース引き出し電極９Ａおよびエミッタ引き
出し電極１５Ａの位置関係を示している。
４および層間酸化膜１７を便宜的に省略し、フィールド
酸化膜４、ベース引き出し電極９Ａおよびエミッタ引き
出し電極１５Ａの位置関係を示している。
【００４６】ここで、ベース引き出し電極９Ａのエミッ
タ引き出し電極１５Ａとは反対方向に延在する部分は、
外部ベース領域１０上から、隣接するフィールド酸化膜
４の端縁部上部にかけて形成されており、その長さは図
１９を用いて説明した従来のバイポーラトランジスタ９
０のベース引き出し電極９に比べて短くなっており、ベ
ース電極配線１８Ａは外部ベース領域１０のほぼ真上に
対応する部分に接続されている。
タ引き出し電極１５Ａとは反対方向に延在する部分は、
外部ベース領域１０上から、隣接するフィールド酸化膜
４の端縁部上部にかけて形成されており、その長さは図
１９を用いて説明した従来のバイポーラトランジスタ９
０のベース引き出し電極９に比べて短くなっており、ベ
ース電極配線１８Ａは外部ベース領域１０のほぼ真上に
対応する部分に接続されている。
【００４７】また、エミッタ引き出し電極１５Ａはエミ
ッタ領域１６の上部からサイドウォール酸化膜１３上に
かけて形成されているが、コレクタ電極配線２０側のサ
イドウォール酸化膜１３上に形成されるエミッタ引き出
し電極１５Ａの長さが長くなっており、エミッタ電極配
線１９Ａは、エミッタ領域１６の真上に対応する部分よ
りもコレクタ電極配線２０寄りに接続されている。
ッタ領域１６の上部からサイドウォール酸化膜１３上に
かけて形成されているが、コレクタ電極配線２０側のサ
イドウォール酸化膜１３上に形成されるエミッタ引き出
し電極１５Ａの長さが長くなっており、エミッタ電極配
線１９Ａは、エミッタ領域１６の真上に対応する部分よ
りもコレクタ電極配線２０寄りに接続されている。
【００４８】＜Ａ−２．特徴的作用効果＞このように、
ベース引き出し電極９Ａを短く形成し、ベース電極配線
１８Ａを外部ベース領域１０のほぼ真上に対応する部分
に接続することで、ベース寄生抵抗Ｒｂを低減すること
ができ、バイポーラトランジスタの低雑音化を図ること
ができる。なお、コレクタ電極配線２０側のサイドウォ
ール酸化膜１３上に形成されるエミッタ引き出し電極１
５Ａの長さを長くし、エミッタ電極配線１９Ａを、エミ
ッタ領域１６の真上に対応する部分よりもコレクタ電極
配線２０寄りに接続したので、エミッタ領域１６の真上
に対応する部分に接続した構成に比べてエミッタ寄生抵
抗Ｒｅは増加するが、ベース寄生抵抗Ｒｂの減少分に比
べてエミッタ寄生抵抗Ｒｅの増加分が小さくなるように
エミッタ電極配線１９Ａの接続位置を設定したので、結
果としてはバイポーラトランジスタの低雑音化を図るこ
とができる。
ベース引き出し電極９Ａを短く形成し、ベース電極配線
１８Ａを外部ベース領域１０のほぼ真上に対応する部分
に接続することで、ベース寄生抵抗Ｒｂを低減すること
ができ、バイポーラトランジスタの低雑音化を図ること
ができる。なお、コレクタ電極配線２０側のサイドウォ
ール酸化膜１３上に形成されるエミッタ引き出し電極１
５Ａの長さを長くし、エミッタ電極配線１９Ａを、エミ
ッタ領域１６の真上に対応する部分よりもコレクタ電極
配線２０寄りに接続したので、エミッタ領域１６の真上
に対応する部分に接続した構成に比べてエミッタ寄生抵
抗Ｒｅは増加するが、ベース寄生抵抗Ｒｂの減少分に比
べてエミッタ寄生抵抗Ｒｅの増加分が小さくなるように
エミッタ電極配線１９Ａの接続位置を設定したので、結
果としてはバイポーラトランジスタの低雑音化を図るこ
とができる。
【００４９】例えば、図１９を用いて説明したバイポー
ラトランジスタ９０を例に採れば、ベース引き出し電極
９はエミッタ引き出し電極１５とは反対方向に、外部ベ
ース領域１０から数１００ｎｍ延在するように形成され
ていたが、バイポーラトランジスタ１００においては、
エミッタ電極配線１９Ａを、エミッタ領域１６の真上か
ら１００ｎｍ程度コレクタ電極配線２０寄りに配設する
ので、エミッタ寄生抵抗Ｒｅの増加は抑制されることに
なる。
ラトランジスタ９０を例に採れば、ベース引き出し電極
９はエミッタ引き出し電極１５とは反対方向に、外部ベ
ース領域１０から数１００ｎｍ延在するように形成され
ていたが、バイポーラトランジスタ１００においては、
エミッタ電極配線１９Ａを、エミッタ領域１６の真上か
ら１００ｎｍ程度コレクタ電極配線２０寄りに配設する
ので、エミッタ寄生抵抗Ｒｅの増加は抑制されることに
なる。
【００５０】従って、バイポーラトランジスタの低雑音
化を図ることができるとともに、遮断周波数の高周波化
を図ることができ、かつ、エミッタ電極配線１９Ａとベ
ース電極配線１８Ａとの間隔が短くなって微細化が可能
となる。
化を図ることができるとともに、遮断周波数の高周波化
を図ることができ、かつ、エミッタ電極配線１９Ａとベ
ース電極配線１８Ａとの間隔が短くなって微細化が可能
となる。
【００５１】なお、エミッタ引き出し電極１５Ａの長さ
を長くし、そこにエミッタ電極配線１９Ａを接続するの
で、エミッタ電極配線１９Ａを配設するためのコンタク
トホールを写真製版により形成する際にマージンを広く
でき、エミッタ電極配線１９Ａの位置ずれにより動作特
性に不具合が生じることを防止できる。
を長くし、そこにエミッタ電極配線１９Ａを接続するの
で、エミッタ電極配線１９Ａを配設するためのコンタク
トホールを写真製版により形成する際にマージンを広く
でき、エミッタ電極配線１９Ａの位置ずれにより動作特
性に不具合が生じることを防止できる。
【００５２】＜Ｂ．実施の形態２＞ ＜Ｂ−１．装置構成＞本発明に係る実施の形態２のバイ
ポーラトランジスタ２００の構成を、図３および図４を
用いて説明する。
ポーラトランジスタ２００の構成を、図３および図４を
用いて説明する。
【００５３】図３はバイポーラトランジスタ２００の断
面図であり、図４は平面図である。なお、図３は図４の
Ａ−Ａ線での矢視断面図である。なお、図３および図４
において、図１および図２を用いて説明したバイポーラ
トランジスタ１００と同一の構成においては同一の符号
を付し、重複する説明は省略する。
面図であり、図４は平面図である。なお、図３は図４の
Ａ−Ａ線での矢視断面図である。なお、図３および図４
において、図１および図２を用いて説明したバイポーラ
トランジスタ１００と同一の構成においては同一の符号
を付し、重複する説明は省略する。
【００５４】図３において、エミッタ開口部１２の内壁
とその周辺を覆うようにサイドウォール酸化膜１３が配
設されている。そして、エミッタ開口部１２のうちサイ
ドウォール酸化膜１３に覆われない部分にはエミッタ引
き出し電極１５Ａが埋め込まれている。なお、エミッタ
引き出し電極１５ＡはＮ型不純物を多量に含んだ（Ｎ+
型）ポリシリコン等の導電性多結晶シリコンで形成され
ており、サイドウォール酸化膜１３（第１のサイドウォ
ール絶縁膜）と、エミッタ引き出し電極１５Ａの上部に
配設されたシリコン酸化膜２５（上部絶縁膜）と、エミ
ッタ引き出し電極１５Ａの端面およびシリコン酸化膜２
５の端面を覆うように形成されたサイドウォール酸化膜
２１（第２のサイドウォール絶縁膜）とによって取り囲
まれ、ベース引き出し電極９Ａと電気的に分離された構
成となっている。
とその周辺を覆うようにサイドウォール酸化膜１３が配
設されている。そして、エミッタ開口部１２のうちサイ
ドウォール酸化膜１３に覆われない部分にはエミッタ引
き出し電極１５Ａが埋め込まれている。なお、エミッタ
引き出し電極１５ＡはＮ型不純物を多量に含んだ（Ｎ+
型）ポリシリコン等の導電性多結晶シリコンで形成され
ており、サイドウォール酸化膜１３（第１のサイドウォ
ール絶縁膜）と、エミッタ引き出し電極１５Ａの上部に
配設されたシリコン酸化膜２５（上部絶縁膜）と、エミ
ッタ引き出し電極１５Ａの端面およびシリコン酸化膜２
５の端面を覆うように形成されたサイドウォール酸化膜
２１（第２のサイドウォール絶縁膜）とによって取り囲
まれ、ベース引き出し電極９Ａと電気的に分離された構
成となっている。
【００５５】そして、ベース引き出し電極９Ａのエミッ
タ引き出し電極１５Ａとは反対方向に延在する部分の上
部には、Ｐ型不純物を多量に含んだ（Ｐ+型）ポリシリ
コン等の導電性多結晶シリコンで形成されるベース引き
出し中間電極２３が形成されている。ベース引き出し中
間電極２３の表面形状は、ベース引き出し電極９Ａおよ
びサイドウォール酸化膜２１の表面形状を反映して起伏
を有する形状となっており、広い表面積を有している。
タ引き出し電極１５Ａとは反対方向に延在する部分の上
部には、Ｐ型不純物を多量に含んだ（Ｐ+型）ポリシリ
コン等の導電性多結晶シリコンで形成されるベース引き
出し中間電極２３が形成されている。ベース引き出し中
間電極２３の表面形状は、ベース引き出し電極９Ａおよ
びサイドウォール酸化膜２１の表面形状を反映して起伏
を有する形状となっており、広い表面積を有している。
【００５６】そして、全体を覆うように層間酸化膜１７
が配設され、層間酸化膜１７を貫通してベース引き出し
中間電極２３およびコレクタウォール領域８に達するよ
うにベース電極配線１８Ｂおよびコレクタ電極配線２０
が配設され、層間酸化膜１７およびシリコン酸化膜２５
を貫通してエミッタ引き出し電極１５Ａに達するように
エミッタ電極配線１９Ｂが配設されている。
が配設され、層間酸化膜１７を貫通してベース引き出し
中間電極２３およびコレクタウォール領域８に達するよ
うにベース電極配線１８Ｂおよびコレクタ電極配線２０
が配設され、層間酸化膜１７およびシリコン酸化膜２５
を貫通してエミッタ引き出し電極１５Ａに達するように
エミッタ電極配線１９Ｂが配設されている。
【００５７】なお、図４においては、シリコン酸化膜１
４および層間酸化膜１７を便宜的に省略し、フィールド
酸化膜４、ベース引き出し電極９Ａおよびエミッタ引き
出し電極１５Ａの位置関係を示している。
４および層間酸化膜１７を便宜的に省略し、フィールド
酸化膜４、ベース引き出し電極９Ａおよびエミッタ引き
出し電極１５Ａの位置関係を示している。
【００５８】ここで、ベース引き出し電極９Ａのエミッ
タ引き出し電極１５Ａとは反対方向に延在する部分は、
外部ベース領域１０上から、隣接するフィールド酸化膜
４の端縁部上部にかけて形成されており、その長さは図
１９を用いて説明した従来のバイポーラトランジスタ９
０のベース引き出し電極９に比べて短くなっており、ベ
ース引き出し中間電極２３は外部ベース領域１０のほぼ
真上に対応する部分に接続されている。
タ引き出し電極１５Ａとは反対方向に延在する部分は、
外部ベース領域１０上から、隣接するフィールド酸化膜
４の端縁部上部にかけて形成されており、その長さは図
１９を用いて説明した従来のバイポーラトランジスタ９
０のベース引き出し電極９に比べて短くなっており、ベ
ース引き出し中間電極２３は外部ベース領域１０のほぼ
真上に対応する部分に接続されている。
【００５９】また、エミッタ引き出し電極１５Ａはエミ
ッタ領域１６の上部からサイドウォール酸化膜１３上に
かけて形成されているが、コレクタ電極配線２０側のサ
イドウォール酸化膜１３上に形成されるエミッタ引き出
し電極１５Ａの長さが長くなっており、エミッタ電極配
線１９Ｂは、エミッタ領域１６の真上に対応する部分よ
りも、コレクタ電極配線２０寄りに接続されている。
ッタ領域１６の上部からサイドウォール酸化膜１３上に
かけて形成されているが、コレクタ電極配線２０側のサ
イドウォール酸化膜１３上に形成されるエミッタ引き出
し電極１５Ａの長さが長くなっており、エミッタ電極配
線１９Ｂは、エミッタ領域１６の真上に対応する部分よ
りも、コレクタ電極配線２０寄りに接続されている。
【００６０】＜Ｂ−２．特徴的作用効果＞このように、
ベース引き出し電極９Ａを短く形成し、外部ベース領域
１０のほぼ真上に対応する部分に位置するエミッタ引き
出し電極１５Ａの上部にベース引き出し中間電極２３を
配設し、当該ベース引き出し中間電極２３にベース電極
配線１８Ｂを接続することで、ベース寄生抵抗Ｒｂを低
減することができ、バイポーラトランジスタの低雑音化
を図ることができる。なお、コレクタ電極配線２０側の
シリコン酸化膜１４上に形成されるエミッタ引き出し電
極１５Ａの長さを長くし、エミッタ電極配線１９Ｂを、
エミッタ領域１６の真上に対応する部分よりもコレクタ
電極配線２０寄りに接続したので、エミッタ領域１６の
真上に対応する部分に接続した構成に比べてエミッタ寄
生抵抗Ｒｅは増加するが、ベース寄生抵抗Ｒｂの減少分
に比べてエミッタ寄生抵抗Ｒｅの増加分が小さくなるよ
うにエミッタ電極配線１９Ｂの接続位置を設定したの
で、結果としてはバイポーラトランジスタの低雑音化を
図ることができる。
ベース引き出し電極９Ａを短く形成し、外部ベース領域
１０のほぼ真上に対応する部分に位置するエミッタ引き
出し電極１５Ａの上部にベース引き出し中間電極２３を
配設し、当該ベース引き出し中間電極２３にベース電極
配線１８Ｂを接続することで、ベース寄生抵抗Ｒｂを低
減することができ、バイポーラトランジスタの低雑音化
を図ることができる。なお、コレクタ電極配線２０側の
シリコン酸化膜１４上に形成されるエミッタ引き出し電
極１５Ａの長さを長くし、エミッタ電極配線１９Ｂを、
エミッタ領域１６の真上に対応する部分よりもコレクタ
電極配線２０寄りに接続したので、エミッタ領域１６の
真上に対応する部分に接続した構成に比べてエミッタ寄
生抵抗Ｒｅは増加するが、ベース寄生抵抗Ｒｂの減少分
に比べてエミッタ寄生抵抗Ｒｅの増加分が小さくなるよ
うにエミッタ電極配線１９Ｂの接続位置を設定したの
で、結果としてはバイポーラトランジスタの低雑音化を
図ることができる。
【００６１】また、ベース電極配線１８Ｂを、広い表面
積を有したベース引き出し中間電極２３に接続するよう
にしたので、ベース電極配線１８Ｂの接触面積が増え、
ベース寄生抵抗Ｒｂを低減することができる。
積を有したベース引き出し中間電極２３に接続するよう
にしたので、ベース電極配線１８Ｂの接触面積が増え、
ベース寄生抵抗Ｒｂを低減することができる。
【００６２】従って、バイポーラトランジスタの低雑音
化を図ることができるとともに、遮断周波数の高周波化
を図ることができ、かつ、エミッタ電極配線１９Ａとベ
ース電極配線１８Ａとの間隔が短くなって微細化が可能
となる。
化を図ることができるとともに、遮断周波数の高周波化
を図ることができ、かつ、エミッタ電極配線１９Ａとベ
ース電極配線１８Ａとの間隔が短くなって微細化が可能
となる。
【００６３】また、ベース引き出し中間電極２３の表面
積が広いので、ベース電極配線１８Ｂを配設するための
コンタクトホールを写真製版により形成する際にマージ
ンを広くでき、ベース電極配線１８Ｂの位置ずれにより
動作特性に不具合が生じることを防止できる。
積が広いので、ベース電極配線１８Ｂを配設するための
コンタクトホールを写真製版により形成する際にマージ
ンを広くでき、ベース電極配線１８Ｂの位置ずれにより
動作特性に不具合が生じることを防止できる。
【００６４】また、エミッタ引き出し電極１５Ａの長さ
を長くし、そこにエミッタ電極配線１９Ｂを接続するの
で、エミッタ電極配線１９Ｂを配設するためのコンタク
トホールを写真製版により形成する際にマージンを広く
でき、エミッタ電極配線１９Ｂの位置ずれにより動作特
性に不具合が生じることを防止できる。
を長くし、そこにエミッタ電極配線１９Ｂを接続するの
で、エミッタ電極配線１９Ｂを配設するためのコンタク
トホールを写真製版により形成する際にマージンを広く
でき、エミッタ電極配線１９Ｂの位置ずれにより動作特
性に不具合が生じることを防止できる。
【００６５】＜Ｂ−３．製造方法＞次に、図５〜図１３
を用いてバイポーラトランジスタ２００の製造工程につ
いて説明する。
を用いてバイポーラトランジスタ２００の製造工程につ
いて説明する。
【００６６】まず、基板１に、イオン注入法等で島状の
コレクタ埋め込み層２、埋め込み層６Ｂを形成した後、
基板１およびコレクタ埋め込み層２および埋め込み層６
Ｂの上層にエピタキシャル成長法によりエピタキシャル
層３を形成する。そして、後の工程で活性領域７となる
部分およびコレクタウォール領域８となる部分を分離す
るために熱酸化法等によりシリコン酸化膜で構成される
フィールド酸化膜４を選択的に形成することで図５に示
す構成が得られる。
コレクタ埋め込み層２、埋め込み層６Ｂを形成した後、
基板１およびコレクタ埋め込み層２および埋め込み層６
Ｂの上層にエピタキシャル成長法によりエピタキシャル
層３を形成する。そして、後の工程で活性領域７となる
部分およびコレクタウォール領域８となる部分を分離す
るために熱酸化法等によりシリコン酸化膜で構成される
フィールド酸化膜４を選択的に形成することで図５に示
す構成が得られる。
【００６７】次に、フィールド酸化膜４の下層にイオン
注入法により分離領域５を形成し、分離領域５の下層に
イオン注入法により下面分離領域６を形成する。そし
て、例えばイオン注入法によりコレクタウォール領域８
を形成することで図６に示す構成が得られる。
注入法により分離領域５を形成し、分離領域５の下層に
イオン注入法により下面分離領域６を形成する。そし
て、例えばイオン注入法によりコレクタウォール領域８
を形成することで図６に示す構成が得られる。
【００６８】ここで、図６に示す構成の平面図を図７に
示す。図７のほぼ中央にはフィールド酸化膜４によって
覆われないエピタキシャル層３の表面が矩形状に露出し
ており、この部分が後に活性領域７となる。また、分離
領域５は活性領域７となる部分およびコレクタウォール
領域８を取り囲むように配設されている。
示す。図７のほぼ中央にはフィールド酸化膜４によって
覆われないエピタキシャル層３の表面が矩形状に露出し
ており、この部分が後に活性領域７となる。また、分離
領域５は活性領域７となる部分およびコレクタウォール
領域８を取り囲むように配設されている。
【００６９】次に、活性領域７となる部分の上部および
その周囲のフィールド酸化膜４上にＰ型不純物を多量に
含んだ（Ｐ+型）ポリシリコン層等の導電性多結晶シリ
コン層をＣＶＤ法で形成した後、当該ポリシリコン層を
覆うようにシリコン酸化膜を形成する。その後、当該シ
リコン酸化膜が上記ポリシリコン層の側面にのみ残るよ
うにドライエッチング等で除去し、また、上記ポリシリ
コン層を異方性エッチング等により選択的に除去してエ
ミッタ開口部１２を形成し、ベース引き出し電極９Ａを
完成させる。
その周囲のフィールド酸化膜４上にＰ型不純物を多量に
含んだ（Ｐ+型）ポリシリコン層等の導電性多結晶シリ
コン層をＣＶＤ法で形成した後、当該ポリシリコン層を
覆うようにシリコン酸化膜を形成する。その後、当該シ
リコン酸化膜が上記ポリシリコン層の側面にのみ残るよ
うにドライエッチング等で除去し、また、上記ポリシリ
コン層を異方性エッチング等により選択的に除去してエ
ミッタ開口部１２を形成し、ベース引き出し電極９Ａを
完成させる。
【００７０】次に、ベース引き出し電極９Ａに含まれる
Ｐ型不純物を拡散させて、エピタキシャル層３に選択的
に外部ベース領域１０を形成する。なお、Ｐ型不純物を
拡散するためには熱処理を行うが、そのときの温度は８
００℃程度である。その後、エミッタ開口部１２にイオ
ン注入法によりＮ型不純物を導入して真性ベース領域１
１を形成することで図８に示す構成が得られる。
Ｐ型不純物を拡散させて、エピタキシャル層３に選択的
に外部ベース領域１０を形成する。なお、Ｐ型不純物を
拡散するためには熱処理を行うが、そのときの温度は８
００℃程度である。その後、エミッタ開口部１２にイオ
ン注入法によりＮ型不純物を導入して真性ベース領域１
１を形成することで図８に示す構成が得られる。
【００７１】次に、全面に渡ってシリコン酸化膜を形成
した後、ドライエッチングにより当該シリコン酸化膜が
エミッタ開口部１２の内壁および、ベース引き出し電極
９Ａの一部上部に残るように選択的に除去してサイドウ
ォール酸化膜１３を形成する。
した後、ドライエッチングにより当該シリコン酸化膜が
エミッタ開口部１２の内壁および、ベース引き出し電極
９Ａの一部上部に残るように選択的に除去してサイドウ
ォール酸化膜１３を形成する。
【００７２】そして、サイドウォール酸化膜１３に覆わ
れないエミッタ開口部１２を埋めるようにＣＶＤ法によ
り（ノンドープ）ポリシリコン層等の多結晶シリコン層
を形成する。その後、イオン注入法によりＮ型不純物を
多量に導入してエミッタ引き出し電極１５を形成する。
このとき、コレクタ電極配線２０の方向に延在するエミ
ッタ引き出し電極１５Ａの長さを長くすることで、後の
工程で形成されるエミッタ電極配線１９Ａとの接続部を
確保しておく。なお、Ｎ型不純物の注入条件は、例えば
リン（Ｐ）を５０ｋｅＶのエネルギーで１×１０16／ｃ
ｍ2のドーズ量となる条件である。
れないエミッタ開口部１２を埋めるようにＣＶＤ法によ
り（ノンドープ）ポリシリコン層等の多結晶シリコン層
を形成する。その後、イオン注入法によりＮ型不純物を
多量に導入してエミッタ引き出し電極１５を形成する。
このとき、コレクタ電極配線２０の方向に延在するエミ
ッタ引き出し電極１５Ａの長さを長くすることで、後の
工程で形成されるエミッタ電極配線１９Ａとの接続部を
確保しておく。なお、Ｎ型不純物の注入条件は、例えば
リン（Ｐ）を５０ｋｅＶのエネルギーで１×１０16／ｃ
ｍ2のドーズ量となる条件である。
【００７３】次に、全面に渡ってシリコン酸化膜を形成
した後、ドライエッチングにより当該シリコン酸化膜が
エミッタ引き出し電極１５の上部にシリコン酸化膜２５
として残るように選択的に除去し、エミッタ引き出し電
極１５に含まれるＮ型不純物を拡散して、エピタキシャ
ル層３に選択的にエミッタ領域１６を形成することで図
９に示す構成が得られる。なお、Ｎ型不純物を拡散する
ためには熱処理を行うが、そのときの温度は８００℃程
度である。
した後、ドライエッチングにより当該シリコン酸化膜が
エミッタ引き出し電極１５の上部にシリコン酸化膜２５
として残るように選択的に除去し、エミッタ引き出し電
極１５に含まれるＮ型不純物を拡散して、エピタキシャ
ル層３に選択的にエミッタ領域１６を形成することで図
９に示す構成が得られる。なお、Ｎ型不純物を拡散する
ためには熱処理を行うが、そのときの温度は８００℃程
度である。
【００７４】次に、図１０に示すように全面に渡って、
例えば熱酸化法によりシリコン酸化膜２２を形成する。
例えば熱酸化法によりシリコン酸化膜２２を形成する。
【００７５】次に、図１１に示す工程において、ドライ
エッチングによりシリコン酸化膜２２が、シリコン酸化
膜２５、エミッタ引き出し電極１５、サイドウォール酸
化膜１３の端面にサイドウォール酸化膜２１として残る
ように選択的に除去することで、エミッタ引き出し電極
１５Ａがサイドウォール酸化膜１３、シリコン酸化膜２
５サイドウォール酸化膜２１によって囲まれることにな
る。
エッチングによりシリコン酸化膜２２が、シリコン酸化
膜２５、エミッタ引き出し電極１５、サイドウォール酸
化膜１３の端面にサイドウォール酸化膜２１として残る
ように選択的に除去することで、エミッタ引き出し電極
１５Ａがサイドウォール酸化膜１３、シリコン酸化膜２
５サイドウォール酸化膜２１によって囲まれることにな
る。
【００７６】次に、図１２に示す工程において、ベース
引き出し電極９Ａのエミッタ引き出し電極１５Ａとは反
対方向に延在する部分およびそこに隣接するサイドウォ
ール酸化膜２１を被うように、アルミニウム等の金属膜
を例えばスパッタリング法により形成する。そして、イ
オンミリング法等のドライエッチングにより不要部分を
除去して、ベース引き出し中間電極２３を形成する。な
お、金属膜の代わりにＰ型不純物を多量に含んだ（Ｐ+
型）ポリシリコン層等の導電性多結晶シリコン層をＣＶ
Ｄ法で形成した後、異方性エッチングにより不要部分を
除去することでベース引き出し中間電極を形成しても良
い。なお、ベース引き出し中間電極を金属膜で形成した
場合にはベース引き出し中間電極を設けることによる抵
抗の増加を抑制することができ、ポリシリコン層で形成
した場合には、ベース引き出し中間電極とベース引き出
し電極との間で良好な密着性が得られるとともに、ベー
ス引き出し中間電極を設けることによる製造工程の煩雑
化を抑制できる。
引き出し電極９Ａのエミッタ引き出し電極１５Ａとは反
対方向に延在する部分およびそこに隣接するサイドウォ
ール酸化膜２１を被うように、アルミニウム等の金属膜
を例えばスパッタリング法により形成する。そして、イ
オンミリング法等のドライエッチングにより不要部分を
除去して、ベース引き出し中間電極２３を形成する。な
お、金属膜の代わりにＰ型不純物を多量に含んだ（Ｐ+
型）ポリシリコン層等の導電性多結晶シリコン層をＣＶ
Ｄ法で形成した後、異方性エッチングにより不要部分を
除去することでベース引き出し中間電極を形成しても良
い。なお、ベース引き出し中間電極を金属膜で形成した
場合にはベース引き出し中間電極を設けることによる抵
抗の増加を抑制することができ、ポリシリコン層で形成
した場合には、ベース引き出し中間電極とベース引き出
し電極との間で良好な密着性が得られるとともに、ベー
ス引き出し中間電極を設けることによる製造工程の煩雑
化を抑制できる。
【００７７】次に、図１３に示す工程において、全面に
渡って層間絶縁膜１７を形成した後、異方性エッチング
により層間酸化膜１７を貫通してベース引き出し中間電
極２３およびコレクタウォール領域８に達するようにコ
ンタクトホールＣＨ１およびＣＨ３を形成し、また層間
酸化膜１７およびシリコン酸化膜２５を貫通してエミッ
タ引き出し電極１５Ａに達するようにコンタクトホール
ＣＨ２を形成する。
渡って層間絶縁膜１７を形成した後、異方性エッチング
により層間酸化膜１７を貫通してベース引き出し中間電
極２３およびコレクタウォール領域８に達するようにコ
ンタクトホールＣＨ１およびＣＨ３を形成し、また層間
酸化膜１７およびシリコン酸化膜２５を貫通してエミッ
タ引き出し電極１５Ａに達するようにコンタクトホール
ＣＨ２を形成する。
【００７８】最後に、コンタクトホールＣＨ１〜ＣＨ３
内も含めて全面に渡って、アルミニウム等の金属膜を例
えばスパッタリング法により形成する。そして、イオン
ミリング法等のドライエッチングにより不要部分を除去
して、コンタクトホールＣＨ１〜ＣＨ３内に、それぞれ
ベース電極配線１８Ｂ、エミッタ電極配線１９Ｂ、コレ
クタ電極配線２０を埋め込むことで、図３および図４に
示すようなバイポーラトランジスタ２００の構成を得
る。
内も含めて全面に渡って、アルミニウム等の金属膜を例
えばスパッタリング法により形成する。そして、イオン
ミリング法等のドライエッチングにより不要部分を除去
して、コンタクトホールＣＨ１〜ＣＨ３内に、それぞれ
ベース電極配線１８Ｂ、エミッタ電極配線１９Ｂ、コレ
クタ電極配線２０を埋め込むことで、図３および図４に
示すようなバイポーラトランジスタ２００の構成を得
る。
【００７９】＜Ｂ−４．変形例＞以上説明した本発明に
係るバイポーラトランジスタ２００においては、ベース
引き出し電極９Ａの上部に配設したベース引き出し中間
電極２３にベース電極配線１８Ｂを接続する構成を示し
たが、ベース引き出し中間電極を直接、外部ベース領域
１０上に接続するようにしても良い。このような構成を
有するバイポーラトランジスタ３００を図１４に示す。
なお、図１４において、図１を用いて説明したバイポー
ラトランジスタ２００と同一の構成においては同一の符
号を付し、重複する説明は省略する。
係るバイポーラトランジスタ２００においては、ベース
引き出し電極９Ａの上部に配設したベース引き出し中間
電極２３にベース電極配線１８Ｂを接続する構成を示し
たが、ベース引き出し中間電極を直接、外部ベース領域
１０上に接続するようにしても良い。このような構成を
有するバイポーラトランジスタ３００を図１４に示す。
なお、図１４において、図１を用いて説明したバイポー
ラトランジスタ２００と同一の構成においては同一の符
号を付し、重複する説明は省略する。
【００８０】図１４において、外部ベース領域１０に接
するようにＰ型不純物を多量に含んだ（Ｐ+型）ポリシ
リコン等の導電性多結晶シリコンで形成されるベース引
き出し電極９Ｂが配設されている。なお、ベース引き出
し電極９Ｂはエミッタ領域１６に接触しないように、当
該領域に対応する部分がエミッタ開口部１２となってい
る。そして、ベース引き出し電極９Ｂのエミッタ引き出
し電極１５Ａとは反対方向に延在する部分には、Ｐ型不
純物を多量に含んだ（Ｐ+型）ポリシリコンで形成され
るベース引き出し中間電極２３Ａが埋め込まれ、外部ベ
ース領域１０に直接に接する構成となっている。
するようにＰ型不純物を多量に含んだ（Ｐ+型）ポリシ
リコン等の導電性多結晶シリコンで形成されるベース引
き出し電極９Ｂが配設されている。なお、ベース引き出
し電極９Ｂはエミッタ領域１６に接触しないように、当
該領域に対応する部分がエミッタ開口部１２となってい
る。そして、ベース引き出し電極９Ｂのエミッタ引き出
し電極１５Ａとは反対方向に延在する部分には、Ｐ型不
純物を多量に含んだ（Ｐ+型）ポリシリコンで形成され
るベース引き出し中間電極２３Ａが埋め込まれ、外部ベ
ース領域１０に直接に接する構成となっている。
【００８１】ベース引き出し中間電極２３Ａの表面形状
は、ベース引き出し電極９Ｂおよびサイドウォール酸化
膜２１の表面形状を反映して起伏を有する形状となって
おり、広い表面積を有している。そして、層間酸化膜１
７を貫通してベース引き出し中間電極２３Ａに達するよ
うにベース電極配線１８Ｂが配設されている。
は、ベース引き出し電極９Ｂおよびサイドウォール酸化
膜２１の表面形状を反映して起伏を有する形状となって
おり、広い表面積を有している。そして、層間酸化膜１
７を貫通してベース引き出し中間電極２３Ａに達するよ
うにベース電極配線１８Ｂが配設されている。
【００８２】このように、ベース引き出し中間電極２３
Ａを直接、外部ベース領域１０上に接続することで、ベ
ース寄生抵抗Ｒｂをさらに低減することができ、低雑音
化をより促進することができる。
Ａを直接、外部ベース領域１０上に接続することで、ベ
ース寄生抵抗Ｒｂをさらに低減することができ、低雑音
化をより促進することができる。
【００８３】次に、図１５〜図１８を用いてバイポーラ
トランジスタ３００の製造方法について説明する。
トランジスタ３００の製造方法について説明する。
【００８４】実施の形態２において図５〜図９を用いて
説明した工程を経ることで、図１５に示す構成を得る。
そして、ベース引き出し電極９Ａのエミッタ引き出し電
極１５Ａとは反対方向に延在する部分を、例えばドライ
エッチングにより選択的に除去して外部ベース領域１０
を部分的に露出させ、図１６に示すように開口部ＯＰを
有したベース引き出し電極９Ｂを得る。なお、この開口
部ＯＰの形状はエミッタ開口部１２の形状に適合させる
ため矩形状等とする。
説明した工程を経ることで、図１５に示す構成を得る。
そして、ベース引き出し電極９Ａのエミッタ引き出し電
極１５Ａとは反対方向に延在する部分を、例えばドライ
エッチングにより選択的に除去して外部ベース領域１０
を部分的に露出させ、図１６に示すように開口部ＯＰを
有したベース引き出し電極９Ｂを得る。なお、この開口
部ＯＰの形状はエミッタ開口部１２の形状に適合させる
ため矩形状等とする。
【００８５】次に、図１７に示す工程において、ベース
引き出し電極９Ｂの開口部ＯＰおよび、そこに隣接する
サイドウォール酸化膜２１を被うように、アルミニウム
等の金属膜を例えばスパッタリング法により形成する。
そして、イオンミリング法等のドライエッチングにより
不要部分を除去して、ベース引き出し中間電極２３Ａを
形成する。なお、金属膜の代わりにＰ型不純物を多量に
含んだ（Ｐ+型）ポリシリコン層等の導電性多結晶シリ
コン層をＣＶＤ法で形成した後、異方性エッチングによ
り不要部分を除去することでベース引き出し中間電極を
形成しても良い。
引き出し電極９Ｂの開口部ＯＰおよび、そこに隣接する
サイドウォール酸化膜２１を被うように、アルミニウム
等の金属膜を例えばスパッタリング法により形成する。
そして、イオンミリング法等のドライエッチングにより
不要部分を除去して、ベース引き出し中間電極２３Ａを
形成する。なお、金属膜の代わりにＰ型不純物を多量に
含んだ（Ｐ+型）ポリシリコン層等の導電性多結晶シリ
コン層をＣＶＤ法で形成した後、異方性エッチングによ
り不要部分を除去することでベース引き出し中間電極を
形成しても良い。
【００８６】次に、図１８に示す工程において、全面に
渡って層間絶縁膜１７を形成した後、異方性エッチング
により層間酸化膜１７を貫通してベース引き出し中間電
極２３Ａおよびコレクタウォール領域８に達するように
コンタクトホールＣＨ１およびＣＨ３を形成し、また層
間酸化膜１７およびシリコン酸化膜２５を貫通してエミ
ッタ引き出し電極１５Ａに達するようにコンタクトホー
ルＣＨ２を形成する。
渡って層間絶縁膜１７を形成した後、異方性エッチング
により層間酸化膜１７を貫通してベース引き出し中間電
極２３Ａおよびコレクタウォール領域８に達するように
コンタクトホールＣＨ１およびＣＨ３を形成し、また層
間酸化膜１７およびシリコン酸化膜２５を貫通してエミ
ッタ引き出し電極１５Ａに達するようにコンタクトホー
ルＣＨ２を形成する。
【００８７】最後に、コンタクトホールＣＨ１〜ＣＨ３
内も含めて全面に渡って、アルミニウム等の金属膜を例
えばスパッタリング法により形成する。そして、イオン
ミリング法等のドライエッチングにより不要部分を除去
して、コンタクトホールＣＨ１〜ＣＨ３内に、それぞれ
ベース電極配線１８Ｂ、エミッタ電極配線１９Ｂ、コレ
クタ電極配線２０を埋め込むことで、図１４に示すよう
なバイポーラトランジスタ３００の構成を得る。
内も含めて全面に渡って、アルミニウム等の金属膜を例
えばスパッタリング法により形成する。そして、イオン
ミリング法等のドライエッチングにより不要部分を除去
して、コンタクトホールＣＨ１〜ＣＨ３内に、それぞれ
ベース電極配線１８Ｂ、エミッタ電極配線１９Ｂ、コレ
クタ電極配線２０を埋め込むことで、図１４に示すよう
なバイポーラトランジスタ３００の構成を得る。
【００８８】なお、以上説明した実施の形態１および２
においてはＮＰＮ型バイポーラトランジスタを例に説明
したが、ＰＮＰ型バイポーラトランジスタでも同様の効
果が得られる。また、単結晶シリコンを基板として使用
したが、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体でも良
い。
においてはＮＰＮ型バイポーラトランジスタを例に説明
したが、ＰＮＰ型バイポーラトランジスタでも同様の効
果が得られる。また、単結晶シリコンを基板として使用
したが、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体でも良
い。
【００８９】
【発明の効果】本発明に係る請求項１記載の半導体装置
によれば、ベース電極配線を外部ベース領域のほぼ真上
に対応する部分に接続することで、ベース寄生抵抗を低
減することができ、半導体装置の低雑音化を図ることが
できる。なお、エミッタ電極配線を、エミッタ領域の真
上に対応する部分よりもベース電極配線側とは反対側に
延在する部分に偏って接続したので、エミッタ領域の真
上に対応する部分に接続した構成に比べてエミッタ寄生
抵抗は増加するが、ベース寄生抵抗の減少分に比べてエ
ミッタ寄生抵抗の増加分が小さくなるようにエミッタ電
極配線の接続位置を設定することで、結果としては半導
体装置の低雑音化を図ることができるとともに、遮断周
波数の高周波化を図ることができ、かつ、エミッタ電極
配線とベース電極配線との間隔が短くなって微細化が可
能となる。また、エミッタ引き出し電極を絶縁膜上に延
在させることで長さが長くなり、そこにエミッタ電極配
線を接続するので、エミッタ電極配線を配設する際の位
置決めマージンを広くでき、エミッタ電極配線の位置ず
れにより動作特性に不具合が生じることを防止できる。
によれば、ベース電極配線を外部ベース領域のほぼ真上
に対応する部分に接続することで、ベース寄生抵抗を低
減することができ、半導体装置の低雑音化を図ることが
できる。なお、エミッタ電極配線を、エミッタ領域の真
上に対応する部分よりもベース電極配線側とは反対側に
延在する部分に偏って接続したので、エミッタ領域の真
上に対応する部分に接続した構成に比べてエミッタ寄生
抵抗は増加するが、ベース寄生抵抗の減少分に比べてエ
ミッタ寄生抵抗の増加分が小さくなるようにエミッタ電
極配線の接続位置を設定することで、結果としては半導
体装置の低雑音化を図ることができるとともに、遮断周
波数の高周波化を図ることができ、かつ、エミッタ電極
配線とベース電極配線との間隔が短くなって微細化が可
能となる。また、エミッタ引き出し電極を絶縁膜上に延
在させることで長さが長くなり、そこにエミッタ電極配
線を接続するので、エミッタ電極配線を配設する際の位
置決めマージンを広くでき、エミッタ電極配線の位置ず
れにより動作特性に不具合が生じることを防止できる。
【００９０】本発明に係る請求項２記載の半導体装置に
よれば、ベース電極配線をベース領域のほぼ真上に対応
するベース引き出し電極上から絶縁膜のうちエミッタ引
き出し電極の側面を覆う部分にかけて配設されたベース
引き出し中間電極に接続することで、ベース寄生抵抗を
低減することができ、半導体装置の低雑音化を図ること
ができる。なお、エミッタ電極配線を、エミッタ領域の
真上に対応する部分よりもベース電極配線側とは反対側
に延在する部分に偏って接続したので、エミッタ領域の
真上に対応する部分に接続した構成に比べてエミッタ寄
生抵抗は増加するが、ベース寄生抵抗の減少分に比べて
エミッタ寄生抵抗の増加分が小さくなるようにエミッタ
電極配線の接続位置を設定することで、結果としては半
導体装置の低雑音化を図ることができるとともに、遮断
周波数の高周波化を図ることができ、かつ、エミッタ電
極配線とベース電極配線との間隔が短くなって微細化が
可能となる。また、エミッタ引き出し電極を絶縁膜上に
延在させることで長さが長くなり、そこにエミッタ電極
配線を接続するので、エミッタ電極配線を配設する際の
位置決めマージンを広くでき、エミッタ電極配線の位置
ずれにより動作特性に不具合が生じることを防止でき
る。また、ベース引き出し中間電極の表面積を広くする
ことでベース電極配線との接触面積を増やして、ベース
寄生抵抗をさらに低減することができる。
よれば、ベース電極配線をベース領域のほぼ真上に対応
するベース引き出し電極上から絶縁膜のうちエミッタ引
き出し電極の側面を覆う部分にかけて配設されたベース
引き出し中間電極に接続することで、ベース寄生抵抗を
低減することができ、半導体装置の低雑音化を図ること
ができる。なお、エミッタ電極配線を、エミッタ領域の
真上に対応する部分よりもベース電極配線側とは反対側
に延在する部分に偏って接続したので、エミッタ領域の
真上に対応する部分に接続した構成に比べてエミッタ寄
生抵抗は増加するが、ベース寄生抵抗の減少分に比べて
エミッタ寄生抵抗の増加分が小さくなるようにエミッタ
電極配線の接続位置を設定することで、結果としては半
導体装置の低雑音化を図ることができるとともに、遮断
周波数の高周波化を図ることができ、かつ、エミッタ電
極配線とベース電極配線との間隔が短くなって微細化が
可能となる。また、エミッタ引き出し電極を絶縁膜上に
延在させることで長さが長くなり、そこにエミッタ電極
配線を接続するので、エミッタ電極配線を配設する際の
位置決めマージンを広くでき、エミッタ電極配線の位置
ずれにより動作特性に不具合が生じることを防止でき
る。また、ベース引き出し中間電極の表面積を広くする
ことでベース電極配線との接触面積を増やして、ベース
寄生抵抗をさらに低減することができる。
【００９１】本発明に係る請求項３記載の半導体装置に
よれば、ベース引き出し中間電極の表面積を広くするこ
とができ、ベース電極配線との接触面積を増やして、ベ
ース寄生抵抗をさらに低減することができる。また、ベ
ース引き出し中間電極の表面積が広くなるので、ベース
電極配線を配設する際の位置決めマージンを広くでき、
ベース電極配線の位置ずれにより動作特性に不具合が生
じることを防止できる。
よれば、ベース引き出し中間電極の表面積を広くするこ
とができ、ベース電極配線との接触面積を増やして、ベ
ース寄生抵抗をさらに低減することができる。また、ベ
ース引き出し中間電極の表面積が広くなるので、ベース
電極配線を配設する際の位置決めマージンを広くでき、
ベース電極配線の位置ずれにより動作特性に不具合が生
じることを防止できる。
【００９２】本発明に係る請求項４記載の半導体装置に
よれば、ベース電極配線を、ベース領域のほぼ真上から
絶縁膜のうちエミッタ引き出し電極の側面を覆う部分に
かけて配設されたベース引き出し中間電極に接続するこ
とでベース寄生抵抗を低減することができ、半導体装置
の低雑音化を図ることができる。なお、エミッタ電極配
線を、エミッタ領域の真上に対応する部分よりもベース
電極配線側とは反対側に延在する部分に偏って接続した
ので、エミッタ領域の真上に対応する部分に接続した構
成に比べてエミッタ寄生抵抗は増加するが、ベース寄生
抵抗の減少分に比べてエミッタ寄生抵抗の増加分が小さ
くなるようにエミッタ電極配線の接続位置を設定するこ
とで、結果としては半導体装置の低雑音化を図ることが
できるとともに、遮断周波数の高周波化を図ることがで
き、かつ、エミッタ電極配線とベース電極配線との間隔
が短くなって微細化が可能となる。また、エミッタ引き
出し電極を絶縁膜上に延在させることで長さが長くな
り、そこにエミッタ電極配線を接続するので、エミッタ
電極配線を配設する際の位置決めマージンを広くでき、
エミッタ電極配線の位置ずれにより動作特性に不具合が
生じることを防止できる。また、ベース引き出し中間電
極の表面積を広くすることでベース電極配線との接触面
積を増やして、ベース寄生抵抗をさらに低減することが
できる。
よれば、ベース電極配線を、ベース領域のほぼ真上から
絶縁膜のうちエミッタ引き出し電極の側面を覆う部分に
かけて配設されたベース引き出し中間電極に接続するこ
とでベース寄生抵抗を低減することができ、半導体装置
の低雑音化を図ることができる。なお、エミッタ電極配
線を、エミッタ領域の真上に対応する部分よりもベース
電極配線側とは反対側に延在する部分に偏って接続した
ので、エミッタ領域の真上に対応する部分に接続した構
成に比べてエミッタ寄生抵抗は増加するが、ベース寄生
抵抗の減少分に比べてエミッタ寄生抵抗の増加分が小さ
くなるようにエミッタ電極配線の接続位置を設定するこ
とで、結果としては半導体装置の低雑音化を図ることが
できるとともに、遮断周波数の高周波化を図ることがで
き、かつ、エミッタ電極配線とベース電極配線との間隔
が短くなって微細化が可能となる。また、エミッタ引き
出し電極を絶縁膜上に延在させることで長さが長くな
り、そこにエミッタ電極配線を接続するので、エミッタ
電極配線を配設する際の位置決めマージンを広くでき、
エミッタ電極配線の位置ずれにより動作特性に不具合が
生じることを防止できる。また、ベース引き出し中間電
極の表面積を広くすることでベース電極配線との接触面
積を増やして、ベース寄生抵抗をさらに低減することが
できる。
【００９３】本発明に係る請求項５記載の半導体装置に
よれば、ベース引き出し中間電極の表面積を広くするこ
とができ、ベース電極配線との接触面積を増やして、ベ
ース寄生抵抗をさらに低減することができる。また、ベ
ース引き出し中間電極の表面積が広くなるので、ベース
電極配線を配設する際の位置決めマージンを広くでき、
ベース電極配線の位置ずれにより動作特性に不具合が生
じることを防止できる。
よれば、ベース引き出し中間電極の表面積を広くするこ
とができ、ベース電極配線との接触面積を増やして、ベ
ース寄生抵抗をさらに低減することができる。また、ベ
ース引き出し中間電極の表面積が広くなるので、ベース
電極配線を配設する際の位置決めマージンを広くでき、
ベース電極配線の位置ずれにより動作特性に不具合が生
じることを防止できる。
【００９４】本発明に係る請求項６記載の半導体装置に
よれば、ベース引き出し中間電極を金属層で構成するこ
とで、ベース引き出し中間電極を設けることによる抵抗
の増加を抑制することができる。
よれば、ベース引き出し中間電極を金属層で構成するこ
とで、ベース引き出し中間電極を設けることによる抵抗
の増加を抑制することができる。
【００９５】本発明に係る請求項７記載の半導体装置に
よれば、ベース引き出し中間電極をベース引き出し電極
と同様に半導体不純物を含んだ導電性多結晶シリコン層
で構成することで、ベース引き出し中間電極とベース引
き出し電極との間で良好な密着性が得られる。
よれば、ベース引き出し中間電極をベース引き出し電極
と同様に半導体不純物を含んだ導電性多結晶シリコン層
で構成することで、ベース引き出し中間電極とベース引
き出し電極との間で良好な密着性が得られる。
【００９６】本発明に係る請求項８記載の半導体装置の
製造方法によれば、ベース電極配線が、ベース領域のほ
ぼ真上に対応するベース引き出し電極上から第２のサイ
ドウォール酸化膜の上部表面を覆うように選択的に形成
されたベース引き出し中間電極に接続され、エミッタ引
き出し電極がベース電極配線側とは反対側に延在し、エ
ミッタ電極配線が、エミッタ領域の真上に対応する部分
よりもベース電極配線側とは反対側に延在する部分に偏
って接続された半導体装置を得ることができる。
製造方法によれば、ベース電極配線が、ベース領域のほ
ぼ真上に対応するベース引き出し電極上から第２のサイ
ドウォール酸化膜の上部表面を覆うように選択的に形成
されたベース引き出し中間電極に接続され、エミッタ引
き出し電極がベース電極配線側とは反対側に延在し、エ
ミッタ電極配線が、エミッタ領域の真上に対応する部分
よりもベース電極配線側とは反対側に延在する部分に偏
って接続された半導体装置を得ることができる。
【００９７】本発明に係る請求項９記載の半導体装置の
製造方法によれば、ベース電極配線が、ベース領域上か
ら第２のサイドウォール酸化膜の上部表面を覆うように
選択的に形成されたベース引き出し中間電極に接続さ
れ、エミッタ引き出し電極がベース電極配線側とは反対
側に延在し、エミッタ電極配線が、エミッタ領域の真上
に対応する部分よりもベース電極配線側とは反対側に延
在する部分に偏って接続された半導体装置を得ることが
できる。
製造方法によれば、ベース電極配線が、ベース領域上か
ら第２のサイドウォール酸化膜の上部表面を覆うように
選択的に形成されたベース引き出し中間電極に接続さ
れ、エミッタ引き出し電極がベース電極配線側とは反対
側に延在し、エミッタ電極配線が、エミッタ領域の真上
に対応する部分よりもベース電極配線側とは反対側に延
在する部分に偏って接続された半導体装置を得ることが
できる。
【００９８】本発明に係る請求項１０記載の半導体装置
の製造方法によれば、ベース引き出し中間電極を設ける
ことによる抵抗の増加を抑制した半導体装置を得ること
ができる。
の製造方法によれば、ベース引き出し中間電極を設ける
ことによる抵抗の増加を抑制した半導体装置を得ること
ができる。
【００９９】本発明に係る請求項１１記載の半導体装置
の製造方法によれば、ベース引き出し中間電極とベース
引き出し電極とを導電性多結晶シリコン層で形成するの
で、ベース引き出し中間電極を設けることによる製造工
程の煩雑化を抑制できる。
の製造方法によれば、ベース引き出し中間電極とベース
引き出し電極とを導電性多結晶シリコン層で形成するの
で、ベース引き出し中間電極を設けることによる製造工
程の煩雑化を抑制できる。
【図１】 本発明に係る実施の形態１の半導体装置の構
成を説明する断面図である。
成を説明する断面図である。
【図２】 本発明に係る実施の形態１の半導体装置の構
成を説明する平面図である。
成を説明する平面図である。
【図３】 本発明に係る実施の形態２の半導体装置の構
成を説明する断面図である。
成を説明する断面図である。
【図４】 本発明に係る実施の形態２の半導体装置の構
成を説明する平面図である。
成を説明する平面図である。
【図５】 本発明に係る実施の形態２の半導体装置の製
造工程を説明する断面図である。
造工程を説明する断面図である。
【図６】 本発明に係る実施の形態２の半導体装置の製
造工程を説明する断面図である。
造工程を説明する断面図である。
【図７】 本発明に係る実施の形態２の半導体装置の製
造工程を説明する平面図である。
造工程を説明する平面図である。
【図８】 本発明に係る実施の形態２の半導体装置の製
造工程を説明する断面図である。
造工程を説明する断面図である。
【図９】 本発明に係る実施の形態２の半導体装置の製
造工程を説明する断面図である。
造工程を説明する断面図である。
【図１０】 本発明に係る実施の形態２の半導体装置の
製造工程を説明する断面図である。
製造工程を説明する断面図である。
【図１１】 本発明に係る実施の形態２の半導体装置の
製造工程を説明する断面図である。
製造工程を説明する断面図である。
【図１２】 本発明に係る実施の形態２の半導体装置の
製造工程を説明する断面図である。
製造工程を説明する断面図である。
【図１３】 本発明に係る実施の形態２の半導体装置の
製造工程を説明する断面図である。
製造工程を説明する断面図である。
【図１４】 本発明に係る実施の形態２の半導体装置の
変形例の構成を説明する断面図である。
変形例の構成を説明する断面図である。
【図１５】 本発明に係る実施の形態２の半導体装置の
変形例の製造工程を説明する断面図である。
変形例の製造工程を説明する断面図である。
【図１６】 本発明に係る実施の形態２の半導体装置の
変形例の製造工程を説明する断面図である。
変形例の製造工程を説明する断面図である。
【図１７】 本発明に係る実施の形態２の半導体装置の
変形例の製造工程を説明する平面図である。
変形例の製造工程を説明する平面図である。
【図１８】 本発明に係る実施の形態２の半導体装置の
変形例の製造工程を説明する断面図である。
変形例の製造工程を説明する断面図である。
【図１９】 従来の半導体装置の構成を説明する断面図
である。
である。
【図２０】 従来の半導体装置の構成を説明する平面図
である。
である。
４ フィールド酸化膜、９Ａ，９Ｂ ベース引き出し電
極、１０ 外部ベース領域、１１ 真性ベース領域、１
３，２１ サイドウォール酸化膜、１４，２５シリコン
酸化膜、１５Ａ エミッタ引き出し電極、１６ エミッ
タ領域、１８Ａ，１８Ｂ ベース電極配線、１９Ａ，１
９Ｂ エミッタ電極配線、２３，２３Ａ ベース引き出
し中間電極。
極、１０ 外部ベース領域、１１ 真性ベース領域、１
３，２１ サイドウォール酸化膜、１４，２５シリコン
酸化膜、１５Ａ エミッタ引き出し電極、１６ エミッ
タ領域、１８Ａ，１８Ｂ ベース電極配線、１９Ａ，１
９Ｂ エミッタ電極配線、２３，２３Ａ ベース引き出
し中間電極。
Claims (11)
- 【請求項１】 半導体基板の表面内に配設されたエミッ
タ領域をベース領域が取り囲んだ構成を有する半導体装
置であって、 前記ベース領域の端縁部上にその一部が接するように配
設されたベース引き出し電極と、 前記エミッタ領域にその一部が接するように配設された
エミッタ引き出し電極と、 前記ベース引き出し電極に接続されるベース電極配線
と、 前記エミッタ引き出し電極に接続されるエミッタ電極配
線とを備え、 前記ベース引き出し電極と前記エミッタ引き出し電極と
は、前記ベース引き出し電極を覆うように配設された絶
縁膜によって電気的に絶縁され、 前記ベース電極配線は、前記絶縁膜を貫通して前記ベー
ス引き出し電極と前記ベース領域との接触部のほぼ真上
に対応する部分に接続され、 前記エミッタ引き出し電極は、前記ベース電極配線側と
は反対側に前記ベース引き出し電極上に重なるように前
記絶縁膜上に延在し、 前記エミッタ電極配線は、前記エミッタ領域のほぼ真上
に対応する部分よりも前記ベース電極配線側とは反対側
に延在する部分に偏って接続されることを特徴とする半
導体装置。 - 【請求項２】 半導体基板の表面内に配設されたエミッ
タ領域をベース領域が取り囲んだ構成を有する半導体装
置であって、 前記ベース領域の端縁部上にその一部が接するように配
設されたベース引き出し電極と、 前記エミッタ領域にその一部が接するように配設された
エミッタ引き出し電極と、 前記ベース引き出し電極上に選択的に配設されたベース
引き出し中間電極と、 前記ベース引き出し中間電極に接続されるベース電極配
線と、 前記エミッタ引き出し電極に接続されるエミッタ電極配
線とを備え、 前記ベース引き出し電極と前記エミッタ引き出し電極と
は、前記ベース引き出し電極を覆うとともに、前記エミ
ッタ引き出し電極を取り囲むように配設された絶縁膜に
よって電気的に絶縁され、 前記ベース引き出し中間電極は、前記ベース引き出し電
極と前記ベース領域との接触部のほぼ真上に対応する前
記ベース引き出し電極上から、前記絶縁膜のうち前記エ
ミッタ引き出し電極の側面を覆う部分にかけて配設さ
れ、 前記エミッタ引き出し電極は、前記ベース電極配線側と
は反対側に前記ベース引き出し電極上に重なるように前
記絶縁膜上に延在し、 前記エミッタ電極配線は、前記絶縁膜を貫通して、前記
エミッタ領域のほぼ真上に対応する部分よりも前記ベー
ス電極配線側とは反対側に延在する部分に偏って接続さ
れることを特徴とする半導体装置。 - 【請求項３】 前記ベース領域の外周は前記半導体基板
上に配設されたフィールド酸化膜によって規定され、 前記ベース引き出し電極は、前記ベース領域上から前記
フィールド酸化膜の端縁部上にかけて形成され、前記ベ
ース領域と前記フィールド酸化膜との境界に段差を有し
た形状であって、 前記ベース引き出し中間電極は、前記ベース引き出し電
極の形状および前記絶縁膜のうち前記エミッタ引き出し
電極の側面を覆う部分の形状を反映して起伏を有した形
状である、請求項２記載の半導体装置。 - 【請求項４】 半導体基板の表面内に配設されたエミッ
タ領域をベース領域が取り囲んだ構成を有する半導体装
置であって、 前記ベース領域にその一部が接するように配設されたベ
ース引き出し電極と、 前記エミッタ領域にその一部が接するように配設された
エミッタ引き出し電極と、 前記ベース引き出し電極に選択的に配設された開口部に
埋め込まれ、前記ベース領域にその一部が接するように
配設されたベース引き出し中間電極と、 前記ベース引き出し中間電極に接続されるベース電極配
線と、 前記エミッタ引き出し電極に接続されるエミッタ電極配
線とを備え、 前記ベース引き出し電極と前記エミッタ引き出し電極と
は、前記ベース引き出し電極を覆うとともに、前記エミ
ッタ引き出し電極を取り囲むように配設された絶縁膜に
よって電気的に絶縁され、 前記ベース引き出し中間電極は、前記開口部の前記ベー
ス領域上から前記絶縁膜のうち前記エミッタ引き出し電
極の側面を覆う部分にかけて配設され、 前記ベース電極配線は、前記ベース引き出し中間電極と
前記開口部の前記ベース領域との接触部のほぼ真上に対
応する部分に接続され、 前記エミッタ引き出し電極は、前記ベース電極配線側と
は反対側に前記ベース引き出し電極上に重なるように前
記絶縁膜上に延在し、 前記エミッタ電極配線は、前記絶縁膜を貫通して、前記
エミッタ領域のほぼ真上に対応する部分よりも前記ベー
ス電極配線側とは反対側に延在する部分に偏って接続さ
れることを特徴とする半導体装置。 - 【請求項５】 前記ベース領域の外周は前記半導体基板
上に配設されたフィールド酸化膜によって規定され、 前記ベース引き出し電極は、前記ベース領域上から前記
フィールド酸化膜の端縁部上にかけて形成され、前記ベ
ース領域と前記フィールド酸化膜との境界に段差を有し
た形状であって、 前記ベース引き出し電極の前記開口部は、前記ベース領
域と前記フィールド酸化膜との境界部にかかるように配
設され、 前記ベース引き出し中間電極は、前記ベース領域と前記
フィールド酸化膜との境界の形状および前記絶縁膜のう
ち前記エミッタ引き出し電極の側面を覆う部分の形状を
反映して起伏を有した形状である、請求項４記載の半導
体装置。 - 【請求項６】 前記ベース引き出し電極は半導体不純物
を含んだ導電性多結晶シリコン層で構成され、 前記ベース引き出し中間電極は、金属層で構成される請
求項２または請求項４記載の半導体装置。 - 【請求項７】 前記ベース引き出し電極および前記ベー
ス引き出し中間電極は半導体不純物を含んだ導電性多結
晶シリコン層で構成される請求項２または請求項４記載
の半導体装置。 - 【請求項８】 半導体基板の表面内に配設されたエミッ
タ領域をベース領域が取り囲んだ構成を有する半導体装
置の製造方法であって、 (ａ)前記ベース領域となる部分の外周を規定するよう
に、前記半導体基板上にフィールド酸化膜を形成する工
程と、 (ｂ)前記ベース領域となる部分の端縁部上から前記フィ
ールド酸化膜の端縁部上にかけて第１導電型の不純物を
含んだ導電性多結晶シリコン層で構成されるベース引き
出し電極を形成する工程と、 (ｃ)前記ベース引き出し電極の下部の前記半導体基板の
表面内に前記ベース引き出し電極から第１導電型の不純
物を拡散させるとともに、前記ベース引き出し電極に覆
われない開口部の前記半導体基板の表面内に第１導電型
の不純物を導入して前記ベース領域を形成する工程と、 (ｄ)少なくとも前記開口部の前記ベース引き出し電極の
端面を覆うように第１のサイドウォール絶縁膜を形成す
る工程と、 (ｅ)前記第１のサイドウォール絶縁膜で覆われない前記
ベース領域の中央部から前記第１のサイドウォール絶縁
膜の表面にかけて、第２導電型の不純物を含んだ導電性
多結晶シリコン層で構成されるエミッタ引き出し電極を
形成する工程と、 (ｆ)前記エミッタ引き出し電極の下部の前記ベース領域
の表面内に前記エミッタ引き出し電極から第２導電型の
不純物を拡散させる工程と、 (ｇ)前記エミッタ引き出し電極の上部表面を覆うように
上部絶縁膜を形成する工程と、 (ｈ)前記エミッタ引き出し電極の端面を覆うように第２
のサイドウォール絶縁膜を形成する工程と、 (ｉ)前記ベース引き出し電極と前記ベース領域との接触
部のほぼ真上に対応する前記ベース引き出し電極上から
前記第２のサイドウォール絶縁膜の表面を覆うように選
択的にベース引き出し中間電極を形成する工程と、 (ｊ)全面に渡って層間絶縁膜を形成する工程と、 (ｋ)前記層間絶縁膜を貫通して前記ベース引き出し中間
電極に達するベース電極配線を形成する工程と、 (ｌ)前記層間絶縁膜および前記上部絶縁膜を貫通して前
記エミッタ引き出し中間電極に達するエミッタ電極配線
を形成する工程とを備え、 前記工程(ｅ)は、 前記エミッタ引き出し電極を、前記ベース電極配線側と
は反対側に延在し、前記ベース引き出し電極上に重なる
ように前記第１のサイドウォール絶縁膜上に形成する工
程を含み、 前記工程(ｌ)は、 前記エミッタ電極配線を、前記エミッタ領域のほぼ真上
に対応する部分よりも前記ベース電極配線側とは反対側
に延在する部分に偏って接続する工程を含むことを特徴
とする半導体装置の製造方法。 - 【請求項９】 半導体基板の表面内に配設されたエミッ
タ領域をベース領域が取り囲んだ構成を有する半導体装
置の製造方法であって、 (ａ)前記ベース領域となる部分の外周を規定するよう
に、前記半導体基板上にフィールド酸化膜を形成する工
程と、 (ｂ)前記ベース領域となる部分の端縁部上から前記フィ
ールド酸化膜の端縁部上にかけて第１導電型の不純物を
含んだ導電性多結晶シリコン層で構成されるベース引き
出し電極を形成する工程と、 (ｃ)前記ベース引き出し電極の下部の前記半導体基板の
表面内に前記ベース引き出し電極から第１導電型の不純
物を拡散させるとともに、前記ベース引き出し電極に覆
われない開口部の前記半導体基板の表面内に第１導電型
の不純物を導入して前記ベース領域を形成する工程と、 (ｄ)少なくとも前記開口部の前記ベース引き出し電極の
端面を覆うように第１のサイドウォール絶縁膜を形成す
る工程と、 (ｅ)前記第１のサイドウォール絶縁膜で覆われない前記
ベース領域の中央部から前記第１のサイドウォール絶縁
膜の表面にかけて、第２導電型の不純物を含んだ導電性
多結晶シリコン層で構成されるエミッタ引き出し電極を
形成する工程と、 (ｆ)前記エミッタ引き出し電極の下部の前記ベース領域
の表面内に前記エミッタ引き出し電極から第２導電型の
不純物を拡散させる工程と、 (ｇ)前記エミッタ引き出し電極の上部表面を覆うように
上部絶縁膜を形成する工程と、 (ｈ)前記エミッタ引き出し電極の端面を覆うように第２
のサイドウォール絶縁膜を形成する工程と、 (ｉ)前記ベース領域のほぼ真上に対応する前記ベース引
き出し電極を選択的に除去し、前記ベース領域が部分的
に露出した開口部を形成し、前記開口部の前記ベース領
域上から前記第２のサイドウォール絶縁膜の上部表面を
覆うようにベース引き出し中間電極を形成する工程と、 (ｊ)全面に渡って層間絶縁膜を形成する工程と、 (ｋ)前記層間絶縁膜を貫通して前記ベース引き出し中間
電極に達するベース電極配線を形成する工程と、 (ｌ)前記層間絶縁膜および前記上部絶縁膜を貫通して前
記エミッタ引き出し中間電極に達するエミッタ電極配線
を形成する工程とを備え、 前記工程(ｅ)は、 前記エミッタ引き出し電極を、前記ベース電極配線側と
は反対側に延在し、前記ベース引き出し電極上に重なる
ように前記第１のサイドウォール絶縁膜上に形成する工
程を含み、 前記工程(ｌ)は、 前記エミッタ電極配線を、前記エミッタ領域のほぼ真上
に対応する部分よりも前記ベース電極配線側とは反対側
に延在する部分に偏って接続する工程を含むことを特徴
とする半導体装置の製造方法。 - 【請求項１０】 前記工程(ｉ)は、 前記ベース引き出し中間電極を、金属層で形成する工程
を含む、請求項８または請求項９記載の半導体装置の製
造方法。 - 【請求項１１】 前記工程(ｉ)は、 前記ベース引き出し中間電極を、第１導電型の不純物を
含んだ導電性多結晶シリコン層で形成する工程を含む、
請求項８または請求項９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2085998A JPH11219957A (ja) | 1998-02-02 | 1998-02-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2085998A JPH11219957A (ja) | 1998-02-02 | 1998-02-02 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11219957A true JPH11219957A (ja) | 1999-08-10 |
Family
ID=12038858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2085998A Pending JPH11219957A (ja) | 1998-02-02 | 1998-02-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11219957A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643402B1 (en) | 1999-03-23 | 2003-11-04 | Sanyo Electric Co., Ltd | Image compression device allowing rapid and highly precise encoding while suppressing code amount of image data after compression |
| JP2007158188A (ja) * | 2005-12-07 | 2007-06-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-02-02 JP JP2085998A patent/JPH11219957A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643402B1 (en) | 1999-03-23 | 2003-11-04 | Sanyo Electric Co., Ltd | Image compression device allowing rapid and highly precise encoding while suppressing code amount of image data after compression |
| JP2007158188A (ja) * | 2005-12-07 | 2007-06-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365090A (en) | Hetero bipolar transistor and method of manufacturing the same | |
| US4190949A (en) | Method for manufacturing a semiconductor device | |
| JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
| JP3366919B2 (ja) | 半導体装置 | |
| JP4626935B2 (ja) | 半導体装置及びその製造方法 | |
| US5763931A (en) | Semiconductor device with SOI structure and fabrication method thereof | |
| JPH11219957A (ja) | 半導体装置およびその製造方法 | |
| JP2002508889A (ja) | バイポーラ・パワー・トランジスタおよび製造方法 | |
| EP1228533B1 (en) | Method of manufacturing a bipolar transistor semiconductor device | |
| JP3301390B2 (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 | |
| JP4364411B2 (ja) | 半導体装置の製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP4307214B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JPS61285764A (ja) | 高耐圧半導体装置 | |
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09326399A (ja) | 半導体装置とその製造方法 | |
| JPH06291132A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2015023236A (ja) | 半導体装置 | |
| JP3351661B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000036499A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH05206157A (ja) | バイポーラトランジスタとその製造方法およびバイポーラトランジスタとｍｏｓトランジスタとを搭載した半導体装置とその製造方法 | |
| JPH03237727A (ja) | 半導体装置およびその製造方法 | |
| JPH11265894A (ja) | 半導体装置 |