JP2002508889A - バイポーラ・パワー・トランジスタおよび製造方法 - Google Patents

バイポーラ・パワー・トランジスタおよび製造方法

Info

Publication number
JP2002508889A
JP2002508889A JP50699899A JP50699899A JP2002508889A JP 2002508889 A JP2002508889 A JP 2002508889A JP 50699899 A JP50699899 A JP 50699899A JP 50699899 A JP50699899 A JP 50699899A JP 2002508889 A JP2002508889 A JP 2002508889A
Authority
JP
Japan
Prior art keywords
base
layer
electrically connected
power transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50699899A
Other languages
English (en)
Inventor
ヨハンソン、テッド
レイトン、ラーリイ、クリフォード
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2002508889A publication Critical patent/JP2002508889A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66295Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 本発明は、無線周波数へのアプリケーションを主として意図した垂直バイポーラ・パワー・トランジスタに関し、かつ前記バイポーラ・パワー・トランジスタを製造する方法に関する。そのパワー・トランジスタは、基板(13)と、その基板上の第1導電形のコレクター層(15)と、そのコレクター層に電気的に接続される第2導電形のベース(19)と、そのベースに電気的に接続される前記第1導電形のエミッタ(21)とからなり、前記ベースおよび前記エミッタはそれぞれ金属相互接続層(31,33)に電気的に接続されており、前記相互接続層(31,33)は、前記コレクター層(15)から絶縁酸化膜(17)によって少なくとも部分的に分離されている。本発明によると、パワー・トランジスタは、実質的に、前記エミッタに電気的に接続され、かつ前記ベースの前記金属相互接続層と前記絶縁酸化膜との間に配置されるフィールド・シールド(25)からなる。

Description

【発明の詳細な説明】 バイポーラ・パワー・トランジスタおよび製造方法 技術分野 本発明は、垂直バイポーラ・パワー・トランジスタおよびバイポーラ・パワー ・トランジスタを製造する方法であって、前記パワー・トランジスタは、主とし て、高周波数へのアプリケーション、特に無線周波数へのアプリケーションを意 図したものであるものに関する。 従来技術 高周波数でのパワー増幅用バイポーラ・トランジスタは、所定の供給電圧およ び動作周波数について、パワー増幅、丈夫さ、ブレークダウン電圧、ノイズ、歪 み、容量、入力および出力インピーダンスなどに関する数多くの詳細な要件を満 たさなければならない。最新の通信電子機器用の動作周波数は、無線波およびマ イクロ波領域内で異なる。出力パワーについての要件は、数ワットから数百ワッ トの間で異なり、後者の場合には、ケーシング内で並列に接続されるいくつかの 構成素子が用いられるであろう。パワー・トランジスタは、高信号レベルおよび 高電流密度で動作する。現在利用できるコンピューター・ツールは、実際のアプ リケーションにおける振る舞いや性能を詳細なやり方でシミュレートすることは できない。 パワー・トランジスタ用に最も頻繁に用いられる半導体材料は、少なくとも3 GHz未満の周波数では、シリコンである。また、ホールに比べての電子のより 高い移動度の故に、npn形の一次パワー・トランジスタが用いられる。トラン ジスタ構造は、通常、シリコン基板の裏面にコレクター・コンタクトをもつ垂直 のものである。コレクター層は、基板上にエピタキシャルで堆積され、そしてフ ィールド酸化膜を能動領域の外のコレクター層の上に形成することができる。ベ ースおよびエミッタは、エピタキシャル層の能動領域に表面から下へと拡散また はイオン注入を通して形成される。金属の相互接続層が構造上、より上部に形成 される。 コレクター、ベースおよび/またはエミッタにおけるドーピングの度合いを異 ならせることにより、異なる種類の周波数およびブレークダウン特性を得ること が可能である。異なる水平幾何構造により、異なる電流容量を備えるトランジス タとなる。 トランジスタにおけるフィールド酸化膜は、通常2つの目的を果たす:構成素 子の分離および基板への寄生容量の低減である。バイポーラ・パワー・トランジ スタについては、通常、構成素子の分離は、基板によってコレクターが構成され るので必要ではない。そして、フィールド酸化膜の目的は、金属層を基板から分 離し、それらの間の寄生容量を最小限化するものとなる。 非常に高い周波数でのパワー・トランジスタのための最も重要なパラメーター の一つは、信号増幅である。信号増幅は、以下のように表されるであろう(例え ば、R.アリソン(R.Allison)によるシリコン・バイポーラ・マイク ロ波パワー・トランジスタ(Silicon bipolar microwa ve power transistors)IEEE Trans.マイクロ 波理論および技術(Microwave Theory and Techni ques)MTT−27巻第5冊s415、1979年を参照): ここで、G0はいわゆるベータ値(beta value)であり、それはゼロ 周波数増幅であり、fは周波数、そしてfmaxは最大発振周波数(パワー増幅用 )である。 ベータ値および周波数が高いとき、すなわち、 であるとき、増幅G(f)は以下のように書けるであろう。 ここで、fTは最大境界周波数(maximum border freque ncy)(電流増幅用)、Rbはベース抵抗、そしてCbcはベース・コレクター 容量である。 このように、高パワー増幅を得るための3つの主要要素(キー・ファクター) は、最大境界周波数、最小ベース抵抗および最小ベース・コレクター容量である 。例えば、H.F.クック(H.F.Cooke)によるマイクロ波トランジス タ:理論と設計(Microwave transistors:theory and design)Proc.IEEE第59巻1163頁、1971年 もまた参照のこと。 エミッタにポリシリコンを用いることにより、イオン注入されただけのエミッ タに比べてベース抵抗が高くなり過ぎることなく、より高いカットオフ周波数( cut−off frequency)が得られるであろう。 ベース抵抗は、パワー・トランジスタの垂直方向の大きさを低減することによ って低減されるであろう。 ベース・コレクター容量は、接合容量および金属・基板容量の双方からなる。 接合容量は、最も少なくドープされた側、すなわちコレクター側におけるドーピ ングの度合いによって決定され、コレクター・ドーピングとベース・コレクタ・ ブレークダウン電圧との間の関係の故に、あまり調整することができない。 金属・基板容量は、上記で指摘されるようにフィールド酸化膜の厚さを増大さ せることにより、およびまた金属領域を最小限化することの双方により、周知技 術によって低減することができる。 実際上のフィールド酸化膜の最大の厚さは、熱供給(thermal bud get)、機械的なストレスによって引き起こされる接合漏洩、およびプロセス 集積化における限界によって、約2.5−3μmで達成される。例えば、HIP OX(High Pressure Oxidation:高圧酸化)を用いる ことによって、約3μmの厚さのより厚い酸化膜がより短い時間で得られ、 前記より厚い酸化膜は、熱供給での要件を満たすものとなろう。得られた表面ト ポグラフィー(topography:微細構成)における高さの大きな差異を 避け、かつさらなる加工を容易とするために、厚いフィールド酸化膜を有するト ランジスタが、ベースおよびエミッタ領域の外側で、所望のフィールド酸化膜の 厚さのおよそ半分程度、エピタキシャルのコレクター層をエッチバックし、そし て続いて前記エッチバックされた表面を熱的に酸化して実質的に平面の表面トポ グラフィーを得ることによって製造されるであろう。しかしながら、フィールド 酸化膜とシリコンとの間の境界領域に高くなった領域が形成され、そしてこの高 くなった領域はエッチされなければならない。 発明の概要 本発明の目的は、高性能、特に改良された増幅を備える垂直バイポーラ・パワ ー・トランジスタであって、基板と、前記基板上のエピタキシャル・コレクター 層と、そのエピタキシャル層に形成されるベースおよびエミッタとからなる前記 パワー・トランジスタを得ることである。 これは、ベース金属・コレクタ基板の寄生容量を低減することによって達成さ れ、それは、ベースおよびフィールド酸化膜に接続される相互接続層の間にフィ ールド・シールドを導入し、そのフィールド・シールドが、エミッタに電気的に 接続されているものとすることによって、本発明により達成される。 フィールド・シールドは、パワー・トランジスタの受動領域に、すなわち、構 成素子領域の外に配置されるものである。 トランジスタは、好ましくは、さらに、エピタキシャルのコレクタ層とその上 に配置される金属相互接続層との間の厚いフィールド酸化膜からなる。 本発明に関わるバイポーラ・パワー・トランジスタの製造は、1つの堆積工程 、2つのマスキング工程および2つのエッチング工程を、通常のプロセスに加え ることによって実行可能である。フィールド・シールドは、導電層を堆積し、続 けてマスキングおよびエッチングをすることによって作られる。エミッタへの電 気的な接続は、フィールド・シールド上に横たわる分離層中のコンタクト・ホー ルをマスキングおよびエッチングし、およびそれに続いて、前記コンタクト・ホ ールを、エミッタに接続される相互接続層で実質的に充填することによって達成 さ れる。 本発明の利点は、発明に関わるフィールド・シールドが導入されるとき、パワ ー増幅器の増幅特性が著しく向上することにある。フィールド・シールドは、ベ ース・コレクター容量を、ベース・エミッタおよびエミッタ・コレクター容量を 犠牲にして低減する。後者のものは、パワー・トランジスタの増幅特性に関して は、重要ではない。 パワー増幅器の性能は、フィールド・シールドと組み合わされて厚いフィール ド酸化膜が用いられるときさらに向上する。 図面の簡単な説明 本発明は、以下により詳細に記述されるが、添付される図面が参照され、それ らは、本発明を例示して示しているに過ぎず、本発明の範囲をいかようにも制限 するのに取り上げられるものではない。 図1aは、高周波数へのアプリケーションを意図した発明に関わるバイポーラ ・パワー・トランジスタの詳細の断面図を示す。 図1bは、本発明による、パワー・トランジスタの金属相互接続層のための主 要マスク・レイアウトおよびフィールド・シールドを示す。 実施例の詳細な説明 図1aにおいて、参照番号11は、高周波へのアプリケーションを意図した発 明に関わる垂直バイポーラ・パワー・トランジスタの詳細を示す。パワー・トラ ンジスタは、上にエピタキシャル層15が堆積される基板13からなる。この層 15は、好ましくはn形にドープされており、パワー・トランジスタのコレクタ ーの全部または一部を構成する。基板13は、n形にドープされていても良く、 かつコレクターの一部を構成していても良く、コレクター・コンタクトは、基板 の下側に作られている。 代わりに、基板は、p形にドープされるかまたは半絶縁材料であっても良く、 基板13およびエピタキシャル層15との間にサブコレクターを、ならびにエピ タキシャル層の上側にコレクター・コンタクトを作り出していても良い。そのよ うな「埋め込み層」の実施例は、図には示されていない。 エピタキシャル層15において、エピタキシャル層の上表面の近隣に第1のp 形ドープ領域19が形成され、パワー・トランジスタのベースを構成している。 また、エピタキシャル層の上表面の近隣に第2のn形ドープ領域21が、第1の 領域19中に形成されている。この第2の領域21は、パワー・トランジスタの エミッタを構成する。 ベース19およびエミッタ21は、それぞれ、第1および第2の金属相互接続 層31,33にそれぞれ電気的に接続される。図1aに示される断面図において は、相互接続層33へのエミッタの接続のみが示されている。パワー・トランジ スタは横方向に、例えば米国特許5,488,252号に開示されるような、い わゆる互いに噛み合った(interdigitated)型のもの、いわゆる メッシュ(mesh)型のもの、またはいわゆるオーバーレイ(overlay )型のものであり得る。前述の全ての型については、例えば、前述のH.F.ク ックによる参照文献に述べられている。 金属相互接続層31,33は、少なくとも部分的にエピタキシャル層15から 絶縁酸化膜17によって分離されており、その端部17aは、トランジスタの能 動領域すなわち、能動構成要素が位置付けられる領域と、トランジスタの受動領 域、すなわち絶縁酸化膜17が配置され、かつベースの相互接続層27の主要部 分とベースのボンディング・パッドが見出される(図1aには示されていない) 領域との間の境界を構成するということのできるものである。もちろん、エミッ タの側にもまた、エミッタの相互接続金属およびエミッタのボンディング・パッ ド(図1aには示されていない)なる部分の備わる受動領域がある。パワー・ト ランジスタはまた、部分的に絶縁酸化膜17の上にある絶縁層27を含み得る。 本発明によると、フィールド・シールド25が、第1の金属相互接続層31と 絶縁酸化膜17との間に配置される。このフィールド・シールド25は、例えば n形にドープされたポリシリコンまたは金属の導電体であって、パワー・トラン ジスタのエミッタ19に接続されるべきである。この接続は、絶縁層27に少な くとも一つのコンタクト・ホール29をエッチングすることによって達成され、 前記コンタクト・ホール29は、エミッタの相互接続金属33で充填される。 このように、ベース・コレクター容量は、ベース・エミッタ容量とエミッタ・ コレクター容量に変換される。これらの後者の容量は、パワー・トランジスタの 増幅特性への影響に関しては、重要ではない。 横方向の大きさにおいて、本発明によるフィールド・シールドは、前述の第1 の受動領域に配置される。図1aにおいて、フィールド・シールド25は、明ら かに受動領域中に配置される能動領域に面する端部25aとともに、すなわち、 図1aにおいて絶縁酸化膜の端部17aの左に示されている。 図1bには、パワー・トランジスタの金属相互接続層31,33のための主要 マスク・レイアウトが示されていて、そこでは、本発明によるフィールド・シー ルドの横方向への延びが25で指示されている。ここでまた、第1の受動領域4 1が示されており、それは、とりわけ、ベースのボンディング・パッド45およ び、それぞれエミッタ領域21およびp+形にドープされたベース・コンタクト 領域47であって、それらの一部は図1bに示されているもののような能動構成 要素の備わる領域43からなる。これらの領域21,47は、金属相互接続層3 1,33に重ねられる。 図1aに示される詳細11は、図1bに示される金属エミッタ・アーム33の 一つに沿った断面図である。 さらに絶縁酸化膜の端部17aが指示され、また3つのコンタクト・ホール2 9も指示され、それらは絶縁層27にエッチされていて、3つの金属エミッタ・ アームからの金属で充填されており、それらは今度は、エミッタの金属相互接続 層33の一部を構成する。コンタクト・ホールの数は、エミッタ領域21の数お よび金属エミッタ・アームの数だけ多くあるのが好ましい。ベースの金属相互接 続層31の比較的大きな部分もまた図1bに示されている。このように、ベース 金属・コレクタ基板容量の大部分は、本改変により、フィールド・シールド25 に接続されるエミッタによって除去されるということが理解される。 さらに、本発明により、この容量を低減するのに取られるであろう行いは、好 ましくは、少なくとも約2−3μmの厚さを有する厚い絶縁酸化膜17を用いる ことである。このようにパワー・トランジスタの性能は、さらに向上する。 発明に関するバイポーラ・パワー・トランジスタの製造は、従来のプロセスに 1つの堆積工程、2つのマスキング工程および2つのエッチング工程を付け加え ることによって実行可能である。 ドープされ、エピタキシャルで堆積されたコレクタ層15上には、伝統的には 、薄い酸化膜層が堆積され、それに薄い窒化膜層が続く(図1aまたは図1bに は示されていない)。これらの薄膜層を通してベース19のイオン注入が行われ 、そしてそれに続いて、本発明によって、好ましくは約200−500nmの厚 さを有するシリコン層が堆積される。このシリコン層は比較的重くドープされ、 マスクされ、エッチバックされて、本発明に関わるフィールド・シールド25を 得る。ドーピングは、従来のプロセスに、その構造の裏がドープされるのと同時 に一体化されるか、または別のイオン注入において行われて良い。代わりに、フ ィールド・シールド25は金属でも製造されるが、その場合にはドーピングは必 要ではない。マスキングおよびエッチングは、図1aおよび図1bに示されるよ うに、パワー・トランジスタの受動領域にフィールド・シールドを配置するよう なやり方で行われなければならない。 絶縁層、特に、TEOS層が続いて堆積されるが、それはマスクされ、エッチ されて図1aに示される絶縁層27を得るためのものである。しかしながら、こ れは、本発明に関わるコンタクト・ホール29のエッチングがシリコンで止まっ てしまうため、2つの別の工程で行わなければならず、一方、エミッタ開口およ びベース・コンタクト開口の従来のエッチングは、窒化膜で止まってしまう。好 ましくは、絶縁層がマスクされ、エッチされて、まずコンタクト・ホール29を 得、そしてマスキングおよびエッチングが行われてエミッタ開口およびベース・ コンタクト開口を得る。そして製造プロセスは、従来のやり方で続けられる。 本発明による垂直バイポーラ・パワー・トランジスタは、無線周波数へのアプ リケーション、特に、無線基地局の増幅器段階で用いることを主に意図している が、また、例えば、ケーブルTVや衛星電話通信のために用いることもできる。 パワー・トランジスタの増幅特性は、発明に関わるフィールド・シールドを導 入することによって著しく向上させることができ、それは、ベース・エミッタお よびエミッタ・コレクタ容量を犠牲にして、ベース・コレクタ容量を低減するも のである。 本発明は、もちろん、上で記述され、また図面に示された実施例に限定される ものではなく、添付された請求の範囲内で変更されても良い。特に、本発明は、 材料、幾何構造または大きさによって限定されるものではない。本発明は、例え ば、シリコン、および化合物半導体、例えばガリウム砒素のようなIII−V族半 導体において実行されて良い。また、バイポーラ・パワー・トランジスタは、も ちろんpnp形のものであっても良い。
【手続補正書】特許法第184条の8第1項 【提出日】平成11年7月2日(1999.7.2) 【補正内容】 ここで、fTは最大境界周波数(maximum border freque ncy)(電流増幅用)、Rbはベース抵抗、そしてCbcはベース・コレクター 容量である。 このように、高パワー増幅を得るための3つの主要要素(キー・ファクター) は、最大境界周波数、最小ベース抵抗および最小ベース・コレクター容量である 。例えば、H.F.クック(H.F.Cooke)によるマイクロ波トランジス タ:理論と設計(Microwave transistors:theory and design)Proc.IEEE第59巻1163頁、1971年 もまた参照のこと。 エミッタにポリシリコンを用いることにより、イオン注入されただけのエミッ タに比べてベース抵抗が高くなり過ぎることなく、より高いカットオフ周波数( cut−off frequency)が得られるであろう。 ベース抵抗は、パワー・トランジスタの垂直方向の大きさを低減することによ って低減されるであろう。 ベース・コレクター容量は、接合容量および金属・基板容量の双方からなる。 接合容量は、最も少なくドープされた側、すなわちコレクター側におけるドーピ ングの度合いによって決定され、コレクター・ドーピングとベース・コレクタ・ ブレークダウン電圧との間の関係の故に、あまり調整することができない。 金属・基板容量は、上記で指摘されるようにフィールド酸化膜の厚さを増大さ せることにより、およびまた金属領域を最小限化することの双方により、周知技 術によって低減することができる。 本発明に関わるバイポーラ・パワー・トランジスタの製造は、1つの堆積工程 、2つのマスキング工程および2つのエッチング工程を、通常のプロセスに加え ることによって実行可能である。フィールド・シールドは、導電層を堆積し、続 けてマスキングおよびエッチングをすることによって作られる。エミッタへの電 気的な接続は、フィールド・シールド上に横たわる分離層中のコンタクト・ホー ルをマスキングおよびエッチングし、およびそれに続いて、前記コンタクト・ホ ールを、エミッタに接続される相互接続層で実質的に充填することによって達成 される。 本発明の利点は、発明に関わるフィールド・シールドが導入されるとき、パワ ー増幅器の増幅特性が著しく向上することにある。フィールド・シールドは、ベ ース・コレクター容量を、ベース・エミッタおよびエミッタ・コレクター容量を 犠牲にして低減する。後者のものは、パワー・トランジスタの増幅特性に関して は、重要ではない。 パワー増幅器の性能は、フィールド・シールドと組み合わされて厚いフィール ド酸化膜が用いられるときさらに向上する。 図面の簡単な説明 本発明は、以下により詳細に記述されるが、添付される図面が参照され、それ らは、本発明を例示して示しているに過ぎず、本発明の範囲をいかようにも制限 するのに取り上げられるものではない。 図1aは、高周波数へのアプリケーションを意図した発明に関わるバイポーラ ・パワー・トランジスタの詳細の断面図を示す。 図1bは、本発明による、パワー・トランジスタの金属相互接続層のための主 要マスク・レイアウトおよびフィールド・シールドを示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,ML,MR, NE,SN,TD,TG),AP(GH,GM,KE,L S,MW,SD,SZ,UG,ZW),EA(AM,AZ ,BY,KG,KZ,MD,RU,TJ,TM),AL ,AM,AT,AU,AZ,BA,BB,BG,BR, BY,CA,CH,CN,CU,CZ,DE,DK,E E,ES,FI,GB,GE,GH,GM,GW,HU ,ID,IL,IS,JP,KE,KG,KP,KR, KZ,LC,LK,LR,LS,LT,LU,LV,M D,MG,MK,MN,MW,MX,NO,NZ,PL ,PT,RO,RU,SD,SE,SG,SI,SK, SL,TJ,TM,TR,TT,UA,UG,UZ,V N,YU,ZW

Claims (1)

  1. 【特許請求の範囲】 1.基板と、その基板上の第1導電形のコレクター層と、そのコレクター層に 電気的に接続される第2導電形のベースと、そのベースに電気的に接続される前 記第1導電形のエミッタとからなり、前記ベースおよび前記エミッタは、それぞ れ金属相互接続層に電気的に接続され、かつ前記金属相互接続層は、少なくとも 部分的に絶縁酸化膜によって前記コレクター層から分離されている垂直バイポー ラ・パワー・トランジスタであって、前記ベース(19)に電気的に接続される 前記金属相互接続層(31)と前記絶縁酸化膜(17)との間に配置され、かつ 前記エミッタ(21)に電気的に接続されるフィールド・シールド(25)を特 徴とする前記垂直バイポーラ・パワー・トランジスタ。 2.前記フィールド・シールド(25)が、前記パワー・トランジスタの受動 領域(41)中に、特に、上に前記ベース(19)に電気的に接続される相互接 続層(31)および前記ベースに電気的に接続されるボンディング・パッドが配 置される領域中に配置されることを特徴とする請求項1に記載の垂直バイポーラ ・パワー・トランジスタ。 3.主としてシリコンから作られることを特徴とする請求項1または2に記載 の垂直バイポーラ・パワー・トランジスタ。 4.主として化合物半導体材料から、好ましくはガリウム砒素から作られるこ とを特徴とする請求項1または2に記載の垂直バイポーラ・パワー・トランジス タ。 5.前記フィールド・シールド(25)が、前記第1導電形にドープされてい ることを特徴とする請求項1−4のいずれか一つに記載の垂直バイポーラ・パワ ー・トランジスタ。 6.前記フィールド・シールド(25)が、金属から作られていることを特徴 とする請求項1−4のいずれか一つに記載の垂直バイポーラ・パワー・トランジ スタ。 7.いわゆる互いに噛み合った型のものであることを特徴とする請求項1−6 のいずれか一つに記載の垂直バイポーラ・パワー・トランジスタ。 8.基板上にコレクター層が堆積されて第1導電形にドープされ、そのコレク ター層に第2導電形のベースが電気接続されて配列され、そのベースに前記第1 導電形のエミッタが電気接続されて配列され、それらベースおよびエミッタにそ れぞれ金属相互接続層が電気接続されて配列され、およびそのコレクター層から その金属相互接続層を少なくとも部分的に分離する分離酸化膜が配列される垂直 バイポーラ・パワー・トランジスタの製造方法であって、 そのベース(19)に電気的に接続されるその金属相互接続層(31)とその 絶縁酸化膜(17)との間にフィールド・シールド(25)を配列し、かつ前記 フィールド・シールド(25)をそのエミッタ(21)に電気的に接続する工程 を特徴とする前記方法。 9.導電層を堆積し、前記層をマスクしてエッチすることによって前記フィー ルド・シールド(25)を配列する工程を特徴とする請求項8に記載の方法。 10.前記パワー・トランジスタの受動領域(41)に、特に、上に前記ベー ス(19)に電気的に接続される前記相互接続層(31)が配列される領域に、 前記フィールド・シールド(25)を配列することを特徴とする請求項8または 9に記載の方法。 11.前記フィールド・シールド(25)がシリコンから作られることを特徴 とする請求項8−10のいずれか一つに記載の方法。 12.前記フィールド・シールド(25)の上に絶縁層(27)を配列し、前 記絶縁層(27)にマスキングをし、かつエッチングバックすることによって前 記フィールド・シールド(25)にコンタクト・ホール(29)を作り出し、お よび前記コンタクト・ホール(29)を前記エミッタ(21)に電気的に接続さ れる前記金属相互接続層(33)で充填することによって、前記フィールド・シ ールド(25)を前記エミッタに電気的に接続することを特徴とする請求項8− 11のいずれか一つに記載の方法。
JP50699899A 1997-07-04 1998-05-25 バイポーラ・パワー・トランジスタおよび製造方法 Pending JP2002508889A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9702598A SE509780C2 (sv) 1997-07-04 1997-07-04 Bipolär effekttransistor och framställningsförfarande
SE9702598-5 1997-07-04
PCT/SE1998/000975 WO1999001900A1 (en) 1997-07-04 1998-05-25 Bipolar power transistor and manufacturing method

Publications (1)

Publication Number Publication Date
JP2002508889A true JP2002508889A (ja) 2002-03-19

Family

ID=20407650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50699899A Pending JP2002508889A (ja) 1997-07-04 1998-05-25 バイポーラ・パワー・トランジスタおよび製造方法

Country Status (10)

Country Link
US (2) US6077753A (ja)
EP (1) EP1027733A1 (ja)
JP (1) JP2002508889A (ja)
KR (1) KR20010014103A (ja)
CN (1) CN1261984A (ja)
AU (1) AU7682098A (ja)
CA (1) CA2294806A1 (ja)
SE (1) SE509780C2 (ja)
TW (1) TW420849B (ja)
WO (1) WO1999001900A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128142A (ja) * 2002-10-01 2004-04-22 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0215185D0 (en) 2002-07-01 2002-08-07 Genovision As Binding a target substance
US6841795B2 (en) * 2002-10-25 2005-01-11 The University Of Connecticut Semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
US6974969B2 (en) 2003-01-13 2005-12-13 The University Of Connecticut P-type quantum-well-base bipolar transistor device employing interdigitated base and emitter formed with a capping layer
US7109589B2 (en) * 2004-08-26 2006-09-19 Agere Systems Inc. Integrated circuit with substantially perpendicular wire bonds
US8429577B2 (en) * 2008-06-26 2013-04-23 Qualcomm Incorporated Predictive modeling of interconnect modules for advanced on-chip interconnect technology
US8483997B2 (en) 2008-06-26 2013-07-09 Qualcomm Incorporated Predictive modeling of contact and via modules for advanced on-chip interconnect technology
CN102403223B (zh) * 2011-10-25 2013-04-17 丹东安顺微电子有限公司 改善贮存时间Ts一致性的功率晶体管制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3302076A (en) * 1963-06-06 1967-01-31 Motorola Inc Semiconductor device with passivated junction
JPS51123562A (en) * 1975-04-21 1976-10-28 Sony Corp Production method of semiconductor device
US4573064A (en) * 1981-11-02 1986-02-25 Texas Instruments Incorporated GaAs/GaAlAs Heterojunction bipolar integrated circuit devices
JPS59188970A (ja) * 1983-04-12 1984-10-26 Nec Corp 半導体装置
JP2518886B2 (ja) * 1988-02-25 1996-07-31 富士通株式会社 バイポ―ラ型半導体装置の製造方法
US5204735A (en) * 1988-04-21 1993-04-20 Kabushiki Kaisha Toshiba High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same
JP2607616B2 (ja) * 1988-04-25 1997-05-07 富士通株式会社 半導体装置の製造方法
US4864379A (en) * 1988-05-20 1989-09-05 General Electric Company Bipolar transistor with field shields
JP2504547B2 (ja) * 1988-12-13 1996-06-05 日産自動車株式会社 バイポ―ラ形薄膜半導体装置
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US4918026A (en) * 1989-03-17 1990-04-17 Delco Electronics Corporation Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip
JP2808882B2 (ja) * 1990-05-07 1998-10-08 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2650519B2 (ja) * 1991-07-25 1997-09-03 株式会社日立製作所 横型絶縁ゲートトランジスタ
JPH05343413A (ja) * 1992-06-11 1993-12-24 Fujitsu Ltd バイポーラトランジスタとその製造方法
DE69307983T2 (de) * 1992-09-03 1997-05-28 Sgs Thomson Microelectronics Vertikal isolierter, monolithischer Hochleistungsbipolartransistor mit Topkollektor
DE69431609T2 (de) * 1993-04-08 2003-06-26 Koninkl Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit einem Bipolartransistor
US5373183A (en) * 1993-04-28 1994-12-13 Harris Corporation Integrated circuit with improved reverse bias breakdown
US5488252A (en) * 1994-08-16 1996-01-30 Telefonaktiebolaget L M Erricsson Layout for radio frequency power transistors
US5606195A (en) * 1995-12-26 1997-02-25 Hughes Electronics High-voltage bipolar transistor utilizing field-terminated bond-pad electrodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128142A (ja) * 2002-10-01 2004-04-22 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
JP4626935B2 (ja) * 2002-10-01 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20010014103A (ko) 2001-02-26
SE509780C2 (sv) 1999-03-08
EP1027733A1 (en) 2000-08-16
SE9702598L (sv) 1999-01-05
AU7682098A (en) 1999-01-25
TW420849B (en) 2001-02-01
WO1999001900A1 (en) 1999-01-14
US6077753A (en) 2000-06-20
CN1261984A (zh) 2000-08-02
SE9702598D0 (sv) 1997-07-04
US6239475B1 (en) 2001-05-29
CA2294806A1 (en) 1999-01-14

Similar Documents

Publication Publication Date Title
US6838348B2 (en) Integrated process for high voltage and high performance silicon-on-insulator bipolar devices
US8067290B2 (en) Bipolar transistor with base-collector-isolation without dielectric
US8492237B2 (en) Methods of fabricating a bipolar junction transistor with a self-aligned emitter and base
US7265018B2 (en) Method to build self-aligned NPN in advanced BiCMOS technology
US8338863B2 (en) Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance
Ehwald et al. Modular integration of high-performance SiGe: C HBTs in a deep submicron, epi-free CMOS process
US20030052388A1 (en) Varactor having improved Q-factor and method of fabricating the same using SiGe heterojunction bipolar transistor
JP2002508889A (ja) バイポーラ・パワー・トランジスタおよび製造方法
JP3863943B2 (ja) 半導体装置の製造方法
US6329259B1 (en) Collector-up RF power transistor
KR100208977B1 (ko) 초고속 쌍극성 트랜지스터의 제조방법
US5796157A (en) High-frequency lateral PNP transistor
JP2003500836A (ja) 改良型高周波パワー・トランジスタ
KR20060017812A (ko) fT와 fMAX가 높은 양극성 트랜지스터 및 그 제조방법
EP0724298B1 (en) Semiconductor device with bipolar transistor and fabrication method thereof
US7534685B2 (en) Method for fabrication of a capacitor, and a monolithically integrated circuit comprising such a capacitor
JP2001515278A (ja) バイポーラ電力用トランジスタとその製造法
JPS5915494B2 (ja) 半導体装置の製造方法
JPH0250475A (ja) 絶縁垂直スーパー・ベータ・バイポーラ・トランジスタの製造工程
US5698460A (en) Method of self-aligning an emitter contact in a planar heterojunction bipolar transistor and apparatus thereof
EP1238424B1 (en) Method of making a collector-up bipolar transistor
JPH06291132A (ja) バイポーラトランジスタ及びその製造方法
JP2002368002A (ja) 半導体装置およびその製造方法
JP2001085441A (ja) バイポーラトランジスタ
KR20000046478A (ko) 기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법