JP2504547B2 - バイポ―ラ形薄膜半導体装置 - Google Patents
バイポ―ラ形薄膜半導体装置Info
- Publication number
- JP2504547B2 JP2504547B2 JP31577988A JP31577988A JP2504547B2 JP 2504547 B2 JP2504547 B2 JP 2504547B2 JP 31577988 A JP31577988 A JP 31577988A JP 31577988 A JP31577988 A JP 31577988A JP 2504547 B2 JP2504547 B2 JP 2504547B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- collector
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 239000010409 thin film Substances 0.000 title claims description 30
- 238000000605 extraction Methods 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 26
- 230000003071 parasitic effect Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 230000003321 amplification Effects 0.000 description 14
- 238000003199 nucleic acid amplification method Methods 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66265—Thin film bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、半導体薄膜上に形成される横形のバイポー
ラトランジスタを有する半導体装置に関する。
ラトランジスタを有する半導体装置に関する。
B.従来の技術 本出願人は先に、特願昭62−148043号において、第11
図および第12図に示すようなバイポーラ形薄膜半導体装
置を提案した。第11図はそのバイポーラ形薄膜半導体装
置の平面図、第12図はそのXII−XII線断面図、第13図は
その等価回路図である。
図および第12図に示すようなバイポーラ形薄膜半導体装
置を提案した。第11図はそのバイポーラ形薄膜半導体装
置の平面図、第12図はそのXII−XII線断面図、第13図は
その等価回路図である。
この従来例は、積層形バイポーラトランジスタの欠点
を解消するために、エミッタ領域とベース引出し領域と
を同一平面上に形成することにより、トランジスタの製
造工程を簡易化し、コスト低減を図り、かつ、動作の信
頼性を高めるものである。
を解消するために、エミッタ領域とベース引出し領域と
を同一平面上に形成することにより、トランジスタの製
造工程を簡易化し、コスト低減を図り、かつ、動作の信
頼性を高めるものである。
第11図および第12図において、絶縁性基板21上に、半
導体薄膜としての多結晶シリコン層22が所要の厚さに堆
積され、かつ所定の形状にパターニングされている。多
結晶シリコン層22にはN+形エミッタ領域23が形成される
とともに、このN+形エミッタ領域23を囲むようにＰ形ベ
ース領域24aおよびP+形ベース引出し領域24bが形成さ
れ、これらの領域24aおよび24bを囲むようにＮ形コレク
タ領域25aおよびN+形コレクタ引出し領域25bが形成され
ている。また、N+形エミッタ領域23、Ｐ形ベース引出し
領域24b、およびN+形コレクタ引出し領域25bはそれぞ
れ、多結晶シリコン層22上に堆積した層間絶縁膜27に開
孔したコンタクトホールを介してエミッタ電極26E、ベ
ース電極26B、およびコレクタ電極26Cに接続されてい
る。
導体薄膜としての多結晶シリコン層22が所要の厚さに堆
積され、かつ所定の形状にパターニングされている。多
結晶シリコン層22にはN+形エミッタ領域23が形成される
とともに、このN+形エミッタ領域23を囲むようにＰ形ベ
ース領域24aおよびP+形ベース引出し領域24bが形成さ
れ、これらの領域24aおよび24bを囲むようにＮ形コレク
タ領域25aおよびN+形コレクタ引出し領域25bが形成され
ている。また、N+形エミッタ領域23、Ｐ形ベース引出し
領域24b、およびN+形コレクタ引出し領域25bはそれぞ
れ、多結晶シリコン層22上に堆積した層間絶縁膜27に開
孔したコンタクトホールを介してエミッタ電極26E、ベ
ース電極26B、およびコレクタ電極26Cに接続されてい
る。
ところで、Ｐ形ベース領域24aとN+形エミッタ領域23
とは多結晶シリコン層22上の同一マスクを用いた不純物
導入によって形成され、Ｐ形ベース領域24aのベース幅
Ｗは、Ｐ形ベース領域24aを形成するＰ形不純物とN+形
エミッタ領域23を形成するＮ形不純物との二重拡散によ
る横方向拡散長の差によって規定される。このため、極
めて狭い（数千Å）ベース幅Ｗが得られ、多結晶シリコ
ンのような小数キャリアの拡散長の短い材料でも適度な
電流増幅率hFEを持つバイポーラ形薄膜トランジスタを
作製できる。なお、ベース電極26BとＰ形ベース領域24a
とは、ベース幅Ｗより広い幅のP+形ベース引出し領域24
bを介してコンタクトされる。
とは多結晶シリコン層22上の同一マスクを用いた不純物
導入によって形成され、Ｐ形ベース領域24aのベース幅
Ｗは、Ｐ形ベース領域24aを形成するＰ形不純物とN+形
エミッタ領域23を形成するＮ形不純物との二重拡散によ
る横方向拡散長の差によって規定される。このため、極
めて狭い（数千Å）ベース幅Ｗが得られ、多結晶シリコ
ンのような小数キャリアの拡散長の短い材料でも適度な
電流増幅率hFEを持つバイポーラ形薄膜トランジスタを
作製できる。なお、ベース電極26BとＰ形ベース領域24a
とは、ベース幅Ｗより広い幅のP+形ベース引出し領域24
bを介してコンタクトされる。
C.発明が解決しようとする課題 このような構成により、多結晶シリコン層22には、N+
形エミッタ領域23、Ｐ形ベース領域24a、およびＮ形コ
レクタ領域25aによるNPNバイポーラトランジスタが形成
される。また、第11図および第12図の破線で示されるＸ
部分において、すなわちベース電極26B近傍のＰ形ベー
ス引き出し領域24bとN+形エミッタ領域23とのPN接合に
よって、寄生エミッタ・ベース間ダイオードが形成され
る。
形エミッタ領域23、Ｐ形ベース領域24a、およびＮ形コ
レクタ領域25aによるNPNバイポーラトランジスタが形成
される。また、第11図および第12図の破線で示されるＸ
部分において、すなわちベース電極26B近傍のＰ形ベー
ス引き出し領域24bとN+形エミッタ領域23とのPN接合に
よって、寄生エミッタ・ベース間ダイオードが形成され
る。
この寄生ダイオードの形成を抑えるためには、ベース
電極26Bを接続するためのベース引出し領域24bをエミッ
タ領域23とコレクタ領域26Cの間に配置するか、また
は、ベース引出し領域24bをベース領域24aの上部に設け
てトランジスタのコンタクト領域を立体的にする必要が
ある。しかし、前者の場合、ベース幅Ｗが広くなるため
所望の電流増幅率hFEが得られなくなり、後者の場合、
製造工程が複雑化するとともに、ベース領域24aとベー
ス引出し領域24bとの接続部分におけるベース幅Ｗを広
くせざるを得ないため、前者と同様に所望の電流増幅率
hFEが得られなくなる。したがって、第４図に示すよう
な構造にせざるを得ず、寄生ダイオードの形成は避けら
れない。
電極26Bを接続するためのベース引出し領域24bをエミッ
タ領域23とコレクタ領域26Cの間に配置するか、また
は、ベース引出し領域24bをベース領域24aの上部に設け
てトランジスタのコンタクト領域を立体的にする必要が
ある。しかし、前者の場合、ベース幅Ｗが広くなるため
所望の電流増幅率hFEが得られなくなり、後者の場合、
製造工程が複雑化するとともに、ベース領域24aとベー
ス引出し領域24bとの接続部分におけるベース幅Ｗを広
くせざるを得ないため、前者と同様に所望の電流増幅率
hFEが得られなくなる。したがって、第４図に示すよう
な構造にせざるを得ず、寄生ダイオードの形成は避けら
れない。
このようなバイポーラ形薄膜半導体装置の等価回路を
第13図に示す。第13図において、符号28が上述のように
構成されるNPNバイポーラトランジスタであり、そのベ
ース端子Ｂとエミッタ端子Ｅとの間に上述した寄生PNダ
イオード29が形成されている。
第13図に示す。第13図において、符号28が上述のように
構成されるNPNバイポーラトランジスタであり、そのベ
ース端子Ｂとエミッタ端子Ｅとの間に上述した寄生PNダ
イオード29が形成されている。
このため、トランジスタ動作時にこの寄生ダイオード
が順方向にバイアスされ、トランジスタ動作に寄与しな
い電流成分がエミッタ・ベース間に流れてその電流成分
だけベース電流IBが増加する。その結果、コレクタ電流
ICとベース電流IBとの比で定義される電流増幅率hFEが
低下するという問題がある。
が順方向にバイアスされ、トランジスタ動作に寄与しな
い電流成分がエミッタ・ベース間に流れてその電流成分
だけベース電流IBが増加する。その結果、コレクタ電流
ICとベース電流IBとの比で定義される電流増幅率hFEが
低下するという問題がある。
本発明の技術的課題は、横形バイポーラ薄膜半導体装
置において素子を大型化することなく電流増幅率hFEの
低下を防止してトランジスタ特性を向上させることにあ
る。
置において素子を大型化することなく電流増幅率hFEの
低下を防止してトランジスタ特性を向上させることにあ
る。
D.課題を解決するための手段 本発明は、絶縁性基板１上に積層された半導体薄膜に
形成された第１導電形のコレクタ領域5aと、前記半導体
薄膜に形成された第１導電形のエミッタ領域３と、前記
コレクタ領域5aと前記エミッタ領域３とに挟まれた所定
のベース幅Ｗを有する第２導電形のベース領域4aと、該
ベース領域4aに接続する第２導電形のベース引出し領域
4bとを具備し、前記ベース領域4aを形成する第２導電形
不純物と前記エミッタ領域３を形成する第１導電形不純
物とを、マスク材を用いたセルフアラインメントにより
拡散して前記ベース幅Ｗを規定するバイポーラ形薄膜半
導体装置に適用される。
形成された第１導電形のコレクタ領域5aと、前記半導体
薄膜に形成された第１導電形のエミッタ領域３と、前記
コレクタ領域5aと前記エミッタ領域３とに挟まれた所定
のベース幅Ｗを有する第２導電形のベース領域4aと、該
ベース領域4aに接続する第２導電形のベース引出し領域
4bとを具備し、前記ベース領域4aを形成する第２導電形
不純物と前記エミッタ領域３を形成する第１導電形不純
物とを、マスク材を用いたセルフアラインメントにより
拡散して前記ベース幅Ｗを規定するバイポーラ形薄膜半
導体装置に適用される。
そして、上述の問題点は、前記エミッタ領域３と前記
ベース引出し領域4bとを、その間に寄生ダイオードが形
成されないように互いに分離して同一平面上に設け、か
つ、ベース・コレクタ間の順バイアス時に逆バイアスさ
れベースからコレクタへの電流の流れを阻止するダイオ
ードをコレクタ領域側に形成して解決される。
ベース引出し領域4bとを、その間に寄生ダイオードが形
成されないように互いに分離して同一平面上に設け、か
つ、ベース・コレクタ間の順バイアス時に逆バイアスさ
れベースからコレクタへの電流の流れを阻止するダイオ
ードをコレクタ領域側に形成して解決される。
E.作用 同一平面上に設けられたエミッタ領域３とベース引出
し領域4bとは互いに分離されるため、エミッタ・ベース
間には寄生ダイオードが形成されない。このため、トラ
ンジスタオン時のベース電流が低減でき、電流増幅率h
FEの低下が防止される。さらに、寄生ダイオードによる
容量も生じないから、トランジスタの遮断周波数も向上
する。加えて、ベース・コレクタ間が順バイアスされる
ときには、逆流防止用ダイオードが逆バイアスされこれ
によりベースからコレクタへの電流の流れが阻止され
る。
し領域4bとは互いに分離されるため、エミッタ・ベース
間には寄生ダイオードが形成されない。このため、トラ
ンジスタオン時のベース電流が低減でき、電流増幅率h
FEの低下が防止される。さらに、寄生ダイオードによる
容量も生じないから、トランジスタの遮断周波数も向上
する。加えて、ベース・コレクタ間が順バイアスされる
ときには、逆流防止用ダイオードが逆バイアスされこれ
によりベースからコレクタへの電流の流れが阻止され
る。
F.実施例 第１図および第２図により本発明に係るバイポーラ形
薄膜半導体装置の一実施例を説明する。第１図は、バイ
ポーラ形薄膜半導体装置を示す平面図、第２図（ａ），
（ｂ），（ｃ），（ｄ）は、それぞれ第１図のａ−ａ線
断面図、ｂ−ｂ線断面図、ｃ−ｃ線断面図、ｄ−ｄ線断
面図である。
薄膜半導体装置の一実施例を説明する。第１図は、バイ
ポーラ形薄膜半導体装置を示す平面図、第２図（ａ），
（ｂ），（ｃ），（ｄ）は、それぞれ第１図のａ−ａ線
断面図、ｂ−ｂ線断面図、ｃ−ｃ線断面図、ｄ−ｄ線断
面図である。
第１図および第２図において、絶縁性基板１上に半導
体薄膜としての多結晶シリコン層２が所要の厚さに堆積
され、かつ所定の形状にパターニングされている。そし
てこの多結晶シリコン層２の所定領域上にマスク材10が
形成されている。このマスク材10直下の多結晶シリコン
層２には、低濃度のＮ形コレクタ領域5aとＰ形ベース領
域4aとが接して形成されている。
体薄膜としての多結晶シリコン層２が所要の厚さに堆積
され、かつ所定の形状にパターニングされている。そし
てこの多結晶シリコン層２の所定領域上にマスク材10が
形成されている。このマスク材10直下の多結晶シリコン
層２には、低濃度のＮ形コレクタ領域5aとＰ形ベース領
域4aとが接して形成されている。
マスク材10直下以外の多結晶シリコン層２には、Ｎ形
コレクタ領域5aと接してP+形コレクタ引出し領域5bが形
成されるとともに、第１図および第２図（ａ）に示され
るように、Ｐ形ベース領域4aと接してN+形エミッタ領域
３が形成されている。そしてこのN+形エミッタ領域３と
Ｎ形コレクタ領域5aとに挟まれたＰ形ベース領域4aは、
極めて狭い（数千Å）ベース幅Ｗとされる。なおこのベ
ース幅Ｗは、後の製造方法の説明において詳しく述べる
が、マスク材10をマスクとしてＰ形ベース領域4aを形成
するＰ形不純物とＮ形コレクタ領域5aを形成するＮ形不
純物を二重拡散して多結晶シリコン層２に導入し、２種
類の不純物の横方向拡散長の差によって規定される。
コレクタ領域5aと接してP+形コレクタ引出し領域5bが形
成されるとともに、第１図および第２図（ａ）に示され
るように、Ｐ形ベース領域4aと接してN+形エミッタ領域
３が形成されている。そしてこのN+形エミッタ領域３と
Ｎ形コレクタ領域5aとに挟まれたＰ形ベース領域4aは、
極めて狭い（数千Å）ベース幅Ｗとされる。なおこのベ
ース幅Ｗは、後の製造方法の説明において詳しく述べる
が、マスク材10をマスクとしてＰ形ベース領域4aを形成
するＰ形不純物とＮ形コレクタ領域5aを形成するＮ形不
純物を二重拡散して多結晶シリコン層２に導入し、２種
類の不純物の横方向拡散長の差によって規定される。
さらに、第１図および第２図（ｂ）に示されるよう
に、マスク材10直下以外の多結晶シリコン層２には、Ｐ
形ベース領域4aと接してP+形ベース引出し領域4bが形成
されている。そしてこのP+形ベース引出し領域4bとN+形
エミッタ領域３とは、第１図および第２図（ｃ）に示さ
れるように、マスク材10直下以外の領域においては層間
絶縁膜７によって分離される。また第１図に示すように
マスク材10直下においては、Ｐ形ベース引出し領域4bと
N+形エミッタ領域３がＰ形ベース領域4aにそのベース幅
方向でラップするようにそれぞれ接続される。すなわ
ち、Ｐ形ベース引出し領域4bとN+形エミッタ領域３とは
ベース領域4a内でのみ接続される。なお、ベース領域4a
はマスク直下に形成する必要があるが、エミッタ領域３
とベース引出し領域4bはマスク直下になくても、マスク
の境界面でベース領域4aとベース引出し領域4bおよびエ
ミッタ領域３を接続させてもよい。
に、マスク材10直下以外の多結晶シリコン層２には、Ｐ
形ベース領域4aと接してP+形ベース引出し領域4bが形成
されている。そしてこのP+形ベース引出し領域4bとN+形
エミッタ領域３とは、第１図および第２図（ｃ）に示さ
れるように、マスク材10直下以外の領域においては層間
絶縁膜７によって分離される。また第１図に示すように
マスク材10直下においては、Ｐ形ベース引出し領域4bと
N+形エミッタ領域３がＰ形ベース領域4aにそのベース幅
方向でラップするようにそれぞれ接続される。すなわ
ち、Ｐ形ベース引出し領域4bとN+形エミッタ領域３とは
ベース領域4a内でのみ接続される。なお、ベース領域4a
はマスク直下に形成する必要があるが、エミッタ領域３
とベース引出し領域4bはマスク直下になくても、マスク
の境界面でベース領域4aとベース引出し領域4bおよびエ
ミッタ領域３を接続させてもよい。
また、N+形エミッタ領域３、P+形ベース引出し領域4
b、およびP+形コレクタ引出し領域5bはそれぞれ、多結
晶シリコン層２上に堆積した層間絶縁膜７に開孔したコ
ンタクトホールを介してエミッタ電極6E、ベース電極6
B、およびコレクタ電極6Cに接続されている。
b、およびP+形コレクタ引出し領域5bはそれぞれ、多結
晶シリコン層２上に堆積した層間絶縁膜７に開孔したコ
ンタクトホールを介してエミッタ電極6E、ベース電極6
B、およびコレクタ電極6Cに接続されている。
次に、このように構成されるバイポーラ形薄膜半導体
装置の製造方法を説明する。第３図はその製造方法を示
す工程図であり、（a1）〜（a4）はそれぞれ、各工程に
おける平面図およびこの平面図のａ−ａ線断面、ｂ−ｂ
線断面、ｄ−ｄ線断面の各断面図を示す。なお、これら
（a2）〜（g2），（a3）〜（g3），（a4）〜（g4）の各
断面図は第２図（ｂ），（ａ），（ｄ）にそれぞれ対応
する。
装置の製造方法を説明する。第３図はその製造方法を示
す工程図であり、（a1）〜（a4）はそれぞれ、各工程に
おける平面図およびこの平面図のａ−ａ線断面、ｂ−ｂ
線断面、ｄ−ｄ線断面の各断面図を示す。なお、これら
（a2）〜（g2），（a3）〜（g3），（a4）〜（g4）の各
断面図は第２図（ｂ），（ａ），（ｄ）にそれぞれ対応
する。
（ａ）：第３図（a1）〜（a4）において、絶縁性基板１
上に、半導体薄膜として多結晶シリコン層２を所要の厚
さに堆積し、例えばリンＰまたはヒ素AsのＮ形不純物を
所要量添加してアニール処理を行ない、低濃度のＮ形不
純物領域11を形成する。次いで、このＮ形不純物領域11
上にマスク材10を形成して、所定の形状にパターニング
する。このマスク材10は、例えばシリコン酸化膜あるい
はシリコン酸化膜上に多結晶シリコン層が堆積されてい
る二層膜などから構成されている。
上に、半導体薄膜として多結晶シリコン層２を所要の厚
さに堆積し、例えばリンＰまたはヒ素AsのＮ形不純物を
所要量添加してアニール処理を行ない、低濃度のＮ形不
純物領域11を形成する。次いで、このＮ形不純物領域11
上にマスク材10を形成して、所定の形状にパターニング
する。このマスク材10は、例えばシリコン酸化膜あるい
はシリコン酸化膜上に多結晶シリコン層が堆積されてい
る二層膜などから構成されている。
（ｂ）：第３図（b1）〜（b4）に示すように、マスク材
10および所定の形状のレジスト（図示せず）をマスクと
するイオン注入法により、例えばホウ素ＢなどのＰ形不
純物を所要量添加してアニール処理を行ない、横方向へ
の熱拡散によってマスク材10の両側からその直下にまで
延びているＰ形不純物領域12,13を形成する。
10および所定の形状のレジスト（図示せず）をマスクと
するイオン注入法により、例えばホウ素ＢなどのＰ形不
純物を所要量添加してアニール処理を行ない、横方向へ
の熱拡散によってマスク材10の両側からその直下にまで
延びているＰ形不純物領域12,13を形成する。
（ｃ）：第３図（c1）〜（c4）に示すように、マスク材
10および所定の形状のレジスト（図示せず）を用いて多
結晶シリコン層２のエッチングを行ない、所定の形状に
パターニングする。このパターニングによって、コレク
タ領域、コレクタ引出し領域、ベース領域、ベース引出
し領域、およびエミッタ領域となるべき各領域11a,13a,
12a,12b,12cのパターンを形成する。これらの領域のう
ち領域11aは、そのままＮ形コレクタ領域5aを形成す
る。また、このときマスク材10直下においては、ベース
引出し領域となる領域12bおよびエミッタ領域となる領
域12cがそれぞれ、ベース領域となる領域12aに接続され
ると同時に、マスク材10直下以外においては、ベース引
出し領域となる領域12bとエミッタ領域となる領域12cと
が互いに分離される。
10および所定の形状のレジスト（図示せず）を用いて多
結晶シリコン層２のエッチングを行ない、所定の形状に
パターニングする。このパターニングによって、コレク
タ領域、コレクタ引出し領域、ベース領域、ベース引出
し領域、およびエミッタ領域となるべき各領域11a,13a,
12a,12b,12cのパターンを形成する。これらの領域のう
ち領域11aは、そのままＮ形コレクタ領域5aを形成す
る。また、このときマスク材10直下においては、ベース
引出し領域となる領域12bおよびエミッタ領域となる領
域12cがそれぞれ、ベース領域となる領域12aに接続され
ると同時に、マスク材10直下以外においては、ベース引
出し領域となる領域12bとエミッタ領域となる領域12cと
が互いに分離される。
（ｄ）：第３図（d1）〜（d4）に示すように、マスク材
10および所定の形状のレジスト（図示せず）をマスクと
するイオン注入法により、例えばホウ素ＢなどのＰ形不
純物を所要量添加して領域12b,13aにP+形コレクタ引出
し領域5bおよびP+形ベース引出し領域4bを形成する。
10および所定の形状のレジスト（図示せず）をマスクと
するイオン注入法により、例えばホウ素ＢなどのＰ形不
純物を所要量添加して領域12b,13aにP+形コレクタ引出
し領域5bおよびP+形ベース引出し領域4bを形成する。
（ｅ）：第３図（e1）〜（e4）に示すように、マスク材
10および所定の形状のレジスト（図示せず）をマスクと
するイオン注入法により、例えばリンＰまたはヒ素Asの
Ｎ形不純物を所要量添加してアニール処理を行ない、領
域12cにN+形エミッタ領域３を形成する。このとき、N+
形エミッタ領域３は横方向への熱拡散によってマスク材
10直下にまで延び、この結果、領域12aにＰ形ベース領
域4aが形成される。
10および所定の形状のレジスト（図示せず）をマスクと
するイオン注入法により、例えばリンＰまたはヒ素Asの
Ｎ形不純物を所要量添加してアニール処理を行ない、領
域12cにN+形エミッタ領域３を形成する。このとき、N+
形エミッタ領域３は横方向への熱拡散によってマスク材
10直下にまで延び、この結果、領域12aにＰ形ベース領
域4aが形成される。
ここで、Ｎ形コレクタ領域5aとN+形エミッタ領域３と
に挟まれたＰ形ベース領域4aの幅Ｗは、マスク材10を用
いてＰ形ベース領域4aを形成するために導入されるＰ形
不純物の横方向拡散長と、N+形エミッタ領域３を形成す
るために導入されるＮ形不純物の横方向拡散長との差に
よって規定される。したがって、これらＰ形およびＮ形
不純物の拡散条件を制御することにより、極めて狭い所
望のベース幅Ｗを有するＰ形ベース領域4aを形成するこ
とができる。
に挟まれたＰ形ベース領域4aの幅Ｗは、マスク材10を用
いてＰ形ベース領域4aを形成するために導入されるＰ形
不純物の横方向拡散長と、N+形エミッタ領域３を形成す
るために導入されるＮ形不純物の横方向拡散長との差に
よって規定される。したがって、これらＰ形およびＮ形
不純物の拡散条件を制御することにより、極めて狭い所
望のベース幅Ｗを有するＰ形ベース領域4aを形成するこ
とができる。
（ｆ）：第３図（f1）〜（f4）に示すとおり、全面に層
間絶縁膜７を堆積させた後、N+形エミッタ領域３、P+形
ベース引出し領域4b、およびP+形コレクタ引出し領域5b
上の所定の位置にそれぞれエミッタコンタクトホール1
3、ベースコンタクトホール14、およびコレクタコンタ
クトホール15を開孔する。
間絶縁膜７を堆積させた後、N+形エミッタ領域３、P+形
ベース引出し領域4b、およびP+形コレクタ引出し領域5b
上の所定の位置にそれぞれエミッタコンタクトホール1
3、ベースコンタクトホール14、およびコレクタコンタ
クトホール15を開孔する。
（ｇ）：第３図（g1）〜（g4）に示すとおり、全面にア
ルミニウムAlを堆積させた後、所定の形状にパターニン
グして、それぞれN+形エミッタ領域３、P+形ベース引出
し領域4b、およびP+形コレクタ引出し領域5bに接続され
るエミッタ電極6E、ベース電極6B、およびコレクタ電極
6Cを形成する。
ルミニウムAlを堆積させた後、所定の形状にパターニン
グして、それぞれN+形エミッタ領域３、P+形ベース引出
し領域4b、およびP+形コレクタ引出し領域5bに接続され
るエミッタ電極6E、ベース電極6B、およびコレクタ電極
6Cを形成する。
以上の製造プロセスにより、第１図および第２図に示
したバイポーラ形薄膜半導体装置が形成される。
したバイポーラ形薄膜半導体装置が形成される。
なお、上記の製造方法において、第３図（c1）〜（c
4）における多結晶シリコン層２のパターニング、第３
図（d1）〜（d4）におけるＰ形不純物のイオン注入、第
３図（e1）〜（e4）におけるＮ形不純物のイオン注入
は、その順番を任意に入れ替えてもよい。例えば、第３
図（d1）〜（d4）におけるＰ形不純物のイオン注入およ
び第３図（e1）〜（e4）におけるＮ形不純物のイオン注
入を行なった後に多結晶シリコン層２のパターニングを
行なってもよい。この場合、多結晶シリコン層２のパタ
ーニングの後に、マスク材10をエッチング除去してもよ
い。
4）における多結晶シリコン層２のパターニング、第３
図（d1）〜（d4）におけるＰ形不純物のイオン注入、第
３図（e1）〜（e4）におけるＮ形不純物のイオン注入
は、その順番を任意に入れ替えてもよい。例えば、第３
図（d1）〜（d4）におけるＰ形不純物のイオン注入およ
び第３図（e1）〜（e4）におけるＮ形不純物のイオン注
入を行なった後に多結晶シリコン層２のパターニングを
行なってもよい。この場合、多結晶シリコン層２のパタ
ーニングの後に、マスク材10をエッチング除去してもよ
い。
このように本実施例においては、上記特願昭62−1480
43号のバイポーラ形薄膜半導体装置と同様にして、同一
マスク材を用いた二重拡散法により極めて狭いベース幅
Ｗを有するＰ形ベース領域4aを形成することができるた
め、電流増幅率hFEを大きくすることができる、また低
濃度のＮ形コレクタ領域5aを設けているため、耐圧を高
くすることができる。
43号のバイポーラ形薄膜半導体装置と同様にして、同一
マスク材を用いた二重拡散法により極めて狭いベース幅
Ｗを有するＰ形ベース領域4aを形成することができるた
め、電流増幅率hFEを大きくすることができる、また低
濃度のＮ形コレクタ領域5aを設けているため、耐圧を高
くすることができる。
すなわち、 マスク材10直下以外では、ベース電極6Bと接続される
P+形ベース引出し領域4bとN+形エミッタ領域３とが互い
に分離され、マスク材10直下では、N+形エミッタ領域３
とP+形ベース引出し領域4bとがＰ形ベース領域4aを介し
ベース幅Ｗよりも短い接触長で互いに接するため、エミ
ッタ・ベース間にはPN接合による寄生ダイオード（第13
図の符号29で示したダイオード）が形成されない。従っ
て、すべてのベース電流IBがトランジスタ動作に寄与す
るようになり、寄生ダイオードの形成による電流増幅率
hFEの低下を防ぐことができる。
P+形ベース引出し領域4bとN+形エミッタ領域３とが互い
に分離され、マスク材10直下では、N+形エミッタ領域３
とP+形ベース引出し領域4bとがＰ形ベース領域4aを介し
ベース幅Ｗよりも短い接触長で互いに接するため、エミ
ッタ・ベース間にはPN接合による寄生ダイオード（第13
図の符号29で示したダイオード）が形成されない。従っ
て、すべてのベース電流IBがトランジスタ動作に寄与す
るようになり、寄生ダイオードの形成による電流増幅率
hFEの低下を防ぐことができる。
また、エミッタ・ベース接合が順バイアスされ、コレ
クタ・ベース接合は逆バイアスされるバイポーラトラン
ジスタの動作時において、コレクタ・ベース接合に生じ
る空乏層は、Ｐ形ベース領域4aよりも低不純物濃度に形
成されている低濃度コレクタ領域5a側に拡がる。したが
って、Ｐ形ベース領域4aは前述したように狭幅に形成さ
れていても、エミッタ・コレクタ間のパンチスルーが起
きにくくなって高耐圧特性が得られる。
クタ・ベース接合は逆バイアスされるバイポーラトラン
ジスタの動作時において、コレクタ・ベース接合に生じ
る空乏層は、Ｐ形ベース領域4aよりも低不純物濃度に形
成されている低濃度コレクタ領域5a側に拡がる。したが
って、Ｐ形ベース領域4aは前述したように狭幅に形成さ
れていても、エミッタ・コレクタ間のパンチスルーが起
きにくくなって高耐圧特性が得られる。
さらにまた、エミッタ・ベース間に従来形成されてい
た寄生ダイオードが形成されないので、この寄生ダイオ
ードの接合容量によるエミッタ・ベース間の寄生容量が
なくなり、その結果、トランジスタの動作速度を速くす
ることができ、遮断周波数fTを高くすることもできる。
た寄生ダイオードが形成されないので、この寄生ダイオ
ードの接合容量によるエミッタ・ベース間の寄生容量が
なくなり、その結果、トランジスタの動作速度を速くす
ることができ、遮断周波数fTを高くすることもできる。
さらにまた次のような効果を有する。
以上説明した〜の効果は、本出願人が先に特願昭
63−198173号明細書で提案した第４図および第５図に示
す構造のバイポーラトランジスタでも達成できる。この
バイポーラトランジスタと本実施例のバイポーラトラン
ジスタとの相異は、本実施例のP+形コレクタ引出し領域
5bをN+形コレクタ引出し領域50bとしている点である。
63−198173号明細書で提案した第４図および第５図に示
す構造のバイポーラトランジスタでも達成できる。この
バイポーラトランジスタと本実施例のバイポーラトラン
ジスタとの相異は、本実施例のP+形コレクタ引出し領域
5bをN+形コレクタ引出し領域50bとしている点である。
しかしながら、この第４図に示す薄膜半導体装置にお
いては、ベース・エミッタ間に流れる電流は細長いベー
ス引出し領域4bを通って流れるため、ベース・エミッタ
間抵抗REがベース・コレクタ間抵抗RCより大きく次の問
題がある。
いては、ベース・エミッタ間に流れる電流は細長いベー
ス引出し領域4bを通って流れるため、ベース・エミッタ
間抵抗REがベース・コレクタ間抵抗RCより大きく次の問
題がある。
第６図はベース・コレクタ間のPN接合およびベース・
エミッタ間のPN接合をそれぞれダイオードD1,D2として
見たときの第４図に示すバイポーラトランジスタの等価
回路を示す。抵抗REがRCより大きいために、エミッタ・
ベース間電流IEを流すためのベース電圧VBEが大きくな
る。ベース電圧VBEがコレクタ電圧VCEよりも大きくなる
とベース・コレクタ間のPN接合ダイオードD1が順バイア
スされ、電流がベースからコレクタに向かって逆流して
しまう。
エミッタ間のPN接合をそれぞれダイオードD1,D2として
見たときの第４図に示すバイポーラトランジスタの等価
回路を示す。抵抗REがRCより大きいために、エミッタ・
ベース間電流IEを流すためのベース電圧VBEが大きくな
る。ベース電圧VBEがコレクタ電圧VCEよりも大きくなる
とベース・コレクタ間のPN接合ダイオードD1が順バイア
スされ、電流がベースからコレクタに向かって逆流して
しまう。
そこで、本発明では、ベース・コレクタ間に逆流防止
用ダイオードを設けている。つまり、コレクタ引出し領
域5bをP+形とし、第１図および第２図において、コレク
タ引出し領域5bとコレクタ領域5aとの間にできたPN接合
がコレクタ側へのベース電流の逆流防止用のダイオード
として働くようにした。
用ダイオードを設けている。つまり、コレクタ引出し領
域5bをP+形とし、第１図および第２図において、コレク
タ引出し領域5bとコレクタ領域5aとの間にできたPN接合
がコレクタ側へのベース電流の逆流防止用のダイオード
として働くようにした。
第７図はその等価回路であり、D3が逆流防止用ダイオ
ードである。N+形コレクタ領域5aとＰ形ベース領域4aに
おけるコレクタ・ベース間PN接合が順バイアスされる条
件では、逆流防止用ダイオードD3が逆バイアスされるた
めに電流が流れず、コレクタ側へのベース電流の逆流を
防止できる。また、コレクタ・ベース間PN接合が逆バイ
アスされNPNバイポーラトランジスタが動作する条件で
は、ダイオードD3が順バイアスされるためにコレクタか
らエミッタに向かって電流が流れる。
ードである。N+形コレクタ領域5aとＰ形ベース領域4aに
おけるコレクタ・ベース間PN接合が順バイアスされる条
件では、逆流防止用ダイオードD3が逆バイアスされるた
めに電流が流れず、コレクタ側へのベース電流の逆流を
防止できる。また、コレクタ・ベース間PN接合が逆バイ
アスされNPNバイポーラトランジスタが動作する条件で
は、ダイオードD3が順バイアスされるためにコレクタか
らエミッタに向かって電流が流れる。
さらに、コレクタ引出し領域5bをＰ形にしたので、コ
レクタ引出し領域5b,コレクタ領域5a,ベース領域4aによ
ってPNPバイポーラトランジスタが形成され、次のよう
な利点もある。
レクタ引出し領域5b,コレクタ領域5a,ベース領域4aによ
ってPNPバイポーラトランジスタが形成され、次のよう
な利点もある。
第８図はこのPNPバイポーラトランジスタを含む第１
図に示す半導体装置の等価回路を示す。ここでNPNバイ
ポーラトランジスタQ1の電流増幅率hFE0は、 hFE0＝IC0/IB0 であり、第４図および第５図に示す既提案のバイポーラ
トランジスタの電流増幅率hFEと同一である。PNPバイポ
ーラトランジスタQ2の電流増幅率をhFE1とするとき、第
８図に等価回路で示す本発明に係る半導体装置の電流増
幅率hFEは、 となり、NPNバイポーラトランジスタ単体の場合の電流
増幅率hFE0よりも大きくなる。
図に示す半導体装置の等価回路を示す。ここでNPNバイ
ポーラトランジスタQ1の電流増幅率hFE0は、 hFE0＝IC0/IB0 であり、第４図および第５図に示す既提案のバイポーラ
トランジスタの電流増幅率hFEと同一である。PNPバイポ
ーラトランジスタQ2の電流増幅率をhFE1とするとき、第
８図に等価回路で示す本発明に係る半導体装置の電流増
幅率hFEは、 となり、NPNバイポーラトランジスタ単体の場合の電流
増幅率hFE0よりも大きくなる。
第９図および第10図は他の実施例を示す。
この実施例は、コレクタ領域5aとコレクタ引出し領域
5bとの間にPN接合ダイオードD3を形成するのに代えて、
コレクタ領域5aに連なるコレクタ引出し領域35bの不純
物濃度を濃くせず、さらに、コレクタ電極6Cとして、Ｎ
形コレクタ引出し領域35bとの間でショットキーバリア
を形成する金属（例えば、Al）を用いることにより、コ
レクタ側にショットキーダイオードD4を形成したもので
ある。ショットキーダイオードD4が逆流防止用PN接合ダ
イオードD3と同一の作用を有し、上述したと同様にコレ
クタ側へのベース電流の逆流が防止される。
5bとの間にPN接合ダイオードD3を形成するのに代えて、
コレクタ領域5aに連なるコレクタ引出し領域35bの不純
物濃度を濃くせず、さらに、コレクタ電極6Cとして、Ｎ
形コレクタ引出し領域35bとの間でショットキーバリア
を形成する金属（例えば、Al）を用いることにより、コ
レクタ側にショットキーダイオードD4を形成したもので
ある。ショットキーダイオードD4が逆流防止用PN接合ダ
イオードD3と同一の作用を有し、上述したと同様にコレ
クタ側へのベース電流の逆流が防止される。
なお以上では、NPNトランジスタについて説明した
が、PNPトランジスタにも同様に本発明を適用できる。
さらに、本発明を逸脱しない限りバイポーラトランジス
タの各領域のレイアウトは実施例に限定されない。
が、PNPトランジスタにも同様に本発明を適用できる。
さらに、本発明を逸脱しない限りバイポーラトランジス
タの各領域のレイアウトは実施例に限定されない。
G.発明の効果 以上の通り本発明によれば、マスク材を用いたセルフ
アラインメントによりベース幅を規定するバイポーラ形
薄膜半導体装置において、エミッタ領域とベース引出し
領域とを同一平面上に設け、かつ、寄生ダイオードが形
成されないように両領域を分離したため、製造工程を簡
易化してコスト低減を図ることができるとともに、動作
の信頼性を高めることができる。したがって、ベース幅
を極めて狭小にしても寄生ダイオードの形成を抑えるこ
とができ、電流増幅率hFEの低下が防止されるととも
に、寄生容量の発生も回避されて遮断周波数fTを向上さ
せることができる。
アラインメントによりベース幅を規定するバイポーラ形
薄膜半導体装置において、エミッタ領域とベース引出し
領域とを同一平面上に設け、かつ、寄生ダイオードが形
成されないように両領域を分離したため、製造工程を簡
易化してコスト低減を図ることができるとともに、動作
の信頼性を高めることができる。したがって、ベース幅
を極めて狭小にしても寄生ダイオードの形成を抑えるこ
とができ、電流増幅率hFEの低下が防止されるととも
に、寄生容量の発生も回避されて遮断周波数fTを向上さ
せることができる。
加えて、コレクタ領域側にベースからコレクタ側への
電流の逆流を防止するダイオードを形成したので、ベー
ス電圧がコレクタ電圧よりも大きくなってもベースから
コレクタへの電流の逆流が防止される。
電流の逆流を防止するダイオードを形成したので、ベー
ス電圧がコレクタ電圧よりも大きくなってもベースから
コレクタへの電流の逆流が防止される。
第１図は本発明の一実施例によるバイポーラ形薄膜半導
体装置を示す平面図、第２図（ａ）〜（ｄ）はそれぞれ
第１図のａ−a,b−b,c−c,d−ｄ線に沿う断面図、第３
図は本発明の一実施例によるバイポーラ形薄膜半導体装
置の製造方法を示すそれぞれ工程図、第４図は本出願人
が特願昭63−198173号明細書で提案したバイポーラ形薄
膜半導体装置を示す平面図、第５図は第４図のＶ−Ｖ線
断面図、第６図はそのバイポーラ形薄膜半導体装置を示
す等価回路図、第７図は逆流防止用PN接合ダイオードを
示す第１図のバイポーラトランジスタの等価回路図、第
８図はPNPバイポーラトランジスタを示す第１図の半導
体装置の等価回路図、第９図は他の実施例示す半導体装
置の平面図、第10図はそのＸ−Ｘ線断面図である。 第11図は本出願人が特願昭62−1480433号明細書で提案
したバイポーラ形薄膜半導体装置を示す平面図、第12図
は第11図のXII−XII線断面図、第13図はそのバイポーラ
形薄膜半導体装置を示す等価回路図である。 1:絶縁性基板、2:多結晶シリコン層 3:N+形エミッタ領域 4a:P形ベース領域 4b:P形ベース引出し領域 5a:N形コレクタ領域 5b:P+形コレクタ引出し領域 6E:エミッタ電極、6B:ベース電極 6C:コレクタ電極、7:層間絶縁膜 10:マスク材 35b:N+形コレクタ引出し領域 D3:逆流防止用PN接合ダイオード D4:逆流防止用ショットキーダイオード
体装置を示す平面図、第２図（ａ）〜（ｄ）はそれぞれ
第１図のａ−a,b−b,c−c,d−ｄ線に沿う断面図、第３
図は本発明の一実施例によるバイポーラ形薄膜半導体装
置の製造方法を示すそれぞれ工程図、第４図は本出願人
が特願昭63−198173号明細書で提案したバイポーラ形薄
膜半導体装置を示す平面図、第５図は第４図のＶ−Ｖ線
断面図、第６図はそのバイポーラ形薄膜半導体装置を示
す等価回路図、第７図は逆流防止用PN接合ダイオードを
示す第１図のバイポーラトランジスタの等価回路図、第
８図はPNPバイポーラトランジスタを示す第１図の半導
体装置の等価回路図、第９図は他の実施例示す半導体装
置の平面図、第10図はそのＸ−Ｘ線断面図である。 第11図は本出願人が特願昭62−1480433号明細書で提案
したバイポーラ形薄膜半導体装置を示す平面図、第12図
は第11図のXII−XII線断面図、第13図はそのバイポーラ
形薄膜半導体装置を示す等価回路図である。 1:絶縁性基板、2:多結晶シリコン層 3:N+形エミッタ領域 4a:P形ベース領域 4b:P形ベース引出し領域 5a:N形コレクタ領域 5b:P+形コレクタ引出し領域 6E:エミッタ電極、6B:ベース電極 6C:コレクタ電極、7:層間絶縁膜 10:マスク材 35b:N+形コレクタ引出し領域 D3:逆流防止用PN接合ダイオード D4:逆流防止用ショットキーダイオード
Claims (1)
- 【請求項１】絶縁性基板上に積層された半導体薄膜に形
成された第１導電形のコレクタ領域と、 前記半導体薄膜に形成された第１導電形のエミッタ領域
と、 前記コレクタ領域と前記エミッタ領域とに挟まれた所定
のベース幅を有する第２導電形のベース領域と、 前記ベース領域に接続する第２導電形のベース引出し領
域とを具備し、前記ベース領域を形成する第２導電形不
純物と前記エミッタ領域を形成する第１導電形不純物と
をマスク材を用いたセルフアラインメントにより拡散し
て前記ベース幅を規定するバイポーラ形薄膜半導体装置
において、 前記エミッタ領域と前記ベース引出し領域とが、その間
に寄生ダイオードが形成されないように互いに分離され
て同一平面上に設けられ、かつベース・コレクタ間の順
バイアス時に逆バイアスされベースからコレクタへの電
流の流れを阻止するダイオードが前記コレクタ領域側に
形成されていることを特徴とするバイポーラ形薄膜半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31577988A JP2504547B2 (ja) | 1988-12-13 | 1988-12-13 | バイポ―ラ形薄膜半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31577988A JP2504547B2 (ja) | 1988-12-13 | 1988-12-13 | バイポ―ラ形薄膜半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02159727A JPH02159727A (ja) | 1990-06-19 |
| JP2504547B2 true JP2504547B2 (ja) | 1996-06-05 |
Family
ID=18069450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31577988A Expired - Fee Related JP2504547B2 (ja) | 1988-12-13 | 1988-12-13 | バイポ―ラ形薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504547B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69431609T2 (de) * | 1993-04-08 | 2003-06-26 | Koninkl Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Bipolartransistor |
| EP0619612B1 (en) * | 1993-04-08 | 2002-10-30 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device having a bipolar transistor |
| SE509780C2 (sv) | 1997-07-04 | 1999-03-08 | Ericsson Telefon Ab L M | Bipolär effekttransistor och framställningsförfarande |
-
1988
- 1988-12-13 JP JP31577988A patent/JP2504547B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02159727A (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5163178A (en) | Semiconductor device having enhanced impurity concentration profile | |
| US6005283A (en) | Complementary bipolar transistors | |
| JPH022664A (ja) | 半導体装置およびその製造方法 | |
| JPS60124869A (ja) | トランジスタの製造方法 | |
| JPS60194558A (ja) | 半導体装置の製造方法 | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| US6087708A (en) | Semiconductor integrated circuit device and a method of producing the same | |
| EP0043007B1 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| JP2504547B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| US5536966A (en) | Retrograde NWell cathode Schottky transistor and fabrication process | |
| JP2504529B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| JPH05343415A (ja) | バイポーラトランジスタ | |
| JP3125401B2 (ja) | 半導体集積回路装置 | |
| JPS6241427B2 (ja) | ||
| JPS6246072B2 (ja) | ||
| JP2763432B2 (ja) | 半導体装置 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JP2665820B2 (ja) | ラテラルトランジスタ | |
| JPH0585054U (ja) | モノリシック半導体集積回路デバイス用複数導体層構造 | |
| JP2692292B2 (ja) | 集積回路装置用縦形バイポーラトランジスタ | |
| JP2527049B2 (ja) | 半導体装置の製造方法 | |
| JP2845469B2 (ja) | 半導体装置 | |
| JPH0436576B2 (ja) | ||
| JPS6348189B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |