JP2665820B2 - ラテラルトランジスタ - Google Patents
ラテラルトランジスタInfo
- Publication number
- JP2665820B2 JP2665820B2 JP2127682A JP12768290A JP2665820B2 JP 2665820 B2 JP2665820 B2 JP 2665820B2 JP 2127682 A JP2127682 A JP 2127682A JP 12768290 A JP12768290 A JP 12768290A JP 2665820 B2 JP2665820 B2 JP 2665820B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- collector
- wiring layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、バイポーラモノリシック集積回路等に適
用されるラテラルトランジスタに関する。
用されるラテラルトランジスタに関する。
第７図及び第８図は従来のラテラルPNPトランジスタ
の平面図及び切断正面図であり、第８図は第７図のＸ−
Ｘ′における断面に相当しており、それらの図面に示す
ように、Ｐ型半導体基板１の表面にN+型の埋込層２が形
成され、基板１の上面にＮ型エピタキシャル層３が形成
され、このときオートドーピングによって埋込層２の表
面の浮き上がりが生じる。
の平面図及び切断正面図であり、第８図は第７図のＸ−
Ｘ′における断面に相当しており、それらの図面に示す
ように、Ｐ型半導体基板１の表面にN+型の埋込層２が形
成され、基板１の上面にＮ型エピタキシャル層３が形成
され、このときオートドーピングによって埋込層２の表
面の浮き上がりが生じる。
そして、エピタキシャル層３に所定領域を囲むように
Ｐ型の素子分離領域４が形成され、素子分離領域４で囲
まれたエピタキシャル層３の所定領域の表面左寄りに、
第１拡散層としてのN+型のベース拡散層５が形成される
と共に、この所定領域の表面のほぼ中央部に第２拡散層
としてのP+型のエミッタ拡散層６が形成され、このエミ
ッタ拡散層６を囲むように、所定領域の表面に第３拡散
層としてのP+型のコレクタ拡散層７が形成され、ラテラ
ルPNP構造が形成されている。
Ｐ型の素子分離領域４が形成され、素子分離領域４で囲
まれたエピタキシャル層３の所定領域の表面左寄りに、
第１拡散層としてのN+型のベース拡散層５が形成される
と共に、この所定領域の表面のほぼ中央部に第２拡散層
としてのP+型のエミッタ拡散層６が形成され、このエミ
ッタ拡散層６を囲むように、所定領域の表面に第３拡散
層としてのP+型のコレクタ拡散層７が形成され、ラテラ
ルPNP構造が形成されている。
このとき、コレクタ拡散層７は平面的に見て四角形に
形成され、このコレクタ拡散層７の左側の一辺がベース
拡散層５とエミッタ拡散層６との間に位置している。
形成され、このコレクタ拡散層７の左側の一辺がベース
拡散層５とエミッタ拡散層６との間に位置している。
さらに、エピタキシャル層３の上面全面に絶縁酸化膜
８が形成され、この酸化膜８のベース拡散層５上，エミ
ッタ拡散層６上及びコレクタ拡散層７の左側の一辺上
に、それぞれコンタクトホール9,10,11が形成され、絶
縁酸化膜８上にアルミニウムからなるベース，エミッ
タ，コレクタ用の各電極配線層12,13,14が形成され、各
コンタクトホール９〜11それぞれを介して各電極配線層
12〜14それぞれがベース，エミッタ，コレクタの各拡散
層５〜７に接触している。
８が形成され、この酸化膜８のベース拡散層５上，エミ
ッタ拡散層６上及びコレクタ拡散層７の左側の一辺上
に、それぞれコンタクトホール9,10,11が形成され、絶
縁酸化膜８上にアルミニウムからなるベース，エミッ
タ，コレクタ用の各電極配線層12,13,14が形成され、各
コンタクトホール９〜11それぞれを介して各電極配線層
12〜14それぞれがベース，エミッタ，コレクタの各拡散
層５〜７に接触している。
そして、各電極配線層12〜14は、他のデバイスとの接
続等のために第７図に示すように長く形成されるため、
特にエミッタ用電極配線層13はコレクタ拡散層７の右側
の一辺の上方を横切り、エミッタ用電極配線層13の下方
にコレクタ拡散層７が位置した構造となっている。
続等のために第７図に示すように長く形成されるため、
特にエミッタ用電極配線層13はコレクタ拡散層７の右側
の一辺の上方を横切り、エミッタ用電極配線層13の下方
にコレクタ拡散層７が位置した構造となっている。
ところで、上述したようなラテラルPNPトランジスタ
を、第９図及び第10図に示すようにバイアスした場合の
電圧−電流特性について説明する。
を、第９図及び第10図に示すようにバイアスした場合の
電圧−電流特性について説明する。
いま、第９図に示すように、バイアス電源15によりエ
ミッタを基準としてコレクタに正の電圧を印加した逆バ
イアスの場合、コレクタに流れるコレクタ電流をI,印加
電圧をＶとすると、このときのＶ−１特性は第11図中の
（Ａ）のようになり、電圧Ｖが逆方向耐圧BVECO以上に
なれば電流Ｉが徐々に増加し、一方第10図に示すように
コレクタを基準としてエミッタに正の電圧を印加した順
バイアスの場合、Ｖ−Ｉ特性は第11図中の（Ｂ）のよう
になり、電圧Ｖがコレクタブレークダウン電圧BV
CEO（＞BVECO）以上に上昇すれば電流Ｉが急激に増加す
る。
ミッタを基準としてコレクタに正の電圧を印加した逆バ
イアスの場合、コレクタに流れるコレクタ電流をI,印加
電圧をＶとすると、このときのＶ−１特性は第11図中の
（Ａ）のようになり、電圧Ｖが逆方向耐圧BVECO以上に
なれば電流Ｉが徐々に増加し、一方第10図に示すように
コレクタを基準としてエミッタに正の電圧を印加した順
バイアスの場合、Ｖ−Ｉ特性は第11図中の（Ｂ）のよう
になり、電圧Ｖがコレクタブレークダウン電圧BV
CEO（＞BVECO）以上に上昇すれば電流Ｉが急激に増加す
る。
このとき、第11図から明らかなように、逆方向耐圧BV
ECOはコレクタブレークダウン電圧BVCEOに比べて極端に
小さく、以下にその原因について第12図及び第13図を参
照して説明する。
ECOはコレクタブレークダウン電圧BVCEOに比べて極端に
小さく、以下にその原因について第12図及び第13図を参
照して説明する。
ただし、第12図，第13図において、16は正孔、17は電
子、18は自由電子であり、Wbは実効的なエミッタ・コレ
クタ間隔，即ちベース幅を示す。
子、18は自由電子であり、Wbは実効的なエミッタ・コレ
クタ間隔，即ちベース幅を示す。
まず、第10図に示すような順バイアスを行った場合に
ついて説明すると、順バイアス状態では第13図に示すよ
うに、エミッタ拡散層６に、コレクタ拡散層７及び基板
１を基準として電源15によりエミッタ用電極配線層13を
介して正の電圧が印加されており、エミッタ拡散層６に
印加する電圧Ｖを上昇させると、エミッタ拡散層６とコ
レクタ拡散層７との間のＮ型のエピタキシャル層３の表
面付近に自由電子18が分布し、電圧Ｖがコレクタブレー
クダウン電圧BVCEOに達するまでは自由電子18が分布し
た状態が保持され、コレクタ電流Ｉはほとんど流れな
い。
ついて説明すると、順バイアス状態では第13図に示すよ
うに、エミッタ拡散層６に、コレクタ拡散層７及び基板
１を基準として電源15によりエミッタ用電極配線層13を
介して正の電圧が印加されており、エミッタ拡散層６に
印加する電圧Ｖを上昇させると、エミッタ拡散層６とコ
レクタ拡散層７との間のＮ型のエピタキシャル層３の表
面付近に自由電子18が分布し、電圧Ｖがコレクタブレー
クダウン電圧BVCEOに達するまでは自由電子18が分布し
た状態が保持され、コレクタ電流Ｉはほとんど流れな
い。
そして、エミッタ拡散層６に印加する電圧Ｖがコレク
タブレークダウン電圧BVCEOに達すると、降伏現象が生
じ、第11図中の（Ｂ）の如く、コレクタ電流Ｉが急激に
増大し、このような降伏が生じるコレクタブレークダウ
ン電圧BVCEOはベース幅Wb,N型のエピタキシャル層３の
不純物濃度等によって決定されるが、一般には35〜60
［Ｖ］程度となる。
タブレークダウン電圧BVCEOに達すると、降伏現象が生
じ、第11図中の（Ｂ）の如く、コレクタ電流Ｉが急激に
増大し、このような降伏が生じるコレクタブレークダウ
ン電圧BVCEOはベース幅Wb,N型のエピタキシャル層３の
不純物濃度等によって決定されるが、一般には35〜60
［Ｖ］程度となる。
一方、第９図に示すような逆バイアスを行った場合、
第12図に示すように、コレクタ拡散層７に、エミッタ拡
散層6,エミッタ用電極配線層13及び基板１を基準として
正の電圧が印加されており、コレクタ拡散層７に印加す
る電圧Ｖを上昇させると、この電圧Ｖが逆方向耐圧BV
ECOに達するまでは、エミッタ拡散層６とコレクタ拡散
層７との間のＮ型のエピタキシャル層３の表面付近に空
乏層が形成されるが、コレクタ拡散層７とエミッタ拡散
層６との間には電流は流れない。
第12図に示すように、コレクタ拡散層７に、エミッタ拡
散層6,エミッタ用電極配線層13及び基板１を基準として
正の電圧が印加されており、コレクタ拡散層７に印加す
る電圧Ｖを上昇させると、この電圧Ｖが逆方向耐圧BV
ECOに達するまでは、エミッタ拡散層６とコレクタ拡散
層７との間のＮ型のエピタキシャル層３の表面付近に空
乏層が形成されるが、コレクタ拡散層７とエミッタ拡散
層６との間には電流は流れない。
そして、コレクタ拡散層７に印加する電圧が逆方向耐
圧BVECOをこえると、空乏層の陽イオン化したドナー原
子から電子17が追い出され、これによって正孔16が空乏
層に残り、Ｎ型のエピタキシャル層３の表面にＰ型領域
が形成され、P+型のエミッタ拡散層６及びコレクタ拡散
層７が、形成されたＰ型領域によって接続され、両拡散
層6,7間で電流が流れ、一般にこのときのＰ型領域が反
転層或いはチャネルと呼ばれる。
圧BVECOをこえると、空乏層の陽イオン化したドナー原
子から電子17が追い出され、これによって正孔16が空乏
層に残り、Ｎ型のエピタキシャル層３の表面にＰ型領域
が形成され、P+型のエミッタ拡散層６及びコレクタ拡散
層７が、形成されたＰ型領域によって接続され、両拡散
層6,7間で電流が流れ、一般にこのときのＰ型領域が反
転層或いはチャネルと呼ばれる。
従来のラテラルPNPトランジスタの場合、逆バイアス
状態において、空乏層によってエミッタ，コレクタ拡散
層6,7間が接続されるため、逆方向耐圧BVECOが極端に低
くなり、特に高電圧で使用する集積回路を構成する場合
に、逆方向耐圧BVECOがコレクタブレークダウン電圧BV
CEO程度まで確保されないと集積回路の動作範囲が著し
く制約されるという問題点があった。
状態において、空乏層によってエミッタ，コレクタ拡散
層6,7間が接続されるため、逆方向耐圧BVECOが極端に低
くなり、特に高電圧で使用する集積回路を構成する場合
に、逆方向耐圧BVECOがコレクタブレークダウン電圧BV
CEO程度まで確保されないと集積回路の動作範囲が著し
く制約されるという問題点があった。
この発明は、上記したような問題点を解消するために
なされたもので、逆方向耐圧をコレクタブレークダウン
電圧程度まで上昇させて動作範囲を広げ得るようにする
ことを目的とする。
なされたもので、逆方向耐圧をコレクタブレークダウン
電圧程度まで上昇させて動作範囲を広げ得るようにする
ことを目的とする。
この発明に係るラテラルトランジスタは、半導体基板
の表面に形成された一方の導電型の拡散領域からなるエ
ミッタ領域と、このエミッタ領域に電気的に接続され、
前記半導体基板の表面上に絶縁層を介して形成されたエ
ミッタ用配線層と、前記半導体基板の表面に、前記エミ
ッタ領域を囲む４辺のうち１辺のみに沿い、前記エミッ
タ領域と所定間隔を介して形成された他方の導電型の拡
散領域からなるベース電極取出し用領域と、このベース
電極取出し用領域に電気的に接続され、前記半導体基板
の表面上に絶縁層を介して形成されたベース用配線層
と、前記半導体基板の表面に、前記エミッタ領域と前記
ベース電極取出し用領域との間に位置し、前記エミツタ
領域と所定間隔を介して前記エミッタ用電極配線層の直
下を除いて囲んで形成された一方の導電型の拡散領域か
らなるコレクタ領域と、このコレクタ領域に電気的に接
続され、前記半導体基板の表面上に絶縁層を介して形成
されたコレクタ用配線層とを備える。但し、ここにいう
半導体基板は、半導体基板１とエピタキシャル層３とを
含む総称である。
の表面に形成された一方の導電型の拡散領域からなるエ
ミッタ領域と、このエミッタ領域に電気的に接続され、
前記半導体基板の表面上に絶縁層を介して形成されたエ
ミッタ用配線層と、前記半導体基板の表面に、前記エミ
ッタ領域を囲む４辺のうち１辺のみに沿い、前記エミッ
タ領域と所定間隔を介して形成された他方の導電型の拡
散領域からなるベース電極取出し用領域と、このベース
電極取出し用領域に電気的に接続され、前記半導体基板
の表面上に絶縁層を介して形成されたベース用配線層
と、前記半導体基板の表面に、前記エミッタ領域と前記
ベース電極取出し用領域との間に位置し、前記エミツタ
領域と所定間隔を介して前記エミッタ用電極配線層の直
下を除いて囲んで形成された一方の導電型の拡散領域か
らなるコレクタ領域と、このコレクタ領域に電気的に接
続され、前記半導体基板の表面上に絶縁層を介して形成
されたコレクタ用配線層とを備える。但し、ここにいう
半導体基板は、半導体基板１とエピタキシャル層３とを
含む総称である。
この発明においては、エミッタ用配線層の下方に位置
した部分のコレクタ領域を除去したため、エミッタ用配
線層の下方に反転層が形成されても、この反転層によっ
てコレクタ領域、エミッタ領域が接続されることがな
い。
した部分のコレクタ領域を除去したため、エミッタ用配
線層の下方に反転層が形成されても、この反転層によっ
てコレクタ領域、エミッタ領域が接続されることがな
い。
第１図はこの発明のラテラルトランジスタの一実施例
の平面図であり、第２図は第１図のＹ−Ｙ′線における
切断正面図を示す。
の平面図であり、第２図は第１図のＹ−Ｙ′線における
切断正面図を示す。
第１図及び第２図において、第７図及び第８図と相違
するのは、コレクタ拡散層７を、その右側の一辺の中央
部を切除して平面的にほぼコ字状にし、エミッタ用電極
配線層13の下方のコレクタ拡散層７を除去したことであ
る。
するのは、コレクタ拡散層７を、その右側の一辺の中央
部を切除して平面的にほぼコ字状にし、エミッタ用電極
配線層13の下方のコレクタ拡散層７を除去したことであ
る。
このような構成において、第９図に示すような逆バイ
アスを行うと、エミッタ用電極配線層13が、コレクタ拡
散層７よりも低電位となり、コレクタ拡散層７に印加す
る電圧が上昇されて逆方向耐圧BVECOに達すると、第３
図に示すように、エミッタ用電極配線層13の下方のエピ
タキシャル層３の表面に反転層が形成されるが、従来と
異なり、第３図中の破線の位置のコレクタ拡散層７が存
在しないため、従来のようにコレクタ拡散層７からエミ
ッタ拡散層６及びエミッタ用電極配線層13への電流経路
がなく、コレクタ電流Ｉが流れることはない。ここで、
前述した第12図と同様に、第３図中の16は正孔、17は電
子であり、第４図においても同じである。
アスを行うと、エミッタ用電極配線層13が、コレクタ拡
散層７よりも低電位となり、コレクタ拡散層７に印加す
る電圧が上昇されて逆方向耐圧BVECOに達すると、第３
図に示すように、エミッタ用電極配線層13の下方のエピ
タキシャル層３の表面に反転層が形成されるが、従来と
異なり、第３図中の破線の位置のコレクタ拡散層７が存
在しないため、従来のようにコレクタ拡散層７からエミ
ッタ拡散層６及びエミッタ用電極配線層13への電流経路
がなく、コレクタ電流Ｉが流れることはない。ここで、
前述した第12図と同様に、第３図中の16は正孔、17は電
子であり、第４図においても同じである。
ところで、逆バイアス時における第１図中のＺ−Ｚ′
線における切断側面図は、第４図に示すようになり、エ
ミッタ用電極配線層13の下方の反転層からコレクタ拡散
層７まで距離Ｌだけ離れているため、エミッタ用電極配
線層13の下方の反転層によってエミッタ拡散層６とコレ
クタ拡散層７の前，後の各辺とが接続されることはな
く、前述したようにコレクタ電流が流れることはない。
ただしこのとき、コレクタ電流が流れないように距離Ｌ
を設定する必要がある。
線における切断側面図は、第４図に示すようになり、エ
ミッタ用電極配線層13の下方の反転層からコレクタ拡散
層７まで距離Ｌだけ離れているため、エミッタ用電極配
線層13の下方の反転層によってエミッタ拡散層６とコレ
クタ拡散層７の前，後の各辺とが接続されることはな
く、前述したようにコレクタ電流が流れることはない。
ただしこのとき、コレクタ電流が流れないように距離Ｌ
を設定する必要がある。
このように、エミッタ拡散層６を基準としてコレクタ
拡散層７の電位を上昇させることによってエミッタ用電
極配線層13の下方に反転層が形成されても、エミッタ用
電極配線層13の下方にはコレクタ拡散層７が除去されて
存在しないため、従来のように反転層によってエミッタ
拡散層６とコレクタ拡散層７が接続されることを防止で
き、コレクタ，エミッタ間の逆方向耐圧BVECOが極端に
低くなることがなく、BVECOを飛躍的に大きくすること
が可能となり、動作範囲を広くとることができる。
拡散層７の電位を上昇させることによってエミッタ用電
極配線層13の下方に反転層が形成されても、エミッタ用
電極配線層13の下方にはコレクタ拡散層７が除去されて
存在しないため、従来のように反転層によってエミッタ
拡散層６とコレクタ拡散層７が接続されることを防止で
き、コレクタ，エミッタ間の逆方向耐圧BVECOが極端に
低くなることがなく、BVECOを飛躍的に大きくすること
が可能となり、動作範囲を広くとることができる。
なお、他の実施例として、第５図に示すように、ベー
ス用電極配線層12及びコレクタ用電極配線層14を接続
し、ダイオードとして使用してもよい。
ス用電極配線層12及びコレクタ用電極配線層14を接続
し、ダイオードとして使用してもよい。
さらに異なる他の実施例として、第６図に示すよう
に、素子分離領域４とエミッタ拡散層６との間のリーク
電流を下げるために、コレクタ拡散層６を囲むように、
四角形のN+型のベース拡散層19をエピタキシャル層３に
形成してもよい。
に、素子分離領域４とエミッタ拡散層６との間のリーク
電流を下げるために、コレクタ拡散層６を囲むように、
四角形のN+型のベース拡散層19をエピタキシャル層３に
形成してもよい。
また、第６図に示す構成において、ベース用電極配線
層12とコレクタ用電極配線層14とを接続し、ダイオード
として使用してもよい。
層12とコレクタ用電極配線層14とを接続し、ダイオード
として使用してもよい。
さらに、エミッタ用電極配線層13は、第１図，第５図
或いは第６図に示すように右方に引出すだけに限らず、
前方又は後方に引出すようにしてもよく、前方に引出し
た場合は、コレクタ拡散層７の前側の一辺の一部を切除
し、後方に引出した場合は、コレクタ拡散層７の後側の
一辺の一部を切除すればよい。
或いは第６図に示すように右方に引出すだけに限らず、
前方又は後方に引出すようにしてもよく、前方に引出し
た場合は、コレクタ拡散層７の前側の一辺の一部を切除
し、後方に引出した場合は、コレクタ拡散層７の後側の
一辺の一部を切除すればよい。
また、上記各実施例は、PNPトランジスタの場合につ
いて説明したが、ラテラル形のNPNトランジスタを形成
する場合においてもこの発明を同様に適用することがで
きる。
いて説明したが、ラテラル形のNPNトランジスタを形成
する場合においてもこの発明を同様に適用することがで
きる。
以上のように、この発明のラテラルトランジスタによ
れば、エミッタ用配線層の下方に位置した部分を除去し
たため、エミッタ用配線層の下方に反転層が形成されて
も、この反転層によってコレクタ領域、エミッタ領域が
接続されることを防止でき、従来に比べて逆方向耐圧を
大幅に向上することが可能となり、動作範囲の拡張を図
ることができ、高耐圧のバイポーラモノリシック集積回
路の形成において特に有効である。
れば、エミッタ用配線層の下方に位置した部分を除去し
たため、エミッタ用配線層の下方に反転層が形成されて
も、この反転層によってコレクタ領域、エミッタ領域が
接続されることを防止でき、従来に比べて逆方向耐圧を
大幅に向上することが可能となり、動作範囲の拡張を図
ることができ、高耐圧のバイポーラモノリシック集積回
路の形成において特に有効である。
第１図はこの発明のラテラルトランジスタの平面図、第
２図は第１図のＹ−Ｙ′線における切断正面図、第３図
は第１図の動作説明用の一部の切断正面図、第４図は第
１図のＺ−Ｚ′線における動作説明用の切断側面図、第
５図及び第６図はそれぞれこの発明の他の実施例の平面
図、第７図は従来のラテラルトランジスタの平面図、第
８図は第７図のＸ−Ｘ′線における切断正面図、第９図
及び第10図はそれぞれ第７図の動作説明用の模擬回路の
結線図、第11図は第７図のＶ−Ｉ特性図、第12図及び第
13図はそれぞれ第７図の動作説明用の一部の切断正面図
である。 図において、１は半導体基板、5,19はベース拡散層、６
はエミッタ拡散層、７はコレクタ拡散層、12はベース用
電極配線層、13はエミッタ用電極配線層である。 なお、各図中同一符号は同一または相当部分を示す。
２図は第１図のＹ−Ｙ′線における切断正面図、第３図
は第１図の動作説明用の一部の切断正面図、第４図は第
１図のＺ−Ｚ′線における動作説明用の切断側面図、第
５図及び第６図はそれぞれこの発明の他の実施例の平面
図、第７図は従来のラテラルトランジスタの平面図、第
８図は第７図のＸ−Ｘ′線における切断正面図、第９図
及び第10図はそれぞれ第７図の動作説明用の模擬回路の
結線図、第11図は第７図のＶ−Ｉ特性図、第12図及び第
13図はそれぞれ第７図の動作説明用の一部の切断正面図
である。 図において、１は半導体基板、5,19はベース拡散層、６
はエミッタ拡散層、７はコレクタ拡散層、12はベース用
電極配線層、13はエミッタ用電極配線層である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (5)
- 【請求項１】半導体基板の表面に形成された一方の導電
型の拡散領域からなるエミッタ領域と、 このエミッタ領域に電気的に接続され、前記半導体基板
の表面上に絶縁層を介して形成されたエミッタ用配線層
と、 前記半導体基板の表面に、前記エミッタ領域を囲む４辺
のうち１辺のみに沿い、前記エミッタ領域と所定間隔を
介して形成された他方の導電型の拡散領域からなるベー
ス電極取出し用領域と、 このベース電極取出し用領域に電気的に接続され、前記
半導体基板の表面上に絶縁層を介して形成されたベース
用配線層と、 前記半導体基板の表面に、前記エミッタ領域と前記ベー
ス電極取出し用領域との間に位置し、前記エミツタ領域
と所定間隔を介して前記エミッタ用電極配線層の直下を
除いて囲んで形成された一方の導電型の拡散領域からな
るコレクタ領域と、 このコレクタ領域に電気的に接続され、前記半導体基板
の表面上に絶縁層を介して形成されたコレクタ用配線層
とを備えたラテラルトランジスタ。 - 【請求項２】前記ベース用配線層と前記コレクタ用配線
層が電気的に接続され、ダイオードとして機能する請求
項１記載のラテラルトランジスタ。 - 【請求項３】前記コレクタ領域は、前記エミッタ領域を
囲む４辺のうち前記エミッタ用配線層か延在する１辺に
沿いかつ前記エミッタ用配線層の直下を除いた部分及ぴ
残り３辺に沿って一体に形成されていることを特徴とす
る請求項１または請求項２記載のラテラルトランジス
タ。 - 【請求項４】半導体基板の表面に形成された一方の導電
型の拡散領域からなるエミッタ領域と、 このエミツタ領域に電気的に接続され、前記半導体基板
の表面上に絶縁層を介して形成されたエミッタ用配線層
と、 前記半導体基板の表面に前記エミッタ領域と所定間隔を
介して形成された地方の導電型の拡散領域からなるベー
ス電極取出し用領域と、 このベース電極取出し用領域に電気的に接続され、前記
半導体基板の表面上に絶縁層を介して形成されたベース
用配線層と、 前記半導体基板の表面に、前記エミッタ領域と前記ベー
ス電極取出し用領域との間に位置し、前記エミッタ領域
と所定間隔を介して、前記エミッタ領域を囲む４辺のう
ち前記エミッタ用配線層か延在する１辺に沿いかつ前記
エミッタ用配線層の直下を除いた部分及び残り３辺に沿
って一体に形成された一方の導電型の拡散領域からなる
コレクタ領域と、 このコレクタ領域に電気的に接続され、前記半導体基板
の表面上に絶縁層を介して形成されたコレクタ用配線層
とを備えたラテラルトランジスタ。 - 【請求項５】前記ベース用配線層と前記コレクタ用配線
層が電気的に接続され、ダイオードとして機能する請求
項４記載のラテラルトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127682A JP2665820B2 (ja) | 1990-05-16 | 1990-05-16 | ラテラルトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127682A JP2665820B2 (ja) | 1990-05-16 | 1990-05-16 | ラテラルトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425029A JPH0425029A (ja) | 1992-01-28 |
| JP2665820B2 true JP2665820B2 (ja) | 1997-10-22 |
Family
ID=14966104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127682A Expired - Lifetime JP2665820B2 (ja) | 1990-05-16 | 1990-05-16 | ラテラルトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2665820B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105359A (en) * | 1979-02-07 | 1980-08-12 | Nec Corp | Semiconductor device |
-
1990
- 1990-05-16 JP JP2127682A patent/JP2665820B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425029A (ja) | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020052954A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH06232346A (ja) | 静電放電保護用回路および構造 | |
| JP3306273B2 (ja) | 半導体集積回路とその製造方法 | |
| KR100683099B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH0793434B2 (ja) | 半導体装置 | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
| JP2004207733A (ja) | サブコレクタとしての多数キャリア蓄積層を有するバイポーラ・トランジスタ | |
| JPH0550852B2 (ja) | ||
| JPH06104459A (ja) | 半導体装置 | |
| JP2665820B2 (ja) | ラテラルトランジスタ | |
| JP4228210B2 (ja) | 半導体装置 | |
| JPS6159535B2 (ja) | ||
| JP2873008B2 (ja) | ラッチアップ防止および，静電放電保護装置 | |
| US4814852A (en) | Controlled voltage drop diode | |
| JPS6239547B2 (ja) | ||
| JP2504547B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| JPH055373B2 (ja) | ||
| JPH027191B2 (ja) | ||
| JPS6364058B2 (ja) | ||
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPS6022504B2 (ja) | 半導体装置の製造方法 | |
| KR930005948B1 (ko) | 래터럴형 반도체장치 | |
| JP2763432B2 (ja) | 半導体装置 | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |