JP3634660B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3634660B2 JP3634660B2 JP06141599A JP6141599A JP3634660B2 JP 3634660 B2 JP3634660 B2 JP 3634660B2 JP 06141599 A JP06141599 A JP 06141599A JP 6141599 A JP6141599 A JP 6141599A JP 3634660 B2 JP3634660 B2 JP 3634660B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial layer
- type
- electrode
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 108091006146 Channels Proteins 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、エレクトリックコンデンサマイクを駆動するために用いて好適な、半導体装置に関するものである。
【０００２】
【従来の技術】
コンデンサマイクロホン（ＥＣＭ）は、音声などの空気振動を容量値の変化という電気信号に変換するための素子である。その出力信号は極めて微弱なものであり、これを増幅するための素子には、入力インピーダンスが高く、高ゲインが得られ、且つ低ノイズであるという特性が求められる。
【０００３】
斯かる要求に適切な素子として、接合型ＦＥＴ素子（Ｊ−ＦＥＴ）や、ＭＯＳ型ＦＥＴ素子等があげられる。このうちＪ−ＦＥＴ素子は、ＢＩＰ型ＩＣに集積化が容易である等の特徴を有している。（例えば、特開昭５８−１９７８８５号）。
【０００４】
図９にこの種のＪ−ＦＥＴ（Ｐチャネル型）装置を示した。まずＰ型の半導体基板１には、Ｎ型のエピタキシャル層２が積層され、この間には、Ｎ＋型の埋込層３が形成されている。この埋込層３を囲むようにＰ＋型の分離領域４がエピタキシャル層２表面から半導体基板１に貫通して形成され、島領域５を形成している。
【０００５】
また島領域５の表面には、Ｎ＋型のトップゲート領域６が形成され、このトップゲート領域６の下層には、Ｐ型のチャネル領域７が形成されている。前記チャネル領域の両端には、Ｐ＋型のソース領域８、Ｐ＋型のドレイン領域９が形成され、外側には高濃度のゲートコンタクト領域１０が形成されている。
【０００６】
更に、絶縁膜を介して、ソース電極１１Ｓ、ドレイン電極１１Ｄおよびゲート電極１１Ｇが形成されて、Ｐチャネル型のＪ−ＦＥＴとして構成される。ゲート領域にＰＮ接合が形成されているためここを逆バイアスし、空乏層の大小によりドレイン電流の制御を行っている。
【０００７】
また、集積化した場合は、他の島領域５には、Ｐ型のベース領域１２とＮ＋型のエミッタ領域１３及びＮ＋型のコレクタコンタクト領域１４を形成している。ＮＰＮトランジスタ等の素子は、Ｊ−ＦＥＴが受けた信号を処理する集積回路網を構成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、斯かる素子をエレクトリックマイクコンデンサの信号増幅用途に用いるときは、半導体集積回路上に電極パッドよりも遙かに大きな面積の拡張電極１５を設けることを要求される場合がある。
【０００９】
この様な場合、絶縁膜１６を挟んで拡張電極１５とエピタキシャル層２とで形成される容量Ｃ１、およびエピタキシャル層２と基板１とで形成されるＰＮ接合容量Ｃ２とが寄生的に発生し、これらが基板バイアスした接地電位ＧＮＤに接続される。これらの容量値は数十ｐＦにも達し、決して無視できないレベルの値となる。
【００１０】
図１０に容量Ｃ１、Ｃ２を含めた回路図を示した。エレクトリックコンデンサマイクＥＣＭの一端がＪ−ＦＥＴ１７のゲート（入力端子）に接続され、Ｊ−ＦＥＴ１７のソースが接地され、ドレインが出力端子ＯＵＴに接続される。出力端子ＯＵＴは、同一基板上に形成されたＮＰＮトランジスタ等からなる集積回路網に接続される。そして、Ｊ−ＦＥＴ１７のゲートと接地電位ＧＮＤとの間に、上記した容量Ｃ１、Ｃ２が直列接続される。すると、エレクトリックコンデンサマイクＥＣＭから出力された信号が容量Ｃ１、Ｃ２を介して接地電位ＧＮＤに流出し（図示電流ｉ）、Ｊ−ＦＥＴ１７のゲートに印加される信号レベルが低下して、好ましい出力電圧が得られないという欠点があった。
【００１１】
【課題を解決するための手段】
本発明は前述の課題に鑑みて成され、一導電型の半導体基板と、前記基板の上に形成したエピタキシャル層と、前記エピタキシャル層を分離した島領域と、前記島領域の１つに形成した入力トランジスタと、前記半導体層の表面を被覆する絶縁膜と、前記入力トランジスタの入力端子に接続され前記絶縁膜の上に延在された拡張電極とを備え、
前記拡張電極下部の前記エピタキシャル層の比抵抗を１００〜５０００Ω・ｃｍにしたことを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明する。
【００１３】
図１は本発明の半導体装置を示す断面図である。電界効果トランジスタＪ−ＦＥＴとしてＮチャネル型の素子を形成し、更にはＮＰＮトランジスタと共に同一基板上に集積化したものである。
【００１４】
図中、符号２１はＰ型の単結晶シリコン半導体基板を示す。半導体基板２１の表面にはＮ＋埋め込み層２２を形成し、その上に形成したエピタキシャル層２３をＰ＋分離領域２４で接合分離して複数の島領域２５を形成する。島領域２５の１つには、Ｎ＋埋め込み層２２に重畳してＰ＋埋め込み層２６が設けられ、Ｐ＋埋め込み層２６は島領域２５の表面から拡散により形成したＰウェル領域２７と連結している。Ｐウェル領域２７の表面には、Ｎ型のチャネル領域２８とＰ＋型のトップゲート領域２９を設け、チャネルを構成するＮ型チャネル領域２８をエピタキシャル層２３表面から下方に埋め込んでいる。Ｐウェル領域２７がバックゲートとなる。
【００１５】
チャネル領域２８とトップゲート領域２９の端部に重畳して、ウェル領域２８の低濃度拡散表面を覆うように、Ｐ＋型のゲートコンタクト領域３０が形成される。更に、チャネル領域２８を貫通するようにして、Ｎ＋型のソース領域３１とドレイン領域３２とが形成される。このトランジスタは、ゲートに印加される電位に応じてチャネル領域２８内に空乏層を形成し、ソース・ドレイン間のチャネル電流を制御する。符号３３がソース電極、符号３４がドレイン電極、同じく符号３５がゲート電極である。
【００１６】
他方の島領域２５には、エピタキシャル層２３表面からＮ＋埋め込み層２２に達するコレクタ領域６０を形成し、該コレクタ領域６０表面にＰ型のベース領域３６を形成し、ベース領域３６の表面にＮ＋エミッタ領域３７を形成して、拡散によって形成したコレクタ領域６０をコレクタとするＮＰＮトランジスタとする。符号３８はＮ＋コレクタコンタクト領域である。また、符号３９はエミッタ電極、符号４０はベース電極、符号４１はコレクタ電極である。
【００１７】
これらの電極群は、対応する各拡散領域の表面にオーミック接触すると共に、エピタキシャル層２３表面を被覆するシリコン酸化膜４２の上を延在し、各回路素子間を接続して集積回路網を形成する。このうち、Ｊ−ＦＥＴのゲートに接続されるゲート電極３５は、酸化膜４２の上を拡張されて、例えば直径が１．０〜１．５ｍｍの円形パターンからなる拡張電極４３に連続する。拡張電極４３が、エレクトリックコンデンサマイクに接続される。
【００１８】
拡張電極４３の下部は、酸化膜４２を挟んでＰ＋分離領域２４で囲まれた島領域２５の一つが位置する。Ｎ＋埋め込み層２２は設けていない。また、回路素子を収納することもない。
【００１９】
基板２１には、電極４５によって分離領域を介して、及び裏面電極を介して接合分離用の接地電位ＧＮＤが与えられる。拡張電極４４下部の島領域２５は電位を印加しないフローティング状態で利用する構成としている。
【００２０】
そして、通常のバイポーラ型集積回路のＮＰＮトランジスタが要求するエピタキシャル層２３の比抵抗が５〜２０Ω・ｃｍであるのに対して、本発明ではこれを１００〜５０００Ω・ｃｍとする。その結果、拡張電極４３下部の島領域２５は設定した１００〜５０００Ω・ｃｍの半導体層となる。この値は、回路的には殆ど絶縁状態にしたのに等しい。また、例えば比抵抗が１０００Ω・ｃｍともなれば導電型を定義することが困難であり、表記ではＮ−型としているが、イントリシック（ｉ）型と称しても良い。あるいはＰ−型に反転していても何ら支障はない。
【００２１】
図２は、この半導体装置の全体像を示す平面図である。チップサイズが略２．５×３．０ｍｍ程度の半導体チップ５０のほぼ中央部分に、直径が１．０〜１．５ｍｍ程度の拡張電極４３が設けられており、拡張電極４３の一部が延在してＪ−ＦＥＴ素子５１のゲート電極３５に接続されている。半導体チップ５０の周辺部には、外部接続用のボンディングパッド５２が複数個配置されている。ボンディングパッド５２は、１辺が１００〜３００μｍの正方形を有する。他の回路素子、例えばＮＰＮトランジスタ、抵抗素子、容量素子などは、拡張電極４３を除いた領域に、拡張電極４３を取り囲むようにして配置されている。
【００２２】
図３に等価回路図を示した。エピタキシャル層２３を高比抵抗としたことによって、島領域２５が持つ直列抵抗が極めて大になる。また、基板２１との境界部に生じるであろう空乏層が極めて大きく拡大され、結局拡張電極４３と基板２１との間に形成される寄生容量Ｃ１の値が極めて小さくなる。空乏層が島領域２５全体を埋め尽くすほど拡大されれば、容量Ｃ１の値は最小になるし、そこまで到達できなければ、今度は直列抵抗の働きによって回路接続を殆ど遮断することが出来る。よって、拡張電極４３から基板２１への信号の漏れを防止できる。
【００２３】
尚、島領域２５とＰ＋分離領域２４とのＰＮ接合によっても容量Ｃ３が発生して、接地電位ＧＮＤとの間に接続されるものの、面積比で考慮すれば容量Ｃ３は無視し得る範囲内（容量Ｃ１の数十ｐＦに対して数ｍｐＦ）の容量値である。容量Ｃ３をも考慮するので有れば、少なくとも拡張電極４３を囲む分離領域２４表面には接地電極を配置しないパターン設計が望ましい。
【００２４】
尚、コレクタ領域６０は、エピタキシャル層２３を高比抵抗にした代わりに、ＮＰＮトランジスタのコレクタとして機能する不純物濃度とプロファイルを与えている。
【００２５】
また、Ｊ−ＦＥＴ素子を形成した島領域２５自体もフローティング状態で利用する構成とし、更にはエピタキシャル層２３の高比抵抗層を残す構成とした。これにより、Ｐ＋埋め込み層２７、Ｐ型ウェル領域２６、ゲートコンタクト領域３０など、ゲート電位が印加されるＰ型領域と島領域２５との接合に生じる空乏層を拡大して、接地電位ＧＮＤに対する寄生容量を小さくすることが出来る。これも、拡張電極４３から接地電位への漏れ電流を防止することに寄与する。
【００２６】
以下に本発明の製造方法を、図４〜図７を用いて説明する。
【００２７】
第１工程：図４（Ａ）参照
半導体基板２１を準備する。表面を熱酸化して酸化膜を形成し、ホトエッチング手法によって酸化膜に開口部分を形成する。該開口部分に露出する半導体基板２１表面に、アンチモン（Ｓｂ）を拡散してＮ＋型の埋め込み層２２を形成する。続いて、酸化膜を形成し直し、再度ホトエッチング手法によって酸化膜に開口部分を形成し、基板２１表面にボロン（Ｂ）をイオン注入してＰ＋型の埋込層２６および分離領域２４ａを形成する。
【００２８】
第２工程：図４（Ｂ）参照
続いて、前記イオン注入用の酸化膜マスクを取り除いた後、Ｎ型のエピタキシャル層２３を気相成長法によって形成する。膜厚は５〜１２μｍとし、比抵抗ρ＝１００〜５０００Ω・ｃｍとする。この様な高比抵抗は、例えば気相成長法によってエピタキシャル成長させるときに、不純物を供給しないノンドープ成長で形成する事により、得ることが出来る。
【００２９】
第３工程：図５（Ａ）参照
エピタキシャル層２３を形成した後、エピタキシャル層２３の表面にＳｉ酸化膜を形成し、その上にレジストマスクを形成する。レジストマスクの開口部を通してボロン（Ｂ、ＢＦ２）をイオン注入してＰ型のウェル領域２７を形成する。更に、レジストマスクを変更し、ＮＰＮトランジスタを形成すべき領域に燐（Ｐ）をイオン注してコレクタ領域６０を形成する。
【００３０】
第４工程：図５（Ｂ）参照
全体に１１００℃、１〜３時間程度の熱処理を与えて、イオン注入したＰ型のウェル領域２７とコレクタ領域６０を熱拡散する。
【００３１】
第５工程：図６（Ａ）参照
続いて、前記の熱処理によりエピタキシャル層２３表面に成長したＳｉ酸化膜の上にイオン注入用のレジストマスクを形成し、上側の分離領域２４ｂに対応する部分の開口部を介してＰ型の不純物、ここではボロンをイオン注入する。そして前記レジストマスクを除去した後、上側と下側の分離領域２４ａ、２４ｂが結合するまで、そしてＰ型埋め込み層２６とＰ型ウェル領域２７とが結合するまで、同じく１１００℃、１〜３時間程度の熱処理で拡散する。分離領域２４によって、エピタキシャル層２３が接合型電界効果トランジスタ（Ｊ−ＦＥＴ）等を形成すべき島領域２５に接合分離される。
【００３２】
第６工程：図６（Ｂ）参照
先の熱処理によってエピタキシャル層２３表面に成長したＳｉＯ２膜を除去した後、再度５００Å程度のＳｉＯ２膜を付け直す。ＳｉＯ２膜上にホトレジスト膜によりイオン注入用マスクを付け、ＮＰＮトランジスタのベース領域３６とゲートコンタクト領域３０に対応する部分を開口し、ここにベースの不純物であるボロンをイオン注入する。そしてレジストマスク除去の後、１１００℃、１〜２時間の熱処理によりベース拡散を行う。ベース領域３６とゲートコンタクト領域３０はＰ型ウェル領域２７よりは浅い拡散領域とし、ゲートコンタクト領域３０はＰ型ウェル領域２７とＮ型島領域２５とのＰＮ接合の上部を覆うようにして配置されている。即ち、ゲートコンタクト領域３０はＰ型ウェル領域２７の周辺部分を環状に取り囲んでいる。そして、再度イオン注入用マスクを付け直し、形成予定のエミッタ領域３７、ソース領域３１、ドレイン領域３２およびコレクタコンタクト領域３８に対応する部分を開口し、ここにＮ型の不純物であるヒ素またはリンをイオン注入する。
【００３３】
第７工程：図７（Ａ）参照
更に、レジストマスクを付け直して、チャネル領域２８に対応する部分のＳｉ酸化膜上に開口部６２を具備するマスク層６３を形成する。開口部６２の端は、ゲートコンタクト領域３０の上部に位置して、ウェル領域２７の表面及び環状に形成されたゲートコンタクト領域３０の内周端近傍の表面を露出する。そして、マスク層６３の開口部を通してＮ型の不純物であるヒ素またはリンを１×１０１２〜１０１３ａｔｏｍｓ／ｃｍ３でイオン注入し、チャネル領域２８を形成する。
【００３４】
マスク層６３をそのままに、開口部６２を通してＰ型の不純物であるＢ又はＢＦ２を１×１０１３〜１０１４ａｔｏｍｓ／ｃｍ３でイオン注入し、トップゲート領域２９を形成する。
【００３５】
その後前記イオン注入用マスクを取り除き、１０００℃、３０〜１時間のエミッタ拡散を行ってエミッタ領域３７、ソース領域３１、ドレイン領域３２を熱拡散すると共に、チャネル領域２８とトップゲート領域２９を熱拡散する。尚、エミッタ熱拡散の後にチャネル領域２８とトップゲート領域２９のイオン注入と熱処理を行っても良い。
【００３６】
第８工程：図７（Ｂ）参照
これらの熱処理によってエピタキシャル層２３表面に形成されたシリコン酸化膜６４に、一般的なホトエッチング手法によってコンタクト孔６５を形成する。拡張電極４３を形成すべき領域には、既に膜厚８０００〜２００００Åのシリコン酸化膜６４が形成されている。これらの酸化膜厚を更に厚くするためにＣＶＤ酸化膜、ＳｉＮ膜等を形成しても良い。
【００３７】
そして、全面にアルミニウム材料をスパッタあるいは蒸着手法によって膜厚１．０〜３．０μｍ膜厚に形成し、一般的なホトエッチング手法によってホトエッチングすることにより、ソース電極３３、ドレイン電極３４、ゲート電極３５、エミッタ電極３９、ベース電極４０、コレクタ電極４１、接地電極４５、及び拡張電極４３を形成して、図１の構成を得る。
【００３８】
図８は、製造方法の第２の実施形態を示す断面図である。先の製造方法は、コレクタ領域６０をエピタキシャル層２３の表面から拡散したが、この例では基板２１表面からとエピタキシャル層２３表面からと両方から拡散して結合した例である。
【００３９】
すなわち図８（Ａ）を参照して、Ｐ型基板２１を準備し、基板２１表面に選択マスクを形成し、ＮＰＮトランジスタを形成すべき領域に選択的にＮ型不純物（砒素、アンチモン等）をイオン注入し、これを熱拡散することによってコレクタ埋め込み層６１を形成する。
【００４０】
その後、図４（Ａ）〜図６（Ａ）までの工程と同様の工程を経ることにより、図８（Ｂ）に示したように、コレクタ領域６０とコレクタ埋め込み層６１とを結合させてコレクタ層を形成した構造を得ることが出来る。この後は図６（Ｂ）〜図７（Ｂ）と同様の工程を施す。上下方向からの拡散を用いるので、熱処理を短くすることが可能である。
【００４１】
上記の実施例は、Ｊ−ＦＥＴとしてＮチャネル型を例にしたが、Ｐチャネル型Ｊ−ＦＥＴを形成することも可能である。また、入力トランジスタとしてＪ−ＦＥＴを例にしたが、Ｎチャネル、Ｐチャネル型のＭＯＳＦＥＴ素子を用いたものでも良い。
【００４２】
【発明の効果】
本発明によれば、エピタキシャル層２３の比抵抗を増大することによって、拡張電極４３と基板２１（接地電位）とを結合する寄生容量の値を小さなものとし、これによって拡張電極４３に印加された信号電流が漏れるのを防止できる利点を有する。
【００４３】
また、高比抵抗とした代わりに、Ｎ型のコレクタ層６０を形成する事により、ＮＰＮトランジスタをも共存できる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明する為の断面図である。
【図２】本発明を説明する為の平面図である。
【図３】本発明を説明するための回路図である。
【図４】本発明の製造方法を説明する為の断面図である。
【図５】本発明の製造方法を説明する為の断面図である。
【図６】本発明の製造方法を説明する為の断面図である。
【図７】本発明の製造方法を説明する為の断面図である。
【図８】本発明の製造方法を説明する為の断面図である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための回路図である。
【発明の属する技術分野】
本発明は、エレクトリックコンデンサマイクを駆動するために用いて好適な、半導体装置に関するものである。
【０００２】
【従来の技術】
コンデンサマイクロホン（ＥＣＭ）は、音声などの空気振動を容量値の変化という電気信号に変換するための素子である。その出力信号は極めて微弱なものであり、これを増幅するための素子には、入力インピーダンスが高く、高ゲインが得られ、且つ低ノイズであるという特性が求められる。
【０００３】
斯かる要求に適切な素子として、接合型ＦＥＴ素子（Ｊ−ＦＥＴ）や、ＭＯＳ型ＦＥＴ素子等があげられる。このうちＪ−ＦＥＴ素子は、ＢＩＰ型ＩＣに集積化が容易である等の特徴を有している。（例えば、特開昭５８−１９７８８５号）。
【０００４】
図９にこの種のＪ−ＦＥＴ（Ｐチャネル型）装置を示した。まずＰ型の半導体基板１には、Ｎ型のエピタキシャル層２が積層され、この間には、Ｎ＋型の埋込層３が形成されている。この埋込層３を囲むようにＰ＋型の分離領域４がエピタキシャル層２表面から半導体基板１に貫通して形成され、島領域５を形成している。
【０００５】
また島領域５の表面には、Ｎ＋型のトップゲート領域６が形成され、このトップゲート領域６の下層には、Ｐ型のチャネル領域７が形成されている。前記チャネル領域の両端には、Ｐ＋型のソース領域８、Ｐ＋型のドレイン領域９が形成され、外側には高濃度のゲートコンタクト領域１０が形成されている。
【０００６】
更に、絶縁膜を介して、ソース電極１１Ｓ、ドレイン電極１１Ｄおよびゲート電極１１Ｇが形成されて、Ｐチャネル型のＪ−ＦＥＴとして構成される。ゲート領域にＰＮ接合が形成されているためここを逆バイアスし、空乏層の大小によりドレイン電流の制御を行っている。
【０００７】
また、集積化した場合は、他の島領域５には、Ｐ型のベース領域１２とＮ＋型のエミッタ領域１３及びＮ＋型のコレクタコンタクト領域１４を形成している。ＮＰＮトランジスタ等の素子は、Ｊ−ＦＥＴが受けた信号を処理する集積回路網を構成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、斯かる素子をエレクトリックマイクコンデンサの信号増幅用途に用いるときは、半導体集積回路上に電極パッドよりも遙かに大きな面積の拡張電極１５を設けることを要求される場合がある。
【０００９】
この様な場合、絶縁膜１６を挟んで拡張電極１５とエピタキシャル層２とで形成される容量Ｃ１、およびエピタキシャル層２と基板１とで形成されるＰＮ接合容量Ｃ２とが寄生的に発生し、これらが基板バイアスした接地電位ＧＮＤに接続される。これらの容量値は数十ｐＦにも達し、決して無視できないレベルの値となる。
【００１０】
図１０に容量Ｃ１、Ｃ２を含めた回路図を示した。エレクトリックコンデンサマイクＥＣＭの一端がＪ−ＦＥＴ１７のゲート（入力端子）に接続され、Ｊ−ＦＥＴ１７のソースが接地され、ドレインが出力端子ＯＵＴに接続される。出力端子ＯＵＴは、同一基板上に形成されたＮＰＮトランジスタ等からなる集積回路網に接続される。そして、Ｊ−ＦＥＴ１７のゲートと接地電位ＧＮＤとの間に、上記した容量Ｃ１、Ｃ２が直列接続される。すると、エレクトリックコンデンサマイクＥＣＭから出力された信号が容量Ｃ１、Ｃ２を介して接地電位ＧＮＤに流出し（図示電流ｉ）、Ｊ−ＦＥＴ１７のゲートに印加される信号レベルが低下して、好ましい出力電圧が得られないという欠点があった。
【００１１】
【課題を解決するための手段】
本発明は前述の課題に鑑みて成され、一導電型の半導体基板と、前記基板の上に形成したエピタキシャル層と、前記エピタキシャル層を分離した島領域と、前記島領域の１つに形成した入力トランジスタと、前記半導体層の表面を被覆する絶縁膜と、前記入力トランジスタの入力端子に接続され前記絶縁膜の上に延在された拡張電極とを備え、
前記拡張電極下部の前記エピタキシャル層の比抵抗を１００〜５０００Ω・ｃｍにしたことを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明する。
【００１３】
図１は本発明の半導体装置を示す断面図である。電界効果トランジスタＪ−ＦＥＴとしてＮチャネル型の素子を形成し、更にはＮＰＮトランジスタと共に同一基板上に集積化したものである。
【００１４】
図中、符号２１はＰ型の単結晶シリコン半導体基板を示す。半導体基板２１の表面にはＮ＋埋め込み層２２を形成し、その上に形成したエピタキシャル層２３をＰ＋分離領域２４で接合分離して複数の島領域２５を形成する。島領域２５の１つには、Ｎ＋埋め込み層２２に重畳してＰ＋埋め込み層２６が設けられ、Ｐ＋埋め込み層２６は島領域２５の表面から拡散により形成したＰウェル領域２７と連結している。Ｐウェル領域２７の表面には、Ｎ型のチャネル領域２８とＰ＋型のトップゲート領域２９を設け、チャネルを構成するＮ型チャネル領域２８をエピタキシャル層２３表面から下方に埋め込んでいる。Ｐウェル領域２７がバックゲートとなる。
【００１５】
チャネル領域２８とトップゲート領域２９の端部に重畳して、ウェル領域２８の低濃度拡散表面を覆うように、Ｐ＋型のゲートコンタクト領域３０が形成される。更に、チャネル領域２８を貫通するようにして、Ｎ＋型のソース領域３１とドレイン領域３２とが形成される。このトランジスタは、ゲートに印加される電位に応じてチャネル領域２８内に空乏層を形成し、ソース・ドレイン間のチャネル電流を制御する。符号３３がソース電極、符号３４がドレイン電極、同じく符号３５がゲート電極である。
【００１６】
他方の島領域２５には、エピタキシャル層２３表面からＮ＋埋め込み層２２に達するコレクタ領域６０を形成し、該コレクタ領域６０表面にＰ型のベース領域３６を形成し、ベース領域３６の表面にＮ＋エミッタ領域３７を形成して、拡散によって形成したコレクタ領域６０をコレクタとするＮＰＮトランジスタとする。符号３８はＮ＋コレクタコンタクト領域である。また、符号３９はエミッタ電極、符号４０はベース電極、符号４１はコレクタ電極である。
【００１７】
これらの電極群は、対応する各拡散領域の表面にオーミック接触すると共に、エピタキシャル層２３表面を被覆するシリコン酸化膜４２の上を延在し、各回路素子間を接続して集積回路網を形成する。このうち、Ｊ−ＦＥＴのゲートに接続されるゲート電極３５は、酸化膜４２の上を拡張されて、例えば直径が１．０〜１．５ｍｍの円形パターンからなる拡張電極４３に連続する。拡張電極４３が、エレクトリックコンデンサマイクに接続される。
【００１８】
拡張電極４３の下部は、酸化膜４２を挟んでＰ＋分離領域２４で囲まれた島領域２５の一つが位置する。Ｎ＋埋め込み層２２は設けていない。また、回路素子を収納することもない。
【００１９】
基板２１には、電極４５によって分離領域を介して、及び裏面電極を介して接合分離用の接地電位ＧＮＤが与えられる。拡張電極４４下部の島領域２５は電位を印加しないフローティング状態で利用する構成としている。
【００２０】
そして、通常のバイポーラ型集積回路のＮＰＮトランジスタが要求するエピタキシャル層２３の比抵抗が５〜２０Ω・ｃｍであるのに対して、本発明ではこれを１００〜５０００Ω・ｃｍとする。その結果、拡張電極４３下部の島領域２５は設定した１００〜５０００Ω・ｃｍの半導体層となる。この値は、回路的には殆ど絶縁状態にしたのに等しい。また、例えば比抵抗が１０００Ω・ｃｍともなれば導電型を定義することが困難であり、表記ではＮ−型としているが、イントリシック（ｉ）型と称しても良い。あるいはＰ−型に反転していても何ら支障はない。
【００２１】
図２は、この半導体装置の全体像を示す平面図である。チップサイズが略２．５×３．０ｍｍ程度の半導体チップ５０のほぼ中央部分に、直径が１．０〜１．５ｍｍ程度の拡張電極４３が設けられており、拡張電極４３の一部が延在してＪ−ＦＥＴ素子５１のゲート電極３５に接続されている。半導体チップ５０の周辺部には、外部接続用のボンディングパッド５２が複数個配置されている。ボンディングパッド５２は、１辺が１００〜３００μｍの正方形を有する。他の回路素子、例えばＮＰＮトランジスタ、抵抗素子、容量素子などは、拡張電極４３を除いた領域に、拡張電極４３を取り囲むようにして配置されている。
【００２２】
図３に等価回路図を示した。エピタキシャル層２３を高比抵抗としたことによって、島領域２５が持つ直列抵抗が極めて大になる。また、基板２１との境界部に生じるであろう空乏層が極めて大きく拡大され、結局拡張電極４３と基板２１との間に形成される寄生容量Ｃ１の値が極めて小さくなる。空乏層が島領域２５全体を埋め尽くすほど拡大されれば、容量Ｃ１の値は最小になるし、そこまで到達できなければ、今度は直列抵抗の働きによって回路接続を殆ど遮断することが出来る。よって、拡張電極４３から基板２１への信号の漏れを防止できる。
【００２３】
尚、島領域２５とＰ＋分離領域２４とのＰＮ接合によっても容量Ｃ３が発生して、接地電位ＧＮＤとの間に接続されるものの、面積比で考慮すれば容量Ｃ３は無視し得る範囲内（容量Ｃ１の数十ｐＦに対して数ｍｐＦ）の容量値である。容量Ｃ３をも考慮するので有れば、少なくとも拡張電極４３を囲む分離領域２４表面には接地電極を配置しないパターン設計が望ましい。
【００２４】
尚、コレクタ領域６０は、エピタキシャル層２３を高比抵抗にした代わりに、ＮＰＮトランジスタのコレクタとして機能する不純物濃度とプロファイルを与えている。
【００２５】
また、Ｊ−ＦＥＴ素子を形成した島領域２５自体もフローティング状態で利用する構成とし、更にはエピタキシャル層２３の高比抵抗層を残す構成とした。これにより、Ｐ＋埋め込み層２７、Ｐ型ウェル領域２６、ゲートコンタクト領域３０など、ゲート電位が印加されるＰ型領域と島領域２５との接合に生じる空乏層を拡大して、接地電位ＧＮＤに対する寄生容量を小さくすることが出来る。これも、拡張電極４３から接地電位への漏れ電流を防止することに寄与する。
【００２６】
以下に本発明の製造方法を、図４〜図７を用いて説明する。
【００２７】
第１工程：図４（Ａ）参照
半導体基板２１を準備する。表面を熱酸化して酸化膜を形成し、ホトエッチング手法によって酸化膜に開口部分を形成する。該開口部分に露出する半導体基板２１表面に、アンチモン（Ｓｂ）を拡散してＮ＋型の埋め込み層２２を形成する。続いて、酸化膜を形成し直し、再度ホトエッチング手法によって酸化膜に開口部分を形成し、基板２１表面にボロン（Ｂ）をイオン注入してＰ＋型の埋込層２６および分離領域２４ａを形成する。
【００２８】
第２工程：図４（Ｂ）参照
続いて、前記イオン注入用の酸化膜マスクを取り除いた後、Ｎ型のエピタキシャル層２３を気相成長法によって形成する。膜厚は５〜１２μｍとし、比抵抗ρ＝１００〜５０００Ω・ｃｍとする。この様な高比抵抗は、例えば気相成長法によってエピタキシャル成長させるときに、不純物を供給しないノンドープ成長で形成する事により、得ることが出来る。
【００２９】
第３工程：図５（Ａ）参照
エピタキシャル層２３を形成した後、エピタキシャル層２３の表面にＳｉ酸化膜を形成し、その上にレジストマスクを形成する。レジストマスクの開口部を通してボロン（Ｂ、ＢＦ２）をイオン注入してＰ型のウェル領域２７を形成する。更に、レジストマスクを変更し、ＮＰＮトランジスタを形成すべき領域に燐（Ｐ）をイオン注してコレクタ領域６０を形成する。
【００３０】
第４工程：図５（Ｂ）参照
全体に１１００℃、１〜３時間程度の熱処理を与えて、イオン注入したＰ型のウェル領域２７とコレクタ領域６０を熱拡散する。
【００３１】
第５工程：図６（Ａ）参照
続いて、前記の熱処理によりエピタキシャル層２３表面に成長したＳｉ酸化膜の上にイオン注入用のレジストマスクを形成し、上側の分離領域２４ｂに対応する部分の開口部を介してＰ型の不純物、ここではボロンをイオン注入する。そして前記レジストマスクを除去した後、上側と下側の分離領域２４ａ、２４ｂが結合するまで、そしてＰ型埋め込み層２６とＰ型ウェル領域２７とが結合するまで、同じく１１００℃、１〜３時間程度の熱処理で拡散する。分離領域２４によって、エピタキシャル層２３が接合型電界効果トランジスタ（Ｊ−ＦＥＴ）等を形成すべき島領域２５に接合分離される。
【００３２】
第６工程：図６（Ｂ）参照
先の熱処理によってエピタキシャル層２３表面に成長したＳｉＯ２膜を除去した後、再度５００Å程度のＳｉＯ２膜を付け直す。ＳｉＯ２膜上にホトレジスト膜によりイオン注入用マスクを付け、ＮＰＮトランジスタのベース領域３６とゲートコンタクト領域３０に対応する部分を開口し、ここにベースの不純物であるボロンをイオン注入する。そしてレジストマスク除去の後、１１００℃、１〜２時間の熱処理によりベース拡散を行う。ベース領域３６とゲートコンタクト領域３０はＰ型ウェル領域２７よりは浅い拡散領域とし、ゲートコンタクト領域３０はＰ型ウェル領域２７とＮ型島領域２５とのＰＮ接合の上部を覆うようにして配置されている。即ち、ゲートコンタクト領域３０はＰ型ウェル領域２７の周辺部分を環状に取り囲んでいる。そして、再度イオン注入用マスクを付け直し、形成予定のエミッタ領域３７、ソース領域３１、ドレイン領域３２およびコレクタコンタクト領域３８に対応する部分を開口し、ここにＮ型の不純物であるヒ素またはリンをイオン注入する。
【００３３】
第７工程：図７（Ａ）参照
更に、レジストマスクを付け直して、チャネル領域２８に対応する部分のＳｉ酸化膜上に開口部６２を具備するマスク層６３を形成する。開口部６２の端は、ゲートコンタクト領域３０の上部に位置して、ウェル領域２７の表面及び環状に形成されたゲートコンタクト領域３０の内周端近傍の表面を露出する。そして、マスク層６３の開口部を通してＮ型の不純物であるヒ素またはリンを１×１０１２〜１０１３ａｔｏｍｓ／ｃｍ３でイオン注入し、チャネル領域２８を形成する。
【００３４】
マスク層６３をそのままに、開口部６２を通してＰ型の不純物であるＢ又はＢＦ２を１×１０１３〜１０１４ａｔｏｍｓ／ｃｍ３でイオン注入し、トップゲート領域２９を形成する。
【００３５】
その後前記イオン注入用マスクを取り除き、１０００℃、３０〜１時間のエミッタ拡散を行ってエミッタ領域３７、ソース領域３１、ドレイン領域３２を熱拡散すると共に、チャネル領域２８とトップゲート領域２９を熱拡散する。尚、エミッタ熱拡散の後にチャネル領域２８とトップゲート領域２９のイオン注入と熱処理を行っても良い。
【００３６】
第８工程：図７（Ｂ）参照
これらの熱処理によってエピタキシャル層２３表面に形成されたシリコン酸化膜６４に、一般的なホトエッチング手法によってコンタクト孔６５を形成する。拡張電極４３を形成すべき領域には、既に膜厚８０００〜２００００Åのシリコン酸化膜６４が形成されている。これらの酸化膜厚を更に厚くするためにＣＶＤ酸化膜、ＳｉＮ膜等を形成しても良い。
【００３７】
そして、全面にアルミニウム材料をスパッタあるいは蒸着手法によって膜厚１．０〜３．０μｍ膜厚に形成し、一般的なホトエッチング手法によってホトエッチングすることにより、ソース電極３３、ドレイン電極３４、ゲート電極３５、エミッタ電極３９、ベース電極４０、コレクタ電極４１、接地電極４５、及び拡張電極４３を形成して、図１の構成を得る。
【００３８】
図８は、製造方法の第２の実施形態を示す断面図である。先の製造方法は、コレクタ領域６０をエピタキシャル層２３の表面から拡散したが、この例では基板２１表面からとエピタキシャル層２３表面からと両方から拡散して結合した例である。
【００３９】
すなわち図８（Ａ）を参照して、Ｐ型基板２１を準備し、基板２１表面に選択マスクを形成し、ＮＰＮトランジスタを形成すべき領域に選択的にＮ型不純物（砒素、アンチモン等）をイオン注入し、これを熱拡散することによってコレクタ埋め込み層６１を形成する。
【００４０】
その後、図４（Ａ）〜図６（Ａ）までの工程と同様の工程を経ることにより、図８（Ｂ）に示したように、コレクタ領域６０とコレクタ埋め込み層６１とを結合させてコレクタ層を形成した構造を得ることが出来る。この後は図６（Ｂ）〜図７（Ｂ）と同様の工程を施す。上下方向からの拡散を用いるので、熱処理を短くすることが可能である。
【００４１】
上記の実施例は、Ｊ−ＦＥＴとしてＮチャネル型を例にしたが、Ｐチャネル型Ｊ−ＦＥＴを形成することも可能である。また、入力トランジスタとしてＪ−ＦＥＴを例にしたが、Ｎチャネル、Ｐチャネル型のＭＯＳＦＥＴ素子を用いたものでも良い。
【００４２】
【発明の効果】
本発明によれば、エピタキシャル層２３の比抵抗を増大することによって、拡張電極４３と基板２１（接地電位）とを結合する寄生容量の値を小さなものとし、これによって拡張電極４３に印加された信号電流が漏れるのを防止できる利点を有する。
【００４３】
また、高比抵抗とした代わりに、Ｎ型のコレクタ層６０を形成する事により、ＮＰＮトランジスタをも共存できる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明する為の断面図である。
【図２】本発明を説明する為の平面図である。
【図３】本発明を説明するための回路図である。
【図４】本発明の製造方法を説明する為の断面図である。
【図５】本発明の製造方法を説明する為の断面図である。
【図６】本発明の製造方法を説明する為の断面図である。
【図７】本発明の製造方法を説明する為の断面図である。
【図８】本発明の製造方法を説明する為の断面図である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための回路図である。
Claims (4)
- 一導電型の半導体基板と、前記基板の上に形成したエピタキシャル層と、前記エピタキシャル層を分離した島領域と、前記島領域の１つに形成した入力トランジスタと、外部接続用のボンディングパッドと、前記半導体層の表面を被覆する絶縁膜と、前記入力トランジスタの入力端子に接続されて前記絶縁膜の上に延在され、エレクトリックコンデンサマイクの一方の電極となる拡張電極とを備え、
前記拡張電極下部の前記エピタキシャル層の比抵抗を１００〜５０００Ω・ｃｍにしたことを特徴とする半導体装置。 - 前記入力トランジスタが、接合型電界効果トランジスタであることを特徴とする請求項１記載の半導体装置。
- 前記島領域の一つに前記エピタキシャル層より不純物濃度の高い逆導電型の拡散領域が形成され、該拡散領域をコレクタとして、バイポーラ型トランジスタを構成したことを特徴とする請求項１記載の半導体装置。
- 前記接合型電界効果トランジスタを、前記１００〜５０００Ω・ｃｍの比抵抗を持つ島領域内に形成したことを特徴とする請求項２記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06141599A JP3634660B2 (ja) | 1999-03-09 | 1999-03-09 | 半導体装置 |
| EP00200833A EP1035575A3 (en) | 1999-03-09 | 2000-03-08 | Semiconductor device |
| US09/520,950 US6555857B1 (en) | 1999-03-09 | 2000-03-08 | Semiconductor device |
| KR10-2000-0011437A KR100366896B1 (ko) | 1999-03-09 | 2000-03-08 | 반도체 장치 |
| US10/320,576 US6960797B2 (en) | 1999-03-09 | 2002-12-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06141599A JP3634660B2 (ja) | 1999-03-09 | 1999-03-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260786A JP2000260786A (ja) | 2000-09-22 |
| JP3634660B2 true JP3634660B2 (ja) | 2005-03-30 |
Family
ID=13170468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06141599A Expired - Fee Related JP3634660B2 (ja) | 1999-03-09 | 1999-03-09 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6555857B1 (ja) |
| EP (1) | EP1035575A3 (ja) |
| JP (1) | JP3634660B2 (ja) |
| KR (1) | KR100366896B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3634660B2 (ja) * | 1999-03-09 | 2005-03-30 | 三洋電機株式会社 | 半導体装置 |
| TW200620539A (en) * | 2004-10-14 | 2006-06-16 | Koninkl Philips Electronics Nv | BiCMOS compatible JFET device and method of manufacturing same |
| JP2006202987A (ja) * | 2005-01-20 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2009239202A (ja) * | 2008-03-28 | 2009-10-15 | Sanyo Electric Co Ltd | 増幅素子およびその製造方法 |
| KR101045741B1 (ko) * | 2008-03-28 | 2011-06-30 | 산요 세미컨덕터 컴퍼니 리미티드 | 증폭 소자 및 그 제조 방법 |
| CN102244077A (zh) * | 2011-05-30 | 2011-11-16 | 上海宝逊电声器材有限公司 | 一种驻极体麦克风内置电容专用管芯及其制备方法 |
| US9178058B2 (en) | 2013-03-13 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | RF switch on high resistive substrate |
| CN115274912B (zh) * | 2022-08-01 | 2024-01-30 | 中国电子科技集团公司第四十四研究所 | 高空间分辨率的x射线探测器单元、探测器及其制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197885A (ja) | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置 |
| JPS61160963A (ja) | 1985-01-08 | 1986-07-21 | Sanyo Electric Co Ltd | コンデンサマイク用半導体装置 |
| JPS61242059A (ja) | 1985-04-19 | 1986-10-28 | Sanyo Electric Co Ltd | コンデンサマイク用半導体装置 |
| JPS62229869A (ja) * | 1985-12-03 | 1987-10-08 | Nec Corp | 半導体装置およびその製造方法 |
| GB2243485A (en) | 1990-04-27 | 1991-10-30 | Motorola Gmbh | Semiconductor device contact pads |
| JPH04291952A (ja) * | 1991-03-20 | 1992-10-16 | Sony Corp | 半導体装置 |
| JPH0547913A (ja) | 1991-08-12 | 1993-02-26 | Sharp Corp | 半導体装置の製造方法 |
| JP3217560B2 (ja) | 1993-11-15 | 2001-10-09 | 株式会社東芝 | 半導体装置 |
| DE69415500T2 (de) * | 1994-03-31 | 1999-05-20 | St Microelectronics Srl | Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang |
| KR0182030B1 (ko) * | 1995-11-30 | 1999-03-20 | 김광호 | 바이시모스 트랜지스터 및 그 제조 방법 |
| JP3634660B2 (ja) * | 1999-03-09 | 2005-03-30 | 三洋電機株式会社 | 半導体装置 |
-
1999
- 1999-03-09 JP JP06141599A patent/JP3634660B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-08 EP EP00200833A patent/EP1035575A3/en not_active Withdrawn
- 2000-03-08 KR KR10-2000-0011437A patent/KR100366896B1/ko not_active IP Right Cessation
- 2000-03-08 US US09/520,950 patent/US6555857B1/en not_active Expired - Lifetime
-
2002
- 2002-12-17 US US10/320,576 patent/US6960797B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6555857B1 (en) | 2003-04-29 |
| KR100366896B1 (ko) | 2003-01-09 |
| US20030122167A1 (en) | 2003-07-03 |
| US6960797B2 (en) | 2005-11-01 |
| KR20000076787A (ko) | 2000-12-26 |
| EP1035575A2 (en) | 2000-09-13 |
| JP2000260786A (ja) | 2000-09-22 |
| EP1035575A3 (en) | 2001-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917172B2 (ja) | 垂直型電流制御型シリコン・オン・インシュレータ（ｓｏｉ）デバイス及びそれを形成する方法 | |
| JP3308505B2 (ja) | 半導体装置 | |
| JP3634660B2 (ja) | 半導体装置 | |
| JP3530414B2 (ja) | 半導体装置 | |
| JPH1145988A (ja) | ＢｉＣＭＯＳ内蔵受光半導体装置 | |
| JP3634659B2 (ja) | 半導体装置 | |
| JP2004128142A (ja) | 半導体装置及びその製造方法 | |
| JP3454734B2 (ja) | 半導体集積回路の製造方法 | |
| JP3762556B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3439149B2 (ja) | 半導体装置 | |
| KR20010014822A (ko) | 반도체 장치 | |
| KR100618789B1 (ko) | 소이 구조의 씨모스와 수직형 바이폴라 트랜지스터를 갖는 바이씨모스 | |
| JP2000286194A (ja) | 半導体装置 | |
| JP3992645B2 (ja) | 半導体集積回路 | |
| JPH10233525A (ja) | アバランシェフォトダイオード | |
| JPH09283646A (ja) | 半導体集積回路 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP4162412B2 (ja) | 光半導体集積回路装置 | |
| JPH09270470A (ja) | 半導体集積回路 | |
| JP2678081B2 (ja) | 半導体集積回路装置 | |
| JPH02276271A (ja) | バイポーラ・ｃｍｏｓ半導体装置及びその製造方法 | |
| JP2000150534A (ja) | 半導体集積回路装置 | |
| JPH04245475A (ja) | 光半導体装置の製造方法 | |
| JPH10107154A (ja) | 半導体集積回路 | |
| JPH0384946A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |