JPH0547913A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0547913A JPH0547913A JP3202020A JP20202091A JPH0547913A JP H0547913 A JPH0547913 A JP H0547913A JP 3202020 A JP3202020 A JP 3202020A JP 20202091 A JP20202091 A JP 20202091A JP H0547913 A JPH0547913 A JP H0547913A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- silicon substrate
- layer
- type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 短時間でエピタキシャル層を分離することが
でき、かつ、実効エピタキシャル層を確保でき、しか
も、工程の増加およびコストアップを抑えることのでき
る半導体装置の製造方法を提供する。 【構成】 エピタキシャル層より低い比抵抗を有する第
１導電型シリコン基板に選択的に第２導電型の不純物拡
散層を形成し、その後そのシリコン基板にエピタキシャ
ル層を形成した後、そのエピタキシャル層表面から第１
導電型不純物を拡散するとともに、熱処理することによ
りエピタキシャル層の島を形成する工程を有する。
でき、かつ、実効エピタキシャル層を確保でき、しか
も、工程の増加およびコストアップを抑えることのでき
る半導体装置の製造方法を提供する。 【構成】 エピタキシャル層より低い比抵抗を有する第
１導電型シリコン基板に選択的に第２導電型の不純物拡
散層を形成し、その後そのシリコン基板にエピタキシャ
ル層を形成した後、そのエピタキシャル層表面から第１
導電型不純物を拡散するとともに、熱処理することによ
りエピタキシャル層の島を形成する工程を有する。
Description
【０００１】
【産業上の利用分野】 本発明は半導体装置の製造方法
に関し、特にバイポーラＩＣの製造方法に関する。
に関し、特にバイポーラＩＣの製造方法に関する。
【０００２】
【従来の技術】 従来より、より高い集積密度と、より
少ない消費電力を特徴とするバイポーラＩＣの実現をめ
ざして技術開発が進められている。図２は、従来におけ
る方法により製造されたバイポーラＩＣの模式断面図で
ある。以下にこのバイポーラＩＣを製造する方法を説明
する。従来では、比抵抗が１０〜２０Ω・ｃｍのＰ型Ｓ
ｉ基板１０を用い、まず、そのＰ型Ｓｉ基板１０上のパ
ターニング（図示せず）された部分にひ素またはアンチ
モンを熱拡散することにより、Ｎ+ 拡散層２を形成す
る。その後、そのＰ型Ｓｉ基板１０上およびＮ+ 拡散層
２上にＮ- エピタキシャル層１３を形成する。そして、
ほう素等を熱拡散させることによりＰ+ 拡散層１４を形
成し、Ｎ- エピタキシャル層１３の島を形成する。この
熱拡散により、Ｎ+ 拡散層２はエピタキシャル層１３に
Ｄo の這い上がりを生じる。
少ない消費電力を特徴とするバイポーラＩＣの実現をめ
ざして技術開発が進められている。図２は、従来におけ
る方法により製造されたバイポーラＩＣの模式断面図で
ある。以下にこのバイポーラＩＣを製造する方法を説明
する。従来では、比抵抗が１０〜２０Ω・ｃｍのＰ型Ｓ
ｉ基板１０を用い、まず、そのＰ型Ｓｉ基板１０上のパ
ターニング（図示せず）された部分にひ素またはアンチ
モンを熱拡散することにより、Ｎ+ 拡散層２を形成す
る。その後、そのＰ型Ｓｉ基板１０上およびＮ+ 拡散層
２上にＮ- エピタキシャル層１３を形成する。そして、
ほう素等を熱拡散させることによりＰ+ 拡散層１４を形
成し、Ｎ- エピタキシャル層１３の島を形成する。この
熱拡散により、Ｎ+ 拡散層２はエピタキシャル層１３に
Ｄo の這い上がりを生じる。
【０００３】
【発明が解決しようとする課題】 ところが、バイポー
ラＩＣを高耐圧化するためには、Ｎ型エピタキシャル層
を低濃度とし、厚膜化が必要となる。この場合、これま
でのエピタキシャル層を分離し、Ｎ層の島を形成するア
イソレーション技術においては、厚いエピタキシャル層
を分離するためには、高温かつ長時間の不純物拡散を余
儀なくされるという問題があった。すなわち、このよう
な高温かつ長時間の拡散は、分離領域の横方向への広が
りを大きくしてしまうことから、トランジスタサイズを
大きくせざるを得ないという問題があった。さらに、Ｎ
+ 拡散層のエピタキシャル層への這い上がりＤO が大き
くなることから、トランジスタの耐圧を決めているエミ
ッタ実効エピタキシャル層の厚みＥO を大幅に減少させ
てしまう問題があった。このような問題を解決すべく従
来では、トレンチ法により絶縁膜分離を行ったり、ま
た、分離領域にあらがじめＰ+ 領域を形成しておく上下
分離法を用いたりしてきた。しかし、これらの方法で
は、工程の増加およびコストアップを避けることができ
なかった。
ラＩＣを高耐圧化するためには、Ｎ型エピタキシャル層
を低濃度とし、厚膜化が必要となる。この場合、これま
でのエピタキシャル層を分離し、Ｎ層の島を形成するア
イソレーション技術においては、厚いエピタキシャル層
を分離するためには、高温かつ長時間の不純物拡散を余
儀なくされるという問題があった。すなわち、このよう
な高温かつ長時間の拡散は、分離領域の横方向への広が
りを大きくしてしまうことから、トランジスタサイズを
大きくせざるを得ないという問題があった。さらに、Ｎ
+ 拡散層のエピタキシャル層への這い上がりＤO が大き
くなることから、トランジスタの耐圧を決めているエミ
ッタ実効エピタキシャル層の厚みＥO を大幅に減少させ
てしまう問題があった。このような問題を解決すべく従
来では、トレンチ法により絶縁膜分離を行ったり、ま
た、分離領域にあらがじめＰ+ 領域を形成しておく上下
分離法を用いたりしてきた。しかし、これらの方法で
は、工程の増加およびコストアップを避けることができ
なかった。
【０００４】本発明は以上の問題点を解決すべくなされ
たもので、短時間でエピタキシャル層を分離することが
でき、かつ、十分な実効エピタキシャル層を確保でき、
しかも、工程の増加およびコストアップを抑えることの
できる半導体装置の製造方法を提供することを目的とす
る。
たもので、短時間でエピタキシャル層を分離することが
でき、かつ、十分な実効エピタキシャル層を確保でき、
しかも、工程の増加およびコストアップを抑えることの
できる半導体装置の製造方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】 本発明の半導体装置の
製造方法は、第１導電型シリコン基板に選択的に第２導
電型の不純物拡散層を形成し、その後そのシリコン基板
にエピタキシャル層を形成した後、そのエピタキシャル
層表面から第１導電型不純物を拡散することによりエピ
タキシャル層の島を形成する工程を有する半導体装置の
製造方法において、上記シリコン基板として、上記エピ
タキシャル層より低い比抵抗を有するものを用いること
によって特徴付けられる。
製造方法は、第１導電型シリコン基板に選択的に第２導
電型の不純物拡散層を形成し、その後そのシリコン基板
にエピタキシャル層を形成した後、そのエピタキシャル
層表面から第１導電型不純物を拡散することによりエピ
タキシャル層の島を形成する工程を有する半導体装置の
製造方法において、上記シリコン基板として、上記エピ
タキシャル層より低い比抵抗を有するものを用いること
によって特徴付けられる。
【０００６】
【作用】 エピタキシャル層より低い比抵抗を有するシ
リコン基板を用いることにより、エピタキシャル層より
濃度の高いシリコン基板から、エピタキシャル層に拡散
が起こるため、エピタキシャル層にシリコン基板の這い
上がりが生じ、エピタキシャル層の厚みは減少する。こ
のため、厚みの減少したエピタキシャル層の分離拡散時
間が短縮し、Ｎ+ 拡散層の這い上がりを抑えられ、実効
エピタキシャル層の厚みは減少しない。
リコン基板を用いることにより、エピタキシャル層より
濃度の高いシリコン基板から、エピタキシャル層に拡散
が起こるため、エピタキシャル層にシリコン基板の這い
上がりが生じ、エピタキシャル層の厚みは減少する。こ
のため、厚みの減少したエピタキシャル層の分離拡散時
間が短縮し、Ｎ+ 拡散層の這い上がりを抑えられ、実効
エピタキシャル層の厚みは減少しない。
【０００７】
【実施例】 図１は本発明の実施例を経時的に示す模式
断面図である。以下に、図面を参照しつつ、本発明の実
施例を説明する。まず、Ｐ型シリコン基板１に酸化膜
（図示せず）を形成した後、窓開けし、選択的にＮ型不
純物を拡散することによりＮ+ 拡散層２を形成する。こ
の実施例では、比抵抗が２〜３Ω・ｃｍであり、後述す
るエピタキシャル層３に比べ、十分に低い比抵抗を有す
るＰ型シリコン基板１を用いる〔図１（ａ）〕。
断面図である。以下に、図面を参照しつつ、本発明の実
施例を説明する。まず、Ｐ型シリコン基板１に酸化膜
（図示せず）を形成した後、窓開けし、選択的にＮ型不
純物を拡散することによりＮ+ 拡散層２を形成する。こ
の実施例では、比抵抗が２〜３Ω・ｃｍであり、後述す
るエピタキシャル層３に比べ、十分に低い比抵抗を有す
るＰ型シリコン基板１を用いる〔図１（ａ）〕。
【０００８】その後、酸化膜を除去し、Ｐ型シリコン基
板１全面に、所定の濃度および厚さのエピタキシャル成
長を行うことにより、Ｎ- エピタキシャル層３を形成す
る。なお、このエピタキシャル層３の濃度および厚さは
所望の耐圧を得ることができるよう設定され、本実施例
の場合は、Ｎ- エピタキシャル層３の比抵抗は６〜８Ω
・ｃｍとしている〔図１（ｂ）〕。
板１全面に、所定の濃度および厚さのエピタキシャル成
長を行うことにより、Ｎ- エピタキシャル層３を形成す
る。なお、このエピタキシャル層３の濃度および厚さは
所望の耐圧を得ることができるよう設定され、本実施例
の場合は、Ｎ- エピタキシャル層３の比抵抗は６〜８Ω
・ｃｍとしている〔図１（ｂ）〕。
【０００９】その後、選択的にＰ型不純物を拡散し、熱
処理を施すことにより、Ｐ+ 分離拡散層４を形成する。
このＰ+ 分離拡散は、特に厚いエピタキシャル層３を分
離する場合には、１１００〜１２５０℃の高温で行われ
るため、図に示すように、エピタキシャル層３成長前に
形成したＮ+ 拡散層２が、エピタキシャル層３へＤN で
表される這い上がりを生じる。また同時に、Ｐ型シリコ
ン基板１はその濃度の違いによりエピタキシャル層３へ
ＤS で表される這い上がりを生じる〔図１（ｃ）〕。
処理を施すことにより、Ｐ+ 分離拡散層４を形成する。
このＰ+ 分離拡散は、特に厚いエピタキシャル層３を分
離する場合には、１１００〜１２５０℃の高温で行われ
るため、図に示すように、エピタキシャル層３成長前に
形成したＮ+ 拡散層２が、エピタキシャル層３へＤN で
表される這い上がりを生じる。また同時に、Ｐ型シリコ
ン基板１はその濃度の違いによりエピタキシャル層３へ
ＤS で表される這い上がりを生じる〔図１（ｃ）〕。
【００１０】以上の方法により、分離領域を形成するエ
ピタキシャル層の厚みが減少するため、分離拡散時間が
短縮する。また、その分離拡散時間の短縮により、Ｎ+
拡散層２の這い上がりも抑えられる。その結果、エミッ
タ直下の実効エピタキシャル層の厚みＥN を、従来例の
ＥO に比べ厚く確保することができ、高耐圧化を実現で
きる。
ピタキシャル層の厚みが減少するため、分離拡散時間が
短縮する。また、その分離拡散時間の短縮により、Ｎ+
拡散層２の這い上がりも抑えられる。その結果、エミッ
タ直下の実効エピタキシャル層の厚みＥN を、従来例の
ＥO に比べ厚く確保することができ、高耐圧化を実現で
きる。
【００１１】
【発明の効果】 以上説明したように、本発明によれ
ば、エピタキシャル層より低比抵抗のシリコン基板を用
いることにより、従来のように、工程数が大きく、しか
もコストアップする方法を用いなくても、実効エピタキ
シャル層厚を十分確保でき、高耐圧化の容易な半導体装
置を得ることができる。
ば、エピタキシャル層より低比抵抗のシリコン基板を用
いることにより、従来のように、工程数が大きく、しか
もコストアップする方法を用いなくても、実効エピタキ
シャル層厚を十分確保でき、高耐圧化の容易な半導体装
置を得ることができる。
【図１】 本発明実施例を説明する図
【図２】 従来例を説明する図
１・・・・Ｐ型Ｓｉ基板 ２・・・・Ｎ+ 拡散層 ３・・・・Ｎ- エピタキシャル層 ４・・・・Ｐ+ 分離拡散層
Claims (1)
- 【請求項１】 第１導電型シリコン基板に選択的に第２
導電型の不純物拡散層を形成し、その後そのシリコン基
板にエピタキシャル層を形成した後、そのエピタキシャ
ル層表面から第１導電型不純物を拡散するとともに、熱
処理することによりエピタキシャル層の島を形成する工
程を有する半導体装置の製造方法において、上記シリコ
ン基板として、上記エピタキシャル層より低い比抵抗を
有するものを用いることを特徴とする半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202020A JPH0547913A (ja) | 1991-08-12 | 1991-08-12 | 半導体装置の製造方法 |
| US07/921,010 US5273912A (en) | 1991-08-12 | 1992-07-28 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202020A JPH0547913A (ja) | 1991-08-12 | 1991-08-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547913A true JPH0547913A (ja) | 1993-02-26 |
Family
ID=16450594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3202020A Pending JPH0547913A (ja) | 1991-08-12 | 1991-08-12 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5273912A (ja) |
| JP (1) | JPH0547913A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331296B1 (ko) * | 1995-12-20 | 2002-06-20 | 클라크 3세 존 엠. | 에피택셜 핀치 저항기 및 그 형성 방법 |
| JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
| JP3634660B2 (ja) * | 1999-03-09 | 2005-03-30 | 三洋電機株式会社 | 半導体装置 |
| JP3530414B2 (ja) | 1999-03-26 | 2004-05-24 | 三洋電機株式会社 | 半導体装置 |
| CN101548032A (zh) * | 2006-05-15 | 2009-09-30 | 阿里斯技术公司 | 硅片器件的低温掺杂方法 |
| US9214457B2 (en) * | 2011-09-20 | 2015-12-15 | Alpha & Omega Semiconductor Incorporated | Method of integrating high voltage devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136645A (ja) * | 1986-11-28 | 1988-06-08 | Fuji Electric Co Ltd | 半導体装置 |
| JPH02234453A (ja) * | 1989-03-07 | 1990-09-17 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4637125A (en) * | 1983-09-22 | 1987-01-20 | Kabushiki Kaisha Toshiba | Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor |
| JPS6080267A (ja) * | 1983-10-07 | 1985-05-08 | Toshiba Corp | 半導体集積回路装置の製造方法 |
-
1991
- 1991-08-12 JP JP3202020A patent/JPH0547913A/ja active Pending
-
1992
- 1992-07-28 US US07/921,010 patent/US5273912A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136645A (ja) * | 1986-11-28 | 1988-06-08 | Fuji Electric Co Ltd | 半導体装置 |
| JPH02234453A (ja) * | 1989-03-07 | 1990-09-17 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5273912A (en) | 1993-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504332A (en) | Method of making a bipolar transistor | |
| JP2557750B2 (ja) | 光半導体装置 | |
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JPH0128508B2 (ja) | ||
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JPS644349B2 (ja) | ||
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPS59186366A (ja) | 半導体装置およびその製造方法 | |
| JP2002324807A (ja) | 半導体装置の製造方法 | |
| JPH0783116B2 (ja) | 半導体装置の製造方法 | |
| JPS639667B2 (ja) | ||
| JPS61139063A (ja) | 半導体装置およびその製造方法 | |
| JP2004273772A (ja) | 半導体装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPH0669218A (ja) | トランジスタの製造方法 | |
| JPH0228267B2 (ja) | ||
| JPH0281438A (ja) | バイポーラ集積回路 | |
| JPH07142496A (ja) | 半導体集積回路装置の製造方法 |