JPS639667B2 - - Google Patents
Info
- Publication number
- JPS639667B2 JPS639667B2 JP55085837A JP8583780A JPS639667B2 JP S639667 B2 JPS639667 B2 JP S639667B2 JP 55085837 A JP55085837 A JP 55085837A JP 8583780 A JP8583780 A JP 8583780A JP S639667 B2 JPS639667 B2 JP S639667B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- bipolar transistor
- region
- pnp
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 28
- 230000000295 complement effect Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 101100001675 Emericella variicolor andJ gene Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、PNPバイポーラトランジスタおよ
びNPNバイポーラトランジスタを含んでなる集
積回路ICに用いられる半導体装置に関するもの
であり、より詳細に述べるならば、相補型
（Complementary）バイポーラトランジスタ構造
の半導体装置の製造方法に関するものである。
びNPNバイポーラトランジスタを含んでなる集
積回路ICに用いられる半導体装置に関するもの
であり、より詳細に述べるならば、相補型
（Complementary）バイポーラトランジスタ構造
の半導体装置の製造方法に関するものである。
従来の相補型バイポーラトランジスタ構造の半
導体装置は、例えば、第１図に示すように縦型の
NPNトランジスタおよびPNPトランジスタが完
全に分離されている。なお、第１図はS.C.Su
andJ.D.Meindl，Ａ New Complementary
Bipolar Transistor Structure，Solid State
Technology， April，1973，p.53，Figl(b)の相
補型バイポーラトランジスタのNPNトランジス
タとPNPトランジスタの配置を逆にした断面図
である。このような相補型バイポーラトランジス
タではPNPトランジスタの性能もNPNトランジ
スタと同様に良好なものではあるが、製造工程数
が多く工程管理もめんどうである。さらに、
PNPトランジスタを第２図に示すように簡単な
構造である基板コレクタ型PNPトランジスタ
（ベースにn-エピタキシヤル層を利用）とする相
補型バイポーラトランジスタにおいては、PNP
トランジスタの性能は低く、例えば遮断周波数T
が100メガヘルツ（ＭHz）程度と低い。このため
使用可能な回路が制限されていた。
導体装置は、例えば、第１図に示すように縦型の
NPNトランジスタおよびPNPトランジスタが完
全に分離されている。なお、第１図はS.C.Su
andJ.D.Meindl，Ａ New Complementary
Bipolar Transistor Structure，Solid State
Technology， April，1973，p.53，Figl(b)の相
補型バイポーラトランジスタのNPNトランジス
タとPNPトランジスタの配置を逆にした断面図
である。このような相補型バイポーラトランジス
タではPNPトランジスタの性能もNPNトランジ
スタと同様に良好なものではあるが、製造工程数
が多く工程管理もめんどうである。さらに、
PNPトランジスタを第２図に示すように簡単な
構造である基板コレクタ型PNPトランジスタ
（ベースにn-エピタキシヤル層を利用）とする相
補型バイポーラトランジスタにおいては、PNP
トランジスタの性能は低く、例えば遮断周波数T
が100メガヘルツ（ＭHz）程度と低い。このため
使用可能な回路が制限されていた。
集積回路ICでの回路によつては第１図のよう
にPNPとNPNトランジスタを完全に分離しなく
ても所定性能が得られる場合がある（例えば、
Electronics March ６，1975 105頁第9C図）。こ
のような場合には、先に説明した第１図および第
２図の相補型バイポーラトランジスタの中間的性
能を有すれば良い。
にPNPとNPNトランジスタを完全に分離しなく
ても所定性能が得られる場合がある（例えば、
Electronics March ６，1975 105頁第9C図）。こ
のような場合には、先に説明した第１図および第
２図の相補型バイポーラトランジスタの中間的性
能を有すれば良い。
このような中間的性能を有する相補型バイポー
ラトランジスタの半導体装置を製造する方法を提
案することが本発明の目的である。
ラトランジスタの半導体装置を製造する方法を提
案することが本発明の目的である。
上述の目的が、ｐ型半導体基板およびｎ型エピ
タキシヤル層にNPNバイポーラトランジスタお
よびPNPバイポーラトランジタを設けてなる相
補型バイポーラトランジスタ構造の半導体装置の
製造方法において、下記工程(イ)〜(ヘ)：(イ)ｎ型不純
物を半導体基板内に導入してNPNバイポーラト
ランジスタのｎ型埋込み層を形成する工程、(ロ)半
導体基板上にｎ型エピタキシヤル層を形成する工
程、(ハ)ｐ型不純物をエピタキシヤル層内に選択的
に導入してPNPバイポーラトランジスタのコレ
レクタのｐ型領域およびNPNバイポーラトラン
ジスタのｐ型分離領域を形成する工程、(ニ)ｎ型不
純物をPNPバイポーラトランジスタのコレクタ
領域内および埋込み層の上方のエピタキシヤル層
内に選択的に導入してPNPバイポーラトランジ
スタのベース領域およびNPNバイポーラトラン
ジスタのコレクタコンタクト領域を形成する工
程、(ホ)ｐ型不純物をPNPバイポーラトランジス
タのベースｎ型領域内、コレクタｐ型領域および
埋込み層の上方のエピタキシヤル層内に選択的に
導入してPNPバイポーラトランジスタのエミツ
タ領域、コレクタコンタクト領域およびNPNバ
イポーラトランジスタのベース領域を形成する工
程、および(ヘ)ｎ型不純物をPNPバイポーラトラ
ンジスタのベースｎ型領域内およびNPNバイポ
ーラトランジスタのベースｐ型領域内に選択的に
導入してPNPバイポーラトランジスタのベース
コンタクト領域およびNPNバイポーラトランジ
スタのエミツタ領域を形成する工程、を含んでな
ることを特徴とする半導体装置の製造方法によつ
て達成される。この場合には、PNPバイポーラ
トランジスタのコレクタがｎ型エピタキシヤル層
にｐ型不純物を導入したｐ型領域であり、ベース
がコレクタのｐ型領域内に形成したｎ型領域であ
り、およびエミツタがベースのｎ型領域内に形成
したｐ型領域であり、そして、NPNバイポーラ
トランジスタは第１図に示した従来構造と同様な
構造であり、このNPNバイポーラトランジスタ
のｐ型分離領域がPNPバイポーラトランジスタ
のコレクタのｐ型領域をその一部としている。
タキシヤル層にNPNバイポーラトランジスタお
よびPNPバイポーラトランジタを設けてなる相
補型バイポーラトランジスタ構造の半導体装置の
製造方法において、下記工程(イ)〜(ヘ)：(イ)ｎ型不純
物を半導体基板内に導入してNPNバイポーラト
ランジスタのｎ型埋込み層を形成する工程、(ロ)半
導体基板上にｎ型エピタキシヤル層を形成する工
程、(ハ)ｐ型不純物をエピタキシヤル層内に選択的
に導入してPNPバイポーラトランジスタのコレ
レクタのｐ型領域およびNPNバイポーラトラン
ジスタのｐ型分離領域を形成する工程、(ニ)ｎ型不
純物をPNPバイポーラトランジスタのコレクタ
領域内および埋込み層の上方のエピタキシヤル層
内に選択的に導入してPNPバイポーラトランジ
スタのベース領域およびNPNバイポーラトラン
ジスタのコレクタコンタクト領域を形成する工
程、(ホ)ｐ型不純物をPNPバイポーラトランジス
タのベースｎ型領域内、コレクタｐ型領域および
埋込み層の上方のエピタキシヤル層内に選択的に
導入してPNPバイポーラトランジスタのエミツ
タ領域、コレクタコンタクト領域およびNPNバ
イポーラトランジスタのベース領域を形成する工
程、および(ヘ)ｎ型不純物をPNPバイポーラトラ
ンジスタのベースｎ型領域内およびNPNバイポ
ーラトランジスタのベースｐ型領域内に選択的に
導入してPNPバイポーラトランジスタのベース
コンタクト領域およびNPNバイポーラトランジ
スタのエミツタ領域を形成する工程、を含んでな
ることを特徴とする半導体装置の製造方法によつ
て達成される。この場合には、PNPバイポーラ
トランジスタのコレクタがｎ型エピタキシヤル層
にｐ型不純物を導入したｐ型領域であり、ベース
がコレクタのｐ型領域内に形成したｎ型領域であ
り、およびエミツタがベースのｎ型領域内に形成
したｐ型領域であり、そして、NPNバイポーラ
トランジスタは第１図に示した従来構造と同様な
構造であり、このNPNバイポーラトランジスタ
のｐ型分離領域がPNPバイポーラトランジスタ
のコレクタのｐ型領域をその一部としている。
前述のｎ型エピタキシヤル層の厚さが１ないし
4μmであることおよび前述のコレクタのｐ型領域
およびｐ型分離領域の不純物濃度が表面濃度で１
×1017ないし１×1018cm-3であることは好ましい。
4μmであることおよび前述のコレクタのｐ型領域
およびｐ型分離領域の不純物濃度が表面濃度で１
×1017ないし１×1018cm-3であることは好ましい。
以下、添付図面に関連した本発明の実施態様に
よつて本発明を詳しく説明する。
よつて本発明を詳しく説明する。
第７図が本発明に係る製造方法によつて製作さ
れた相補型バイポーラトランジスタ構造の半導体
装置の概略断面図であり、第３図ないし第６図が
第７図の半導体装置の製造過程を説明する概略断
面図である。
れた相補型バイポーラトランジスタ構造の半導体
装置の概略断面図であり、第３図ないし第６図が
第７図の半導体装置の製造過程を説明する概略断
面図である。
第７図において、ｐ型半導体基板１にn+型埋
込み層２のあるほうがNPNバイポーラトランジ
スタであり、図面上左側にあるのがPNPバイポ
ーラトランジスタである。なお、このNPNトラ
ンジスタの構造は第１図に示した従来例の相補型
バイポーラトランジスタのNPNトランジスタと
同様な構造である。
込み層２のあるほうがNPNバイポーラトランジ
スタであり、図面上左側にあるのがPNPバイポ
ーラトランジスタである。なお、このNPNトラ
ンジスタの構造は第１図に示した従来例の相補型
バイポーラトランジスタのNPNトランジスタと
同様な構造である。
第７図に示した半導体装置が次のように本発明
の製造方法に従つて製造される。
の製造方法に従つて製造される。
まず、ｐ型半導体基板１、例えばシリコンウエ
ハ、に公知の熱拡散法又はイオン注入法（熱処理
を含む）によつてｎ型不純物、例えば燐（Ｐ）、
砒素などを半導体基板１に導入してn+型埋込み
層２を形成する。そして、半導体基板１上にn-
型エピタキシヤル層３（シリコン単結晶層）を気
相成長で第３図のように形成する。この気相成長
時にn+型埋込み層の不純物がエピタキシヤル層
３内にも拡散して第３図のように埋込み層２の一
部がエピタキシヤル層３に広がる。そしてエピタ
キシヤル層３の厚さは１ないし4μmが望ましく、
次に行なうｐ型拡散は分離領域及びPNPトラン
ジスタのコレクタ領域の形成を同時に行なうため
に適正な不純物濃度範囲が要求されることから通
常の高濃度拡散を行なうことができないため、前
記値よりも厚いと分離領域の形成に長時間を要し
てしまう。
ハ、に公知の熱拡散法又はイオン注入法（熱処理
を含む）によつてｎ型不純物、例えば燐（Ｐ）、
砒素などを半導体基板１に導入してn+型埋込み
層２を形成する。そして、半導体基板１上にn-
型エピタキシヤル層３（シリコン単結晶層）を気
相成長で第３図のように形成する。この気相成長
時にn+型埋込み層の不純物がエピタキシヤル層
３内にも拡散して第３図のように埋込み層２の一
部がエピタキシヤル層３に広がる。そしてエピタ
キシヤル層３の厚さは１ないし4μmが望ましく、
次に行なうｐ型拡散は分離領域及びPNPトラン
ジスタのコレクタ領域の形成を同時に行なうため
に適正な不純物濃度範囲が要求されることから通
常の高濃度拡散を行なうことができないため、前
記値よりも厚いと分離領域の形成に長時間を要し
てしまう。
次に、エピタキシヤル層３内にｐ型不純物、例
えば硼素(B)、ガリウム（Ga）などを公知の熱拡
散法又はイオン注入法によつて選択的に導入し
て、第４図に示すようにｐ型領域４および５を形
成する。これらｐ型領域４，５はｐ型半導体基板
１に達しており、また、その不純物濃度は表面濃
度で１×1017ないし１×1018cm-3であることが望
ましい。そして、ｐ型領域４はPNPトランジス
タのコレクタとなり、一方、ｐ型領域５はNPN
トランジスタのｐ型分離領域（アイソレーシヨン
領域）となる。さらに、ｐ型領域４はNPNトラ
ンジスタのｐ型分離領域の一部としても働く。上
述の不純物濃度値は従来のアイソレーシヨン拡散
による値（１×1020cm-3以上）よりもかなり低い
値である。なお、エピタキシヤル層３の表面には
シリコン酸化膜が形成されるが図面上は省略して
ある。
えば硼素(B)、ガリウム（Ga）などを公知の熱拡
散法又はイオン注入法によつて選択的に導入し
て、第４図に示すようにｐ型領域４および５を形
成する。これらｐ型領域４，５はｐ型半導体基板
１に達しており、また、その不純物濃度は表面濃
度で１×1017ないし１×1018cm-3であることが望
ましい。そして、ｐ型領域４はPNPトランジス
タのコレクタとなり、一方、ｐ型領域５はNPN
トランジスタのｐ型分離領域（アイソレーシヨン
領域）となる。さらに、ｐ型領域４はNPNトラ
ンジスタのｐ型分離領域の一部としても働く。上
述の不純物濃度値は従来のアイソレーシヨン拡散
による値（１×1020cm-3以上）よりもかなり低い
値である。なお、エピタキシヤル層３の表面には
シリコン酸化膜が形成されるが図面上は省略して
ある。
ｎ型不純物、例えば燐（Ｐ）などを熱拡散法又
はイオン注入法によつて第５図に示すようにｐ型
領域４内および埋込み層２の上方のエピタキシヤ
ル層３内に導入してｎ型領域６および７を形成す
る。これらｎ型領域６，７の不純物濃度は表面濃
度で１×1018ないし１×1019cm-3であつて通常の
場合での値１×1020付近又は以上よりも低い値で
ある。そして、ｎ型領域６はPNPトランジスタ
のベースとなり、一方、ｎ型領域７はNPNトラ
ンジスタのコレクタ・コンタクト領域となる。
はイオン注入法によつて第５図に示すようにｐ型
領域４内および埋込み層２の上方のエピタキシヤ
ル層３内に導入してｎ型領域６および７を形成す
る。これらｎ型領域６，７の不純物濃度は表面濃
度で１×1018ないし１×1019cm-3であつて通常の
場合での値１×1020付近又は以上よりも低い値で
ある。そして、ｎ型領域６はPNPトランジスタ
のベースとなり、一方、ｎ型領域７はNPNトラ
ンジスタのコレクタ・コンタクト領域となる。
次に、ｐ型不純物、例えば硼素などを熱拡散法
又はイオン注入法によつて第６図のようにｐ型領
域４内、ｎ型領域６内および埋込み層２上方のエ
ピタキシヤル層３内に選択的に導入してp+型領
域８，９および１０を形成する。これらp+型領
域の不純物濃度は表面濃度で５×1018ないし５×
1019cm-3であることが望ましく、ｐ型領域８，９
および１０はそれぞれPNPトランジスタのエミ
ツタ、PNPトランジスタのベース・コンタクト
領域およびNPNトランジスタのベースとなる。
このときに、拡散抵抗（図示せず）を同時に形成
することもできる。
又はイオン注入法によつて第６図のようにｐ型領
域４内、ｎ型領域６内および埋込み層２上方のエ
ピタキシヤル層３内に選択的に導入してp+型領
域８，９および１０を形成する。これらp+型領
域の不純物濃度は表面濃度で５×1018ないし５×
1019cm-3であることが望ましく、ｐ型領域８，９
および１０はそれぞれPNPトランジスタのエミ
ツタ、PNPトランジスタのベース・コンタクト
領域およびNPNトランジスタのベースとなる。
このときに、拡散抵抗（図示せず）を同時に形成
することもできる。
さらに、ｎ型不純物、例えば燐、砒素などを上
述の場合と同様にして第７図のようにｎ型領域６
内およびp+型領域１０内に選択的に導入してn+
型領域１１および１２を形成する。これらp+型
領域１１および１２の不純物濃度は表面濃度で１
×1021cm-3程度であり、かつそれぞれの領域は
PNPトランジスタのベース・コンタクト領域お
よびNPNトランジスタのエミツタとなる。最後
に、所定の電極を形成すればPNPトランジスタ
およびNPNトランジスタが完成し、相補型バイ
ポーラトランジスタ構造の半導体装置が製造でき
る。
述の場合と同様にして第７図のようにｎ型領域６
内およびp+型領域１０内に選択的に導入してn+
型領域１１および１２を形成する。これらp+型
領域１１および１２の不純物濃度は表面濃度で１
×1021cm-3程度であり、かつそれぞれの領域は
PNPトランジスタのベース・コンタクト領域お
よびNPNトランジスタのエミツタとなる。最後
に、所定の電極を形成すればPNPトランジスタ
およびNPNトランジスタが完成し、相補型バイ
ポーラトランジスタ構造の半導体装置が製造でき
る。
第７図に示したようにPNPバイポーラトラン
ジスタはコレクタ（ｐ型領域４）、ベース（ｎ型
領域６）およびエミツタ（ｐ型領域８）からな
り、また、NPNバイポーラトランジスタはコレ
クタ（ｎ型エピタキシヤル層３）、ベース（ｐ型
領域１０）およびエミツタ（ｎ型領域１２）から
なる。
ジスタはコレクタ（ｐ型領域４）、ベース（ｎ型
領域６）およびエミツタ（ｐ型領域８）からな
り、また、NPNバイポーラトランジスタはコレ
クタ（ｎ型エピタキシヤル層３）、ベース（ｐ型
領域１０）およびエミツタ（ｎ型領域１２）から
なる。
なお、エピタキシヤル層３の表面上には、シリ
コン酸化膜が各工程において形成され、又各トラ
ンジスタのエミツタ、ベース、コレクタの領域に
はそれぞれ電極が配設されるが、図面上は省略し
かつその説明も当業者には自明であるので省略す
る。
コン酸化膜が各工程において形成され、又各トラ
ンジスタのエミツタ、ベース、コレクタの領域に
はそれぞれ電極が配設されるが、図面上は省略し
かつその説明も当業者には自明であるので省略す
る。
本発明に係る製造方法は従来と同様な構造の
NPNバイポーラトランジスタを形成する工程を
利用して同時PNPバイポーラトランジスタを形
成することになつているので、第１図に示した従
来例の場合よりも工程が少なくてすむ。そして、
PNPバイポーラトランジスタのコレクタｐ型領
域を形成した後に、該コレクタＰ型領域内にベー
スＮ型領域を形成するので、コレクタＰ型領域お
よびベースＮ型領域の不純物濃度を任意に設定す
ることができて、特に、ベースＮ型領域の不純物
濃度を通常のＮ型エピタキシヤル成長層の不純物
濃度である１×1017cm-3程よりも高い値の１×
1018〜１×1019cm-3とすることができて、PNPバ
イポーラトランジスタの高周波特性を従来のＮ型
エピタキシヤル層をベース領域としたものよりも
向上させることができる。本発明に係る製造方法
によつて製作される相補型バイポーラトランジス
タの半導体装置はNPNトランジスタにおいては
遮断周波数Tを800〜1500（ＭHz）とすることがで
きるとともに、PNPトランジスタにおいてもT
を300〜600（ＭHz）とすることができ、従来一般
の基板コレクタ型トランジスタに比較し高周波特
性の大幅な改善がなされる。
NPNバイポーラトランジスタを形成する工程を
利用して同時PNPバイポーラトランジスタを形
成することになつているので、第１図に示した従
来例の場合よりも工程が少なくてすむ。そして、
PNPバイポーラトランジスタのコレクタｐ型領
域を形成した後に、該コレクタＰ型領域内にベー
スＮ型領域を形成するので、コレクタＰ型領域お
よびベースＮ型領域の不純物濃度を任意に設定す
ることができて、特に、ベースＮ型領域の不純物
濃度を通常のＮ型エピタキシヤル成長層の不純物
濃度である１×1017cm-3程よりも高い値の１×
1018〜１×1019cm-3とすることができて、PNPバ
イポーラトランジスタの高周波特性を従来のＮ型
エピタキシヤル層をベース領域としたものよりも
向上させることができる。本発明に係る製造方法
によつて製作される相補型バイポーラトランジス
タの半導体装置はNPNトランジスタにおいては
遮断周波数Tを800〜1500（ＭHz）とすることがで
きるとともに、PNPトランジスタにおいてもT
を300〜600（ＭHz）とすることができ、従来一般
の基板コレクタ型トランジスタに比較し高周波特
性の大幅な改善がなされる。
第１図は、従来の相補型バイポーラトランジス
タの概略断面図であり、第２図は、別のPNPバ
イポーラトランジスタ構造を有する従来の相補型
バイポーラトランジスタの部分概略断面図であ
り、第３図ないし第７図は、本発明に係る製造方
法を説明するための相補型バイポーラトランジス
タ構造の半導体装置の概略断面図である。 １……ｐ型半導体基板、２……ｎ型埋込み層、
３……ｎ型エピタキシヤル層、４，５……ｐ型領
域、６，７……ｎ型領域、８，９，１０……ｐ型
領域、１１，１２……ｎ型領域。
タの概略断面図であり、第２図は、別のPNPバ
イポーラトランジスタ構造を有する従来の相補型
バイポーラトランジスタの部分概略断面図であ
り、第３図ないし第７図は、本発明に係る製造方
法を説明するための相補型バイポーラトランジス
タ構造の半導体装置の概略断面図である。 １……ｐ型半導体基板、２……ｎ型埋込み層、
３……ｎ型エピタキシヤル層、４，５……ｐ型領
域、６，７……ｎ型領域、８，９，１０……ｐ型
領域、１１，１２……ｎ型領域。
Claims (1)
- 【特許請求の範囲】 １ ｐ型半導体基板およびｎ型エピタキシヤル層
にNPNバイポーラトランジスタおよびPNPバイ
ポーラトランジスタを設けてなる相補型バイポー
ラトランジスタ構造の半導体装置の製造方法にお
いて、下記工程(イ)〜(ヘ)： (イ) ｎ型不純物を前記半導体基板内に導入して前
記NPNバイポーラトランジスタのｎ型埋込み
層２を形成する工程、 (ロ) 前記半導体基板１上に前記ｎ型エピタキシヤ
ル層３を形成する工程、 (ハ) ｐ型不純物を前記エピタキシヤル層内に選択
的に導入して前記PNPバイポーラトランジス
タのコレクタのｐ型領域４および前記NPNバ
イポーラトランジスタのｐ型分離領域５を形成
する工程、 (ニ) ｎ型不純物を前記PNPバイポーラトランジ
スタのコレクタ領域４内および前記埋込み層２
の上方の前記エピタキシヤル層３内に選択的に
導入して前記PNPバイポーラトランジスタの
ベース領域６および前記NPNバイポーラトラ
ンジスタのコレクトコンタクト領域７を形成す
る工程、 (ホ) ｐ型不純物を前記PNPバイポーラトランジ
スタのベースｎ型領域６内、コレクタｐ型領域
４および前記埋込み層２の上方の前記エピタキ
シヤル層３内に選択的に導入して前記PNPバ
イポーラトランジスタのエミツタ領域８、コレ
クタコンタクト領域９および前記NPNバイポ
ーラトランジスタのベース領域１０を形成する
工程、および (ヘ) ｎ型不純物を前記PNPバイポーラトランジ
スタのベースｎ型領域６内および前記NPNバ
イポーラトランジスタのベースｐ型領域１０内
に選択的に導入して前記PNPバイポーラトラ
ンジスタのベースコンタクト領域１１および前
記NPNバイポーラトランジスタのエミツタ領
域１２を形成する工程、 を含んでなることを特徴とする半導体装置の製造
方法。 ２ 前記PNPバイポーラトランジスタのコレク
タのｐ型領域４および前記NPNバイポーラトラ
ンジスタのｐ型分離領域５の不純物濃度を表面濃
度で１×1017ないし１×1018cm-3とすることを特
徴とする特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8583780A JPS5712546A (en) | 1980-06-26 | 1980-06-26 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8583780A JPS5712546A (en) | 1980-06-26 | 1980-06-26 | Semiconductor device and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5712546A JPS5712546A (en) | 1982-01-22 |
| JPS639667B2 true JPS639667B2 (ja) | 1988-03-01 |
Family
ID=13869967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8583780A Granted JPS5712546A (en) | 1980-06-26 | 1980-06-26 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5712546A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5529939A (en) * | 1986-09-26 | 1996-06-25 | Analog Devices, Incorporated | Method of making an integrated circuit with complementary isolated bipolar transistors |
| JPH0254570A (ja) * | 1988-08-18 | 1990-02-23 | Fuji Electric Co Ltd | 集積回路装置 |
-
1980
- 1980-06-26 JP JP8583780A patent/JPS5712546A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5712546A (en) | 1982-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504332A (en) | Method of making a bipolar transistor | |
| US4210925A (en) | I2 L Integrated circuit and process of fabrication | |
| JP2950577B2 (ja) | ＢｉＣＭＯＳ半導体集積回路の製造方法 | |
| US4255209A (en) | Process of fabricating an improved I2 L integrated circuit utilizing diffusion and epitaxial deposition | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| JP3122118B2 (ja) | 半導体装置 | |
| JPS639667B2 (ja) | ||
| JPS5811743B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JP3128808B2 (ja) | 半導体装置 | |
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JPH0450747B2 (ja) | ||
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JPS6140140B2 (ja) | ||
| JPH06151733A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPH10135235A (ja) | 半導体装置の製造方法 | |
| JPH03234054A (ja) | 半導体装置の製造方法 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JPS641933B2 (ja) | ||
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPS60137036A (ja) | 半導体集積回路の製造方法 | |
| JPH0638476B2 (ja) | 半導体装置 | |
| JPS5911642A (ja) | 半導体集積回路装置とその製造法 |