JPH06151733A - バイポーラ型半導体装置およびその製造方法 - Google Patents
バイポーラ型半導体装置およびその製造方法Info
- Publication number
- JPH06151733A JPH06151733A JP4327378A JP32737892A JPH06151733A JP H06151733 A JPH06151733 A JP H06151733A JP 4327378 A JP4327378 A JP 4327378A JP 32737892 A JP32737892 A JP 32737892A JP H06151733 A JPH06151733 A JP H06151733A
- Authority
- JP
- Japan
- Prior art keywords
- collector region
- region
- semiconductor device
- transistor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＮＰＮトランジスタの特性の最適化を図りつ
つ、ＰＮＰトランジスタにおける大電流駆動能力の向上
と、高周波特性の向上とを図ることが可能なバイポーラ
型半導体装置およびその製造方法を提供すること。 【構成】 縦型ＰＮＰトランジスタ２４のコレクタ領域
２５と、このコレクタ領域２５に対する半導体基板２と
の分離領域１０とのＰＮ接合濃度を、１×１０18ｃｍ-3
以下とし、しかも、このコレクタ領域２５下部の分離領
域１０の深さを、５μｍ以上とする。そのため、縦型Ｐ
ＮＰトランジスタ２４のコレクタ領域２５と半導体基板
２との分離領域１０を形成するための第１不純物拡散工
程と、ＮＰＮトランジスタ２２のコレクタ領域２３を形
成するための第２不純物拡散工程とを、別工程で行な
う。
つ、ＰＮＰトランジスタにおける大電流駆動能力の向上
と、高周波特性の向上とを図ることが可能なバイポーラ
型半導体装置およびその製造方法を提供すること。 【構成】 縦型ＰＮＰトランジスタ２４のコレクタ領域
２５と、このコレクタ領域２５に対する半導体基板２と
の分離領域１０とのＰＮ接合濃度を、１×１０18ｃｍ-3
以下とし、しかも、このコレクタ領域２５下部の分離領
域１０の深さを、５μｍ以上とする。そのため、縦型Ｐ
ＮＰトランジスタ２４のコレクタ領域２５と半導体基板
２との分離領域１０を形成するための第１不純物拡散工
程と、ＮＰＮトランジスタ２２のコレクタ領域２３を形
成するための第２不純物拡散工程とを、別工程で行な
う。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ型半導体装
置に係り、さらに詳しくは、たとえばアナログリニア回
路などに用いられる高周波動作可能な縦型ＰＮＰトラン
ジスタがＮＰＮトランジスタと共に、半導体基板上に形
成してあるバイポーラ型半導体装置およびその製造方法
に関する。
置に係り、さらに詳しくは、たとえばアナログリニア回
路などに用いられる高周波動作可能な縦型ＰＮＰトラン
ジスタがＮＰＮトランジスタと共に、半導体基板上に形
成してあるバイポーラ型半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】ビデオ回路などに用いられるアナログリ
ニア回路は、たとえばバイポーラ型半導体装置で構成さ
れ、ＮＰＮトランジスタと縦型ＰＮＰトランジスタと
が、同一の半導体基板上に作り込まれている。このよう
なバイポーラ型半導体装置を製造するには、Ｐ型半導体
基板に対して、ＮＰＮトランジスタと、縦型ＰＮＰトラ
ンジスタとを形成する。その際に、従来の製造プロセス
では、ＮＰＮトランジスタのコレクタ領域と、縦型ＰＮ
Ｐトランジスタのコレクタ領域における基板との分離領
域とを同時に形成している。
ニア回路は、たとえばバイポーラ型半導体装置で構成さ
れ、ＮＰＮトランジスタと縦型ＰＮＰトランジスタと
が、同一の半導体基板上に作り込まれている。このよう
なバイポーラ型半導体装置を製造するには、Ｐ型半導体
基板に対して、ＮＰＮトランジスタと、縦型ＰＮＰトラ
ンジスタとを形成する。その際に、従来の製造プロセス
では、ＮＰＮトランジスタのコレクタ領域と、縦型ＰＮ
Ｐトランジスタのコレクタ領域における基板との分離領
域とを同時に形成している。
【０００３】
【発明が解決しようとする課題】ところが、ＮＰＮトラ
ンジスタのコレクタ領域では、コレクタ−エミッタ間飽
和電圧ＶCEsat などのトランジスタ特性の最適化を行な
うため、その不純物ピーク濃度を、１×１０19ｃｍ-3以
上必要である。一方、縦型ＰＮＰトランジスタでは、そ
のコレクタ領域と基板との分離領域では、この分離領域
とコレクタ領域との寄生容量を低減する観点からは、不
純物濃度は低い方が好ましい。従来では、ＮＰＮトラン
ジスタにおけるコレクタ−エミッタ間飽和電圧ＶCEsat
の最適化などを優先する必要があることから、縦型ＰＮ
Ｐトランジスタにおけるコレクタ領域と基板との分離領
域の不純物濃度が、ＮＰＮトランジスタのコレクタ領域
と同程度の濃度に高く設定されていた。
ンジスタのコレクタ領域では、コレクタ−エミッタ間飽
和電圧ＶCEsat などのトランジスタ特性の最適化を行な
うため、その不純物ピーク濃度を、１×１０19ｃｍ-3以
上必要である。一方、縦型ＰＮＰトランジスタでは、そ
のコレクタ領域と基板との分離領域では、この分離領域
とコレクタ領域との寄生容量を低減する観点からは、不
純物濃度は低い方が好ましい。従来では、ＮＰＮトラン
ジスタにおけるコレクタ−エミッタ間飽和電圧ＶCEsat
の最適化などを優先する必要があることから、縦型ＰＮ
Ｐトランジスタにおけるコレクタ領域と基板との分離領
域の不純物濃度が、ＮＰＮトランジスタのコレクタ領域
と同程度の濃度に高く設定されていた。
【０００４】そのため、縦型ＰＮＰトランジスタにおけ
るコレクタ領域と分離領域とのＰＮ接合濃度は、１×１
０18ｃｍ-3を越え、高濃度になる。その結果、縦型ＰＮ
Ｐトランジスタのコレクタ領域と分離領域との寄生容量
が、ＮＰＮトランジスタに比較して数倍大きくなり、大
電流駆動能力および高周波特性の点で不利になる。
るコレクタ領域と分離領域とのＰＮ接合濃度は、１×１
０18ｃｍ-3を越え、高濃度になる。その結果、縦型ＰＮ
Ｐトランジスタのコレクタ領域と分離領域との寄生容量
が、ＮＰＮトランジスタに比較して数倍大きくなり、大
電流駆動能力および高周波特性の点で不利になる。
【０００５】本発明は、このような実状に鑑みてなさ
れ、ＮＰＮトランジスタの特性の最適化を図りつつ、Ｐ
ＮＰトランジスタにおける大電流駆動能力の向上と、高
周波特性の向上とを図ることが可能なバイポーラ型半導
体装置およびその製造方法を提供することを目的とす
る。
れ、ＮＰＮトランジスタの特性の最適化を図りつつ、Ｐ
ＮＰトランジスタにおける大電流駆動能力の向上と、高
周波特性の向上とを図ることが可能なバイポーラ型半導
体装置およびその製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明のバイポーラ型半導体装置は、ＰＮＰトラン
ジスタのコレクタ領域と、このコレクタ領域に対する半
導体基板との分離領域とのＰＮ接合濃度を、１×１０18
ｃｍ-3以下とし、しかも、このコレクタ領域下部の分離
領域の深さを、５μｍ以上とすることを特徴とする。
に、本発明のバイポーラ型半導体装置は、ＰＮＰトラン
ジスタのコレクタ領域と、このコレクタ領域に対する半
導体基板との分離領域とのＰＮ接合濃度を、１×１０18
ｃｍ-3以下とし、しかも、このコレクタ領域下部の分離
領域の深さを、５μｍ以上とすることを特徴とする。
【０００７】また、本発明のバイポーラ型半導体装置の
製造方法は、ＰＮＰトランジスタのコレクタ領域と半導
体基板との分離領域を形成するための第１不純物拡散工
程と、ＮＰＮトランジスタのコレクタ領域を形成するた
めの第２不純物拡散工程とを、別工程で行ない、ＰＮＰ
トランジスタのコレクタ領域と、このコレクタ領域に対
する分離領域とのＰＮ接合濃度が、１×１０18ｃｍ-3以
下と成り、しかも、このコレクタ領域下部の分離領域の
深さが、５μｍ以上と成るように、第１不純物拡散工程
を行なうことを特徴とする。
製造方法は、ＰＮＰトランジスタのコレクタ領域と半導
体基板との分離領域を形成するための第１不純物拡散工
程と、ＮＰＮトランジスタのコレクタ領域を形成するた
めの第２不純物拡散工程とを、別工程で行ない、ＰＮＰ
トランジスタのコレクタ領域と、このコレクタ領域に対
する分離領域とのＰＮ接合濃度が、１×１０18ｃｍ-3以
下と成り、しかも、このコレクタ領域下部の分離領域の
深さが、５μｍ以上と成るように、第１不純物拡散工程
を行なうことを特徴とする。
【０００８】
【作用】本発明のバイポーラ型半導体装置では、ＰＮＰ
トランジスタのコレクタ領域と、このコレクタ領域に対
する半導体基板との分離領域とのＰＮ接合濃度を、１×
１０18ｃｍ-3以下とし、しかも、このコレクタ領域下部
の分離領域の深さを、５μｍ以上としたので、コレクタ
領域と分離領域との寄生容量を、ＮＰＮトランジスタ
並、あるいはそれ以下に小さくすることができる。その
結果、ＰＮＰトランジスタにおける大電流駆動能力が向
上すると共に、高周波数特性が向上する。たとえば従来
では、カットオフ周波数ｆT が３００ＭＨｚであったの
に対し、本発明では、１ＧＨｚまで向上し、ビデオ帯域
クラスまでの周波数を取り扱うための回路の設計が著し
く容易になる。この本発明のバイポーラ型半導体装置
は、ＰＮＰトランジスタのコレクタ領域と半導体基板と
の分離領域を形成するための第１不純物拡散工程と、Ｎ
ＰＮトランジスタのコレクタ領域を形成するための第２
不純物拡散工程とを、別工程で行なうことにより容易に
製造することができる。
トランジスタのコレクタ領域と、このコレクタ領域に対
する半導体基板との分離領域とのＰＮ接合濃度を、１×
１０18ｃｍ-3以下とし、しかも、このコレクタ領域下部
の分離領域の深さを、５μｍ以上としたので、コレクタ
領域と分離領域との寄生容量を、ＮＰＮトランジスタ
並、あるいはそれ以下に小さくすることができる。その
結果、ＰＮＰトランジスタにおける大電流駆動能力が向
上すると共に、高周波数特性が向上する。たとえば従来
では、カットオフ周波数ｆT が３００ＭＨｚであったの
に対し、本発明では、１ＧＨｚまで向上し、ビデオ帯域
クラスまでの周波数を取り扱うための回路の設計が著し
く容易になる。この本発明のバイポーラ型半導体装置
は、ＰＮＰトランジスタのコレクタ領域と半導体基板と
の分離領域を形成するための第１不純物拡散工程と、Ｎ
ＰＮトランジスタのコレクタ領域を形成するための第２
不純物拡散工程とを、別工程で行なうことにより容易に
製造することができる。
【０００９】
【実施例】以下、本発明の一実施例に係るバイポーラ型
半導体装置およびその製造方法について、図面を参照し
つつ詳細に説明する。図１は本発明の一実施例に係るバ
イポーラ型半導体装置の製造過程を示す要部概略断面
図、図２は本発明の一実施例に係るバイポーラ型半導体
装置の要部概略断面図、図３は本発明の作用を示す説明
図である。
半導体装置およびその製造方法について、図面を参照し
つつ詳細に説明する。図１は本発明の一実施例に係るバ
イポーラ型半導体装置の製造過程を示す要部概略断面
図、図２は本発明の一実施例に係るバイポーラ型半導体
装置の要部概略断面図、図３は本発明の作用を示す説明
図である。
【００１０】本発明の一実施例に係るバイポーラ型半導
体装置の製造方法では、まず、図１（Ａ）に示すよう
に、Ｐ型の不純物が薄くドープしてあるＰ型の半導体基
板２を準備する。半導体基板２としては、たとえば単結
晶シリコン基板が用いられる。
体装置の製造方法では、まず、図１（Ａ）に示すよう
に、Ｐ型の不純物が薄くドープしてあるＰ型の半導体基
板２を準備する。半導体基板２としては、たとえば単結
晶シリコン基板が用いられる。
【００１１】この半導体基板２の表面には、酸化シリコ
ン膜４を形成する。酸化シリコン膜４は、たとえば熱酸
化法により形成され、その膜厚は、たとえば約８５ｎｍ
程度である。この酸化シリコン膜４の表面には、レジス
ト６を成膜する。このレジスト６には、ホトリソグラフ
ィ法により、所定のパターンで開口部８を形成する。こ
の開口部８は、縦型ＰＮＰトランジスタに形成されるコ
レクタ領域と基板との分離領域に対応したパターンで形
成される。
ン膜４を形成する。酸化シリコン膜４は、たとえば熱酸
化法により形成され、その膜厚は、たとえば約８５ｎｍ
程度である。この酸化シリコン膜４の表面には、レジス
ト６を成膜する。このレジスト６には、ホトリソグラフ
ィ法により、所定のパターンで開口部８を形成する。こ
の開口部８は、縦型ＰＮＰトランジスタに形成されるコ
レクタ領域と基板との分離領域に対応したパターンで形
成される。
【００１２】次に、このレジスト６をマスクとして、不
純物のイオン注入を行い、熱拡散により、縦型ＰＮＰト
ランジスタのコレクタ領域と基板との分離領域１０を形
成する。この分離領域１０は、従来では、同一の半導体
基板２に形成されるＮＰＮトランジスタのコレクタ領域
と同一の不純物拡散工程で形成されていた。本実施例で
は、この分離領域１０を形成するための不純物拡散工程
を、ＮＰＮトランジスタのコレクタを形成するための不
純物拡散工程とは別個に行なう。
純物のイオン注入を行い、熱拡散により、縦型ＰＮＰト
ランジスタのコレクタ領域と基板との分離領域１０を形
成する。この分離領域１０は、従来では、同一の半導体
基板２に形成されるＮＰＮトランジスタのコレクタ領域
と同一の不純物拡散工程で形成されていた。本実施例で
は、この分離領域１０を形成するための不純物拡散工程
を、ＮＰＮトランジスタのコレクタを形成するための不
純物拡散工程とは別個に行なう。
【００１３】この分離領域１０の導電型は、Ｎ型であ
る。この分離領域１０を形成するためのイオン注入条件
としては、特に限定されないが、注入する不純物として
Ｎ型不純物であるリンなどを用い、ドーズ量が１〜２×
１０14ｃｍ-2、注入エネルギーが５０ＫｅＶ以上の条件
であることが好ましい。また、その後の熱処理は、１２
００℃および３時間の条件で行なうことが好ましい。こ
のような不純物拡散工程により、分離領域１０の不純物
濃度は、５×１０16ｃｍ-3以下程度に薄くなり、また、
その深さも半導体基板２の表面から５μｍ以上、好まし
くは７μｍ以上と深くなる。
る。この分離領域１０を形成するためのイオン注入条件
としては、特に限定されないが、注入する不純物として
Ｎ型不純物であるリンなどを用い、ドーズ量が１〜２×
１０14ｃｍ-2、注入エネルギーが５０ＫｅＶ以上の条件
であることが好ましい。また、その後の熱処理は、１２
００℃および３時間の条件で行なうことが好ましい。こ
のような不純物拡散工程により、分離領域１０の不純物
濃度は、５×１０16ｃｍ-3以下程度に薄くなり、また、
その深さも半導体基板２の表面から５μｍ以上、好まし
くは７μｍ以上と深くなる。
【００１４】次に、同図（Ｂ）に示すように、半導体基
板２の表面に、別のレジスト１２を形成し、このレジス
ト１２をホトリソグラフィ法でパターン加工し、ＮＰＮ
トランジスタのコレクタ領域に対応するパターンで開口
部１４を形成する。次に、このレジスト１２をマスクと
して、開口部１４を通して、ＮＰＮトランジスタ用コレ
クタ領域形成のためのイオン注入を行なう。このイオン
注入条件としては、特に限定されないが、注入する不純
物としてＮ型不純物であるリンなどを用い、ドーズ量が
８×１０14ｃｍ-2、注入エネルギーが５０ＫｅＶ程度の
条件が好ましい。このイオン注入の条件は、ＮＰＮトラ
ンジスタにおけるコレクタ−エミッタ間飽和電圧Ｖ
CEsat などのトランジスタ特性の最適化を図るように決
定される。
板２の表面に、別のレジスト１２を形成し、このレジス
ト１２をホトリソグラフィ法でパターン加工し、ＮＰＮ
トランジスタのコレクタ領域に対応するパターンで開口
部１４を形成する。次に、このレジスト１２をマスクと
して、開口部１４を通して、ＮＰＮトランジスタ用コレ
クタ領域形成のためのイオン注入を行なう。このイオン
注入条件としては、特に限定されないが、注入する不純
物としてＮ型不純物であるリンなどを用い、ドーズ量が
８×１０14ｃｍ-2、注入エネルギーが５０ＫｅＶ程度の
条件が好ましい。このイオン注入の条件は、ＮＰＮトラ
ンジスタにおけるコレクタ−エミッタ間飽和電圧Ｖ
CEsat などのトランジスタ特性の最適化を図るように決
定される。
【００１５】次に、同図（Ｃ）に示すように、さらに別
のレジスト１６を半導体基板２の表面に形成し、このレ
ジスト１６をホトリソグラフィ法でパターン加工し、縦
型ＰＮＰトランジスタのコレクタ領域に対応するパター
ンで開口部１８を形成すると共に、素子分離用パターン
に沿って素子分離用開口部２０を形成する。次に、この
レジスト１６をマスクとして、開口部１８，２０を通し
て、縦型ＰＮＰトランジスタのコレクタ領域と、素子分
離領域とを形成するためのイオン注入を行なう。このイ
オン注入条件としては、特に限定されないが、注入する
不純物としてＰ型不純物であるボロンなどを用い、ドー
ズ量が１×１０15ｃｍ-2、注入エネルギーが３０ＫｅＶ
程度の条件が好ましい。
のレジスト１６を半導体基板２の表面に形成し、このレ
ジスト１６をホトリソグラフィ法でパターン加工し、縦
型ＰＮＰトランジスタのコレクタ領域に対応するパター
ンで開口部１８を形成すると共に、素子分離用パターン
に沿って素子分離用開口部２０を形成する。次に、この
レジスト１６をマスクとして、開口部１８，２０を通し
て、縦型ＰＮＰトランジスタのコレクタ領域と、素子分
離領域とを形成するためのイオン注入を行なう。このイ
オン注入条件としては、特に限定されないが、注入する
不純物としてＰ型不純物であるボロンなどを用い、ドー
ズ量が１×１０15ｃｍ-2、注入エネルギーが３０ＫｅＶ
程度の条件が好ましい。
【００１６】次に、同図（Ｄ）に示すように、熱処理を
行なえば、ＮＰＮトランジスタ２２のＮ型コレクタ領域
２３と、縦型ＰＮＰトランジスタ２４のＰ型コレクタ領
域２５と、トランジスタを素子分離するためのＰ型下方
素子分離領域２６とが形成される。不純物拡散のための
熱処理条件は、特に限定されないが、１１００〜１３０
０℃、好ましくは１２００℃、６０〜１２０分、好まし
くは１００分の条件が好ましい。なお、同図（Ｂ）に示
すＮＰＮトランジスタのコレクタ領域形成のためのイオ
ン注入工程と、同図（Ｃ）に示す縦型ＰＮＰトランジス
タのコレクタ領域を形成するためのイオン注入工程と
は、その工程順序が逆でも良い。また、同図（Ｄ）に示
す工程の前または後に、レジスト１６および酸化シリコ
ン膜４の除去が行なわれる。
行なえば、ＮＰＮトランジスタ２２のＮ型コレクタ領域
２３と、縦型ＰＮＰトランジスタ２４のＰ型コレクタ領
域２５と、トランジスタを素子分離するためのＰ型下方
素子分離領域２６とが形成される。不純物拡散のための
熱処理条件は、特に限定されないが、１１００〜１３０
０℃、好ましくは１２００℃、６０〜１２０分、好まし
くは１００分の条件が好ましい。なお、同図（Ｂ）に示
すＮＰＮトランジスタのコレクタ領域形成のためのイオ
ン注入工程と、同図（Ｃ）に示す縦型ＰＮＰトランジス
タのコレクタ領域を形成するためのイオン注入工程と
は、その工程順序が逆でも良い。また、同図（Ｄ）に示
す工程の前または後に、レジスト１６および酸化シリコ
ン膜４の除去が行なわれる。
【００１７】本実施例では、下方素子分離領域２６の形
成と、縦型ＰＮＰトランジスタ２４のコレクタ領域２５
とを同時に形成するので、製造工程の削減を図ることが
できる。また、この同時形成時の熱処理により、分離領
域１０のＮ型拡散層が、さらに低濃度で広がる。その結
果、図３に示すように、縦型ＰＮＰトランジスタのコレ
クタ領域２５と、このコレクタ領域２５に対する半導体
基板２との分離領域１０とのＰＮ接合濃度を、１×１０
18ｃｍ-3以下、好ましくは１×１０17ｃｍ-3以下とし、
しかも、このコレクタ領域２５下部の分離領域１０の深
さＤを、５μｍ以上、好ましくは５〜１５μｍ、さらに
好ましくは８〜１０μｍにすることができる。したがっ
て、縦型ＰＮＰトランジスタのコレクタ領域２５と分離
領域１０との寄生容量Ｃjsを低減することができる。
成と、縦型ＰＮＰトランジスタ２４のコレクタ領域２５
とを同時に形成するので、製造工程の削減を図ることが
できる。また、この同時形成時の熱処理により、分離領
域１０のＮ型拡散層が、さらに低濃度で広がる。その結
果、図３に示すように、縦型ＰＮＰトランジスタのコレ
クタ領域２５と、このコレクタ領域２５に対する半導体
基板２との分離領域１０とのＰＮ接合濃度を、１×１０
18ｃｍ-3以下、好ましくは１×１０17ｃｍ-3以下とし、
しかも、このコレクタ領域２５下部の分離領域１０の深
さＤを、５μｍ以上、好ましくは５〜１５μｍ、さらに
好ましくは８〜１０μｍにすることができる。したがっ
て、縦型ＰＮＰトランジスタのコレクタ領域２５と分離
領域１０との寄生容量Ｃjsを低減することができる。
【００１８】次に、図２に示すように、常法に従い、半
導体基板２の表面に、Ｎ型エピタキシャル層２８を成長
させる。エピタキシャル層２８の抵抗は、たとえば０．
８Ω・ｃｍであり、その膜厚は、たとえば２．８μｍ程
度である。次に、このエピタキシャル層２８に対して、
下方素子分離領域２６につながる上方素子分離領域３０
を形成するためのイオン注入を行なうと共に、同時に、
縦型ＰＮＰトランジスタ２４のコレクタ領域２５との接
続を行なうプラグ領域３２を形成するためのイオン注入
を行なう。イオン注入に用いる不純物は、特に限定され
ないが、Ｐ型不純物であるボロンなどである。
導体基板２の表面に、Ｎ型エピタキシャル層２８を成長
させる。エピタキシャル層２８の抵抗は、たとえば０．
８Ω・ｃｍであり、その膜厚は、たとえば２．８μｍ程
度である。次に、このエピタキシャル層２８に対して、
下方素子分離領域２６につながる上方素子分離領域３０
を形成するためのイオン注入を行なうと共に、同時に、
縦型ＰＮＰトランジスタ２４のコレクタ領域２５との接
続を行なうプラグ領域３２を形成するためのイオン注入
を行なう。イオン注入に用いる不純物は、特に限定され
ないが、Ｐ型不純物であるボロンなどである。
【００１９】次に、ＮＰＮトランジスタ２２のコレクタ
領域２３に対して接続するためのプラグ層３４を形成す
るためのイオン注入を行なう。イオン注入される不純物
としては、特に限定されないが、コレクタ領域２３と同
じ導電型であるＮ型の不純物、たとえばリンが用いられ
る。イオン注入後には、熱拡散を行ない、上方素子分離
領域３０、プラグ層３２，３４を形成する。また、エピ
タキシャル層２８の表面には、選択酸化法（ＬＯＣＯ
Ｓ）により、選択酸化素子分離領域３６を形成する。
領域２３に対して接続するためのプラグ層３４を形成す
るためのイオン注入を行なう。イオン注入される不純物
としては、特に限定されないが、コレクタ領域２３と同
じ導電型であるＮ型の不純物、たとえばリンが用いられ
る。イオン注入後には、熱拡散を行ない、上方素子分離
領域３０、プラグ層３２，３４を形成する。また、エピ
タキシャル層２８の表面には、選択酸化法（ＬＯＣＯ
Ｓ）により、選択酸化素子分離領域３６を形成する。
【００２０】その後、常法に従い、ポリシリコン膜など
を用いた不純物拡散方法により、まずＮＰＮトランジス
タ２２のベース領域３８をＰ型の不純物を導入すること
により形成する。次に、縦型ＰＮＰトランジスタ２４の
ベース領域４０をＮ型不純物を導入することにより形成
し、次に、ＮＰＮトランジスタ２２のグラフトベース領
域４２を、Ｐ型不純物を導入することにより形成する。
次に、ＮＰＮトランジスタ２２のエミッタ領域４４を、
Ｎ型の不純物を導入することにより形成する。最後に、
縦型ＰＮＰトランジスタ２４のエミッタ領域４６を、Ｐ
型の不純物を導入することで形成し、各種電極を形成す
ることで、ＮＰＮトランジスタ２２と縦型ＰＮＰトラン
ジスタ２４とが同一基板に形成されたバイポーラ型半導
体装置５０を形成する。
を用いた不純物拡散方法により、まずＮＰＮトランジス
タ２２のベース領域３８をＰ型の不純物を導入すること
により形成する。次に、縦型ＰＮＰトランジスタ２４の
ベース領域４０をＮ型不純物を導入することにより形成
し、次に、ＮＰＮトランジスタ２２のグラフトベース領
域４２を、Ｐ型不純物を導入することにより形成する。
次に、ＮＰＮトランジスタ２２のエミッタ領域４４を、
Ｎ型の不純物を導入することにより形成する。最後に、
縦型ＰＮＰトランジスタ２４のエミッタ領域４６を、Ｐ
型の不純物を導入することで形成し、各種電極を形成す
ることで、ＮＰＮトランジスタ２２と縦型ＰＮＰトラン
ジスタ２４とが同一基板に形成されたバイポーラ型半導
体装置５０を形成する。
【００２１】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。
【００２２】
【発明の効果】以上説明してきたように、本発明によれ
ば、コレクタ領域と分離領域との寄生容量を、ＮＰＮト
ランジスタ並、あるいはそれ以下に小さくすることがで
きる。その結果、ＰＮＰトランジスタにおける大電流駆
動能力が向上すると共に、高周波数特性が向上する。た
とえば従来では、カットオフ周波数ｆT が３００ＭＨｚ
であったのに対し、本発明では、１ＧＨｚまで向上し、
ビデオ帯域クラスまでの周波数を取り扱うための回路の
設計が著しく容易になる。
ば、コレクタ領域と分離領域との寄生容量を、ＮＰＮト
ランジスタ並、あるいはそれ以下に小さくすることがで
きる。その結果、ＰＮＰトランジスタにおける大電流駆
動能力が向上すると共に、高周波数特性が向上する。た
とえば従来では、カットオフ周波数ｆT が３００ＭＨｚ
であったのに対し、本発明では、１ＧＨｚまで向上し、
ビデオ帯域クラスまでの周波数を取り扱うための回路の
設計が著しく容易になる。
【図１】本発明の一実施例に係るバイポーラ型半導体装
置の製造過程を示す要部概略断面図である。
置の製造過程を示す要部概略断面図である。
【図２】本発明の一実施例に係るバイポーラ型半導体装
置の要部概略断面図である。
置の要部概略断面図である。
【図３】本発明の作用を示す説明図である。
２… 半導体基板 １０… 分離領域 ２２… ＮＰＮトランジスタ ２４… 縦型ＰＮＰトランジスタ ２６… 下方素子分離領域 ２８… エピタキシャル層 ３０… 上方素子分離領域 ３２，３４… プラグ領域 ３６… 選択酸化素子分離領域 ５０… バイポーラ型半導体装置
Claims (4)
- 【請求項１】 ＮＰＮトランジスタと、ＰＮＰトランジ
スタとを、同一の半導体基板に対して作り込むバイポー
ラ型半導体装置おいて、 ＰＮＰトランジスタのコレクタ領域と、このコレクタ領
域に対する半導体基板との分離領域とのＰＮ接合濃度
を、１×１０18ｃｍ-3以下とし、しかも、このコレクタ
領域下部の分離領域の深さを、５μｍ以上としたバイポ
ーラ型半導体装置。 - 【請求項２】 ＮＰＮトランジスタと、ＰＮＰトランジ
スタとを、同一の半導体基板に対して作り込むバイポー
ラ型半導体装置の製造方法おいて、 ＰＮＰトランジスタのコレクタ領域と半導体基板との分
離領域を形成するための第１不純物拡散工程と、ＮＰＮ
トランジスタのコレクタ領域を形成するための第２不純
物拡散工程とを、別工程で行ない、ＰＮＰトランジスタ
のコレクタ領域と、このコレクタ領域に対する半導体基
板との分離領域とのＰＮ接合濃度が、１×１０18ｃｍ-3
以下と成り、しかも、このコレクタ領域下部の分離領域
の深さが、５μｍ以上と成るように、上記第１不純物拡
散工程を行なうことを特徴とするバイポーラ型半導体装
置の製造方法。 - 【請求項３】 上記第１不純物拡散工程と、第２不純物
拡散工程とは、イオン注入した後熱処理する工程を含む
ことを特徴とする請求項２に記載のバイポーラ型半導体
装置の製造方法。 - 【請求項４】 上記第１不純物拡散工程のイオン注入工
程では、注入する不純物としてリンを用い、ドーズ量が
２×１０14ｃｍ-2以下、注入エネルギーが５０ＫｅＶ以
上の条件でイオン注入を行ない、その後の熱処理を、１
２００℃および３時間の条件で行なうことを特徴とする
請求項３に記載のバイポーラ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4327378A JPH06151733A (ja) | 1992-11-12 | 1992-11-12 | バイポーラ型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4327378A JPH06151733A (ja) | 1992-11-12 | 1992-11-12 | バイポーラ型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151733A true JPH06151733A (ja) | 1994-05-31 |
Family
ID=18198477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4327378A Pending JPH06151733A (ja) | 1992-11-12 | 1992-11-12 | バイポーラ型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483397B1 (ko) * | 1995-12-12 | 2006-06-21 | 소니 가부시끼 가이샤 | 바이폴라트랜지스터와그제조방법 |
-
1992
- 1992-11-12 JP JP4327378A patent/JPH06151733A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483397B1 (ko) * | 1995-12-12 | 2006-06-21 | 소니 가부시끼 가이샤 | 바이폴라트랜지스터와그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| JPS5914897B2 (ja) | 半導体装置 | |
| JPH06151733A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0450747B2 (ja) | ||
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JPS639667B2 (ja) | ||
| JPH03234054A (ja) | 半導体装置の製造方法 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JP2000232111A (ja) | 半導体装置の製造方法 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08107114A (ja) | 半導体装置およびその製造方法 | |
| JPH0357266A (ja) | Ｂｉ―ＭＯＳ半導体装置及びその製造方法 | |
| JPH09199604A (ja) | 半導体装置 | |
| JPH10256389A (ja) | 半導体装置の製造方法 | |
| JPS641933B2 (ja) | ||
| JPH09223746A (ja) | 半導体装置 | |
| JPH04245674A (ja) | 半導体装置の製造方法 | |
| JPH0638476B2 (ja) | 半導体装置 | |
| JPH10326836A (ja) | 半導体装置の製造方法 | |
| JPH0479364A (ja) | 半導体装置の製造方法 | |
| JPS60137036A (ja) | 半導体集積回路の製造方法 | |
| JPH06232356A (ja) | 半導体装置の製造方法 |